JPH03109770A - イメージセンサ - Google Patents

イメージセンサ

Info

Publication number
JPH03109770A
JPH03109770A JP1248900A JP24890089A JPH03109770A JP H03109770 A JPH03109770 A JP H03109770A JP 1248900 A JP1248900 A JP 1248900A JP 24890089 A JP24890089 A JP 24890089A JP H03109770 A JPH03109770 A JP H03109770A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
silicon
interlayer insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1248900A
Other languages
English (en)
Inventor
Hiroyuki Okamoto
弘之 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1248900A priority Critical patent/JPH03109770A/ja
Publication of JPH03109770A publication Critical patent/JPH03109770A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ファクシミリなどに使用されるイメージセン
サに関する。
(従来技術〕 絶縁性基板または絶縁膜上に多結晶シリコンを基体とす
るMOS型電界効果トランジスタを集積した走査回路と
アモルファスシリコンを基体とした光電変換素子を同一
の絶縁性基板または絶縁膜上に形成してなるイメージセ
ンサにおいて、該走査回路と該光電変換素子の間に絶縁
膜としてポリイミド等の有機物層や低温プラズマ窒化シ
リコン膜が用いられている。
しかし、ポリイミド膜では信頼性に乏しく、特に耐湿性
が不十分である。また、プラズマ窒化シリコン膜は成膜
条件により電界効果トランジスタ特性に悪影響を及ぼす
という欠点が存在する。
〔目  的〕
本発明の目的は、耐湿性で信頼性が高く、窒化シリコン
膜の成膜条件により電界効果トランジスタ特性に悪影響
をおよぼさないような保護膜を有するイメージセンサを
提供する点にある。
〔構  成〕
本発明は、絶縁性基板または絶縁膜上に多結晶シリコン
やアモルファスシリコンのようなシリコンを基体とする
MOS型電界効果トランジスタを集積した走査回路と多
結晶シリコンやアモルファスシリコンのようなシリコン
を基体とした光電変換素子を同一の絶縁性基板または絶
縁膜上に形成してなるイメージセンサにおいて、該走査
回路と該光電変換素子の間に少くとも2暦の絶縁膜を介
在させ、そのうちの少くとも1層は酸化シリコン膜であ
り、少くとも他の1層は窒化シリコン膜であることを特
徴とするものである。
以下に従来例との対比において本発明の詳細な説明する
従来型のイメージセンサを第1図に示す、その製法はつ
ぎのとおりである。
(1)  石英等の絶縁性基板1の上に低圧熱CVD法
によってポリシリコン2を堆積 し、これをフォトリソ形成したのち熱 酸化工程によりSiO□膜3を形成する。
(2)  この上にゲート電極となるポリシリコン層4
を堆積し、フォトリソによりポ リゲート電極4を形成する。ポリシリ コン2中にソース及びドレイン部を形 成するためイオン注入を行う。
(3)層5の形成 (4)層間絶縁膜6として低圧熱CVD法によってS 
i O,を堆積する。
(5)  さらに、金属電極8を堆積した後、光電変換
素子層9、透明導電層10、上部電極11を堆積し、フ
ォトリソ形成したのち、層間絶縁膜としてプラズマシリ コン酸化膜5を堆積する。これをフォ トリソして、上部に金属電極7を配線 形成する。
(6)  こののち、プラズマ窒化シリコン膜12を堆
積し、フォトリソする。
このようにして、第1図に示す従来型のイメージセンサ
を得る。これに対して、本発明のイメージセンサの構造
例は第2図に示すとおりである。
本発明が従来例の場合と較べて製造上相違する点は、層
間絶縁膜6を堆積した後、もう1つの眉間絶縁膜13を
形成する点である。
本発明において層間絶縁膜6と13は、酸化シリコン膜
と窒化シリコン膜の組合せであり、眉間絶縁膜6が酸化
シリコン膜であり、N開維縁膜13が窒化シリコン膜で
あるという組合せでもよいが、MM絶縁膜6が窒化シリ
コン膜であり層間絶縁膜13が酸化シリコン膜であると
いう組合せでもよい。
これらの層間絶縁膜6および13においては。
どちらか少くとも一方の膜中の電子スピン濃度が2X1
0”am’″3以上であることが好ましい。
前述のような電子スピン濃度をもつ眉間絶縁膜の形成方
法としては、 (1)酸化シリコン膜中にA r ”イオンを注入する
(2)プラズVCVD法、低圧CVD法、スパッタ法等
により窒化シリコン膜を形 成するさい、基板温度を400℃(通常350〜450
℃)とし、NH,/SiH,の流量比を低減させる。す
なわち1通常の 流量比N H2/ S I H4〜3であるのに対し1
本発明の場合はNH,/SiH4〜(1〜2)が好適範
囲となる。
(3)ブラズvcVD法、低圧CVD法、スパッタ法等
により形成された窒化シリ コン膜にAr”イオンを注入する。
等の方法がある。
〔効  果〕
本発明の構成により窒化シリコン膜の成膜条件により電
界効果トランジスタ特性に悪影響をおよぼさないで保護
膜を形成することができ、耐湿性、高信頼性のイメージ
センサを得ることができた。
【図面の簡単な説明】
第1図は、従来型イメージセンサの断面図を示し、第2
図は本発明イメージセンサの1例を示す断面図である。 1・・・絶縁性基板 2・・・シリコン 3・・・SiO2膜(ゲート酸化膜) 4・・・シリコン層(ゲート電極) 5・・・層間絶縁膜 6・・・層間絶縁膜(Sin、) 7・・・配線 8・・・金属電極 9・・・光電変換素子層 10・・・透明導電層 11・・・上部電極 12・・・窒化シリコン膜 13・・・層間絶縁膜 第 図 第2 図

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁性基板または絶縁膜上にシリコンを基体とする
    MOS型電界効果トランジスタを集積した走査回路とシ
    リコンを基体とした光電変換素子を同一の絶縁性基板ま
    たは絶縁膜上に形成してなるイメージセンサにおいて、
    該走査回路と該光電変換素子の間に少くとも2層の絶縁
    膜を介在させ、そのうちの少くとも1層は酸化シリコン
    膜であり、少くとも他の1層は窒化シリコン膜であるこ
    とを特徴とするイメージセンサ。
JP1248900A 1989-09-25 1989-09-25 イメージセンサ Pending JPH03109770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1248900A JPH03109770A (ja) 1989-09-25 1989-09-25 イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1248900A JPH03109770A (ja) 1989-09-25 1989-09-25 イメージセンサ

Publications (1)

Publication Number Publication Date
JPH03109770A true JPH03109770A (ja) 1991-05-09

Family

ID=17185107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1248900A Pending JPH03109770A (ja) 1989-09-25 1989-09-25 イメージセンサ

Country Status (1)

Country Link
JP (1) JPH03109770A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399884A (en) * 1993-11-10 1995-03-21 General Electric Company Radiation imager with single passivation dielectric for transistor and diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399884A (en) * 1993-11-10 1995-03-21 General Electric Company Radiation imager with single passivation dielectric for transistor and diode
US5516712A (en) * 1993-11-10 1996-05-14 General Electric Company Method of fabricating radiation imager with single passivation dielectric for transistor and diode

Similar Documents

Publication Publication Date Title
JPH0673375B2 (ja) 半導体装置の製造方法
AU595169B2 (en) Method for manufacturing a semiconductor device
JP2882410B2 (ja) 高ゲルマニウム含量を有するmosトランジスタゲートの製造方法
JP3213909B2 (ja) 抵抗およびその作製方法
JPS5950101B2 (ja) 半導体装置の製法
JPH03179778A (ja) 薄膜半導体形成用絶縁基板
JPH03109770A (ja) イメージセンサ
JPH03104209A (ja) 半導体装置の製造方法
JPH01239940A (ja) 半導体装置
JPS61150276A (ja) 半導体装置
KR0163934B1 (ko) 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터
JPH0367350B2 (ja)
JPS6344725A (ja) 半導体装置の製造方法
JPS5940307B2 (ja) 絶縁ゲ−ト形電界効果トランジスタの製法
JPH0277127A (ja) 半導体装置
JPH09129625A (ja) 半導体素子の層間絶縁膜形成方法
JPH07114285B2 (ja) 薄膜トランジスタの製造方法
JPS60210878A (ja) 半導体装置の製造方法
JPH0389549A (ja) 半導体装置
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JPH043978A (ja) 半導体装置の製造方法
JPH03108319A (ja) 半導体装置の製造方法
JPH01169962A (ja) 半導体装置
JPH0397271A (ja) イメージセンサ
JPH0579184B2 (ja)