JPH03105423A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03105423A JPH03105423A JP1243046A JP24304689A JPH03105423A JP H03105423 A JPH03105423 A JP H03105423A JP 1243046 A JP1243046 A JP 1243046A JP 24304689 A JP24304689 A JP 24304689A JP H03105423 A JPH03105423 A JP H03105423A
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- voltage
- temperature
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 12
- 238000005259 measurement Methods 0.000 abstract description 8
- 230000004044 response Effects 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＣＰＵ及びメモリ等を具備する情報処理装置において、
非同期ＣＰＵの場合にはハードウエアが変わった場合な
どにＣＰＵのメモリ・アクセス速度が変わってくると、
プログラムのソフト・タイマのウェイト時間が変わって
くる為、プログラムが動かなくなる場合やそのＣＰＵの
最高性能を出せない場合があった。
非同期ＣＰＵの場合にはハードウエアが変わった場合な
どにＣＰＵのメモリ・アクセス速度が変わってくると、
プログラムのソフト・タイマのウェイト時間が変わって
くる為、プログラムが動かなくなる場合やそのＣＰＵの
最高性能を出せない場合があった。
そこで、ＣＰＵのデータ・ストローブ信号を監視するこ
とにより、ＣＰＵの動作速度を測定して必要な場合に動
作速度を変更することにより、プログラムのソフト・タ
イマのウェイト時間を一定に保つことやＣＰＵの最高性
能を出すことを可能にしたものである。
とにより、ＣＰＵの動作速度を測定して必要な場合に動
作速度を変更することにより、プログラムのソフト・タ
イマのウェイト時間を一定に保つことやＣＰＵの最高性
能を出すことを可能にしたものである。
本発明は、中央処理装置やメモリ等を具備する情報処理
装置において、ハードウェアの変更や温度の変化，ＤＣ
電圧の変化，素子のバラツキ等により命令実行時間が変
わってもソフト・タイマを使用しているソフトの動作を
保証したり、中央処理装置の最高性能を出す方式に関す
るものである．（従来の技術） 第２図は従来の情報処理装置のブロック図である。同図
において、１はクロック源、２は中央処理装置、３はメ
モリ・コントローラ、４はメモリ、５はタイミング制御
回路、ＤＴＳＤはデータ送出信号、ＤＴＡＫはデータ応
答信号をそれぞれ示している。
装置において、ハードウェアの変更や温度の変化，ＤＣ
電圧の変化，素子のバラツキ等により命令実行時間が変
わってもソフト・タイマを使用しているソフトの動作を
保証したり、中央処理装置の最高性能を出す方式に関す
るものである．（従来の技術） 第２図は従来の情報処理装置のブロック図である。同図
において、１はクロック源、２は中央処理装置、３はメ
モリ・コントローラ、４はメモリ、５はタイミング制御
回路、ＤＴＳＤはデータ送出信号、ＤＴＡＫはデータ応
答信号をそれぞれ示している。
中央処理装置２は、メモリ４にデータを書き込む場合に
は、アドレスをアドレス・バス上に乗せると共にデータ
をデータ・バス上に乗せ、データ送出信号ＤＴＳＤをオ
ンにする．メモリ４からデータを読み出す場合には、中
央処理装置２は、アドレスをアドレス・バス上に乗せ、
データ送出信号ＤＴＳＤをオンする。メモリ４は、読み
出されたデータをデータ・バス上に乗せ、データ応答信
号ＤＴＡＫをオンする。なお、データ送出信号ＤＴＳＤ
はメモリからデータを読み出す場合にも出力され、また
、データ応答信号ＤＴＡＫはメモリにデータを書き込む
場合にも出力される．〔発明が解決しようとする課題〕 情報処理装置において、その情報処理装置の中央処理装
置が特に非同期ＣＰＵの場合には、ハードウェアが変わ
ったり又同じハードウエアであっても外部温度やＤＣ電
圧の変化．素子のバラツキによってＣＰＵのメモリ・ア
クセス速度が変わってくるためにソフト・タイマのウェ
イト時間が変わってプログラムが動かなくなる場合やそ
のＣＰＵの最高性能を出せない場合があった。なお、ソ
フト・タイマとは、例えば、ＮＯＰ命令が１０回を行わ
れたか否を調べ、１０回行われた場合には判断命令の次
の命令を実行すると言うものである。
は、アドレスをアドレス・バス上に乗せると共にデータ
をデータ・バス上に乗せ、データ送出信号ＤＴＳＤをオ
ンにする．メモリ４からデータを読み出す場合には、中
央処理装置２は、アドレスをアドレス・バス上に乗せ、
データ送出信号ＤＴＳＤをオンする。メモリ４は、読み
出されたデータをデータ・バス上に乗せ、データ応答信
号ＤＴＡＫをオンする。なお、データ送出信号ＤＴＳＤ
はメモリからデータを読み出す場合にも出力され、また
、データ応答信号ＤＴＡＫはメモリにデータを書き込む
場合にも出力される．〔発明が解決しようとする課題〕 情報処理装置において、その情報処理装置の中央処理装
置が特に非同期ＣＰＵの場合には、ハードウェアが変わ
ったり又同じハードウエアであっても外部温度やＤＣ電
圧の変化．素子のバラツキによってＣＰＵのメモリ・ア
クセス速度が変わってくるためにソフト・タイマのウェ
イト時間が変わってプログラムが動かなくなる場合やそ
のＣＰＵの最高性能を出せない場合があった。なお、ソ
フト・タイマとは、例えば、ＮＯＰ命令が１０回を行わ
れたか否を調べ、１０回行われた場合には判断命令の次
の命令を実行すると言うものである。
本発明は、この点に鑑みて創作されたものであって、外
部環境等が変わっても、常にソフト・タイマのウェイト
時間を一定に出来ると共に、ＣＰｔＪの最高性能を発揮
できるようになった情報処理装置を提供することを目的
としている。
部環境等が変わっても、常にソフト・タイマのウェイト
時間を一定に出来ると共に、ＣＰｔＪの最高性能を発揮
できるようになった情報処理装置を提供することを目的
としている。
そしてそのため、本発明の情報処理装置は、中央処理装
置２と メモリ４と、 中央処理装置２のストロープ信号ＤＴＳＤをクロックで
カウントする命令実行時間測定用のカウンタ１１と、 動作速度制御用のレジスタ６と、 外部の温度を測定する温度センサ７と、その情報を格納
する温度識別レジスタ８と、情報処理装置のＤＣ電圧を
測定する電圧センサ９と、 その情報を格納する電圧識別レジスタ１０とを具備する
ことを特徴とするものである。
置２と メモリ４と、 中央処理装置２のストロープ信号ＤＴＳＤをクロックで
カウントする命令実行時間測定用のカウンタ１１と、 動作速度制御用のレジスタ６と、 外部の温度を測定する温度センサ７と、その情報を格納
する温度識別レジスタ８と、情報処理装置のＤＣ電圧を
測定する電圧センサ９と、 その情報を格納する電圧識別レジスタ１０とを具備する
ことを特徴とするものである。
第１図は本発明の１実施例のブロック図である．同図に
おいて、６はタイミング制御＆動作速度制御レジスタ、
７は温度センサ、８は温度識別レジスタ、９は電圧セン
サ、１０は電圧識別レジスタ、１１は動作速度測定カウ
ンタをそれぞれ示している．なお、第２図と同一符号は
同一物を示している。
おいて、６はタイミング制御＆動作速度制御レジスタ、
７は温度センサ、８は温度識別レジスタ、９は電圧セン
サ、１０は電圧識別レジスタ、１１は動作速度測定カウ
ンタをそれぞれ示している．なお、第２図と同一符号は
同一物を示している。
温度センサ７は環境温度を測定するものであり、測定さ
れた温度は温度識別レジスタ８にセットされる。温度識
別レジスタ８の値が第１の闇値より高い場合には中央処
理装置２に割込みが掛けられ、第２の闇値よりも低い場
合にも中央処理装置２に割込みが掛けられる。電圧セン
サ９は情報処理装置のｔ源電圧を測定するものであり、
測定された電圧は電圧識別レジスタ１０にセットされる
．電圧識別レジスタ１０の値が第ｌの闇値より高い場合
には中央処理装置２に割込みが掛けられ、第２の闇値よ
りも低い場合にも中央処理装置２に割込みが掛けられる
。
れた温度は温度識別レジスタ８にセットされる。温度識
別レジスタ８の値が第１の闇値より高い場合には中央処
理装置２に割込みが掛けられ、第２の闇値よりも低い場
合にも中央処理装置２に割込みが掛けられる。電圧セン
サ９は情報処理装置のｔ源電圧を測定するものであり、
測定された電圧は電圧識別レジスタ１０にセットされる
．電圧識別レジスタ１０の値が第ｌの闇値より高い場合
には中央処理装置２に割込みが掛けられ、第２の闇値よ
りも低い場合にも中央処理装置２に割込みが掛けられる
。
動作速度測定カウンタ１１は、データ送出信号ＤＴＳＤ
がオンになると、初期値に戻され、しかる後にクロック
をカウントする。即ち、動作速度測定カウンタ１１は、
データ送出信号ＤＴＳＤ間の時間を測定する。
がオンになると、初期値に戻され、しかる後にクロック
をカウントする。即ち、動作速度測定カウンタ１１は、
データ送出信号ＤＴＳＤ間の時間を測定する。
タイミング制御＆動作速度制御レジスタ６は、各種のタ
イミング制御を行うものであり、内部に動作速度制御レ
ジスタを有している。中央処理装置２は、動作速度制御
レジスタの値を変更することが出来る．データ送出信号
ＤＴＳＤがオンになってからデータ応答信号ＤＴＡＫを
オンにする迄の時間は、動作速度制御レジスタの値によ
って定められる。
イミング制御を行うものであり、内部に動作速度制御レ
ジスタを有している。中央処理装置２は、動作速度制御
レジスタの値を変更することが出来る．データ送出信号
ＤＴＳＤがオンになってからデータ応答信号ＤＴＡＫを
オンにする迄の時間は、動作速度制御レジスタの値によ
って定められる。
例えば、環境温度が高温になって割込みが発生すると、
中央処理装置２は、温度識別レジスタ８の内容を調べ、
高温であることを確認した後、動作速度測定レジスタ１
１の内容を読み取り、動作速度測定レジスタ１ｌの値が
所定値よりも短い場合には、データ送出信号ＤＴＳＤが
オンになってからデータ応答信号ＤＴＡＫをオンにする
迄の時間が長くなるような値を動作速度制御レジスタに
書き込む。また、動作速度測定レジスタ１１の値が所定
値よりも長い場合には、データ送出信号ＤＴＳＤがオン
になってからデータ応答信号ＤＴＡＫをオンにする迄の
時間が短くなるような値を動作速度制御レジスタに書き
込む．！圧により割込みが発生した場合にも同様な動作
が行われる。
中央処理装置２は、温度識別レジスタ８の内容を調べ、
高温であることを確認した後、動作速度測定レジスタ１
１の内容を読み取り、動作速度測定レジスタ１ｌの値が
所定値よりも短い場合には、データ送出信号ＤＴＳＤが
オンになってからデータ応答信号ＤＴＡＫをオンにする
迄の時間が長くなるような値を動作速度制御レジスタに
書き込む。また、動作速度測定レジスタ１１の値が所定
値よりも長い場合には、データ送出信号ＤＴＳＤがオン
になってからデータ応答信号ＤＴＡＫをオンにする迄の
時間が短くなるような値を動作速度制御レジスタに書き
込む．！圧により割込みが発生した場合にも同様な動作
が行われる。
以上の説明から明らかなように、本発明によれば、情報
処理装置において、ハードウエアの変更．温度の変化．
電圧の変化．素子のバラッキ等により命令実行時間が変
わっても、ソフトタイマのウェイト時間を一定に保って
プログラムの動作を保証することやＣＰＵの最高性能を
出すことが可能となる。
処理装置において、ハードウエアの変更．温度の変化．
電圧の変化．素子のバラッキ等により命令実行時間が変
わっても、ソフトタイマのウェイト時間を一定に保って
プログラムの動作を保証することやＣＰＵの最高性能を
出すことが可能となる。
第１図は本発明の情報処理装置のｌ実施例のブロック図
、第２図は従来の情報処理装置のブロック図である。 ｌ・・・クロック源、２・・・中央処理装置、３・・・
メモリ・コントローラ、４・・・メモリ、５・・・タイ
ミング制御回路、ＤＴＳＤ・・・データ送出信号、ＤＴ
ＡＫ・・・データ応答信号、６・・・タイミング制御＆
動作速度制御レジスタ、７・・・温度センサ、８・・・
温度識別レジスタ、９・・・電圧センサ、１０・・・電
圧識別レジスタ、１１・・・動作速度測定カウンタ。 ｔＪＪ込Ｊ４イ１号 滓４芒哨の桶句びｇ艷乾置 第１図 呼芝来の小責執灯理装置． 第２図
、第２図は従来の情報処理装置のブロック図である。 ｌ・・・クロック源、２・・・中央処理装置、３・・・
メモリ・コントローラ、４・・・メモリ、５・・・タイ
ミング制御回路、ＤＴＳＤ・・・データ送出信号、ＤＴ
ＡＫ・・・データ応答信号、６・・・タイミング制御＆
動作速度制御レジスタ、７・・・温度センサ、８・・・
温度識別レジスタ、９・・・電圧センサ、１０・・・電
圧識別レジスタ、１１・・・動作速度測定カウンタ。 ｔＪＪ込Ｊ４イ１号 滓４芒哨の桶句びｇ艷乾置 第１図 呼芝来の小責執灯理装置． 第２図
Claims (1)
- 【特許請求の範囲】 中央処理装置（２）と、 メモリ（４）と、 中央処理装置（２）のストローブ信号（ＤＴＳＤ）をク
ロックでカウントする命令実行時間測定用のカウンタ（
１１）と、 動作速度制御用のレジスタ（６）と、 外部の温度を測定する温度センサ（７）と、その情報を
格納する温度識別レジスタ（８）と、情報処理装置の電
源電圧を測定する電圧センサ（９）と、 その情報を格納する電圧識別レジスタ（１０）とを具備
することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243046A JPH03105423A (ja) | 1989-09-19 | 1989-09-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1243046A JPH03105423A (ja) | 1989-09-19 | 1989-09-19 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03105423A true JPH03105423A (ja) | 1991-05-02 |
Family
ID=17098015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243046A Pending JPH03105423A (ja) | 1989-09-19 | 1989-09-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03105423A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101705771B1 (ko) * | 2016-01-20 | 2017-02-22 | 김우현 | 다기능 가정용 다리미 판 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525807A (en) * | 1978-08-09 | 1980-02-23 | Hitachi Ltd | Memory device |
| JPS60103425A (ja) * | 1983-11-09 | 1985-06-07 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPH01193911A (ja) * | 1988-01-29 | 1989-08-03 | Hitachi Ltd | データ処理装置 |
-
1989
- 1989-09-19 JP JP1243046A patent/JPH03105423A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525807A (en) * | 1978-08-09 | 1980-02-23 | Hitachi Ltd | Memory device |
| JPS60103425A (ja) * | 1983-11-09 | 1985-06-07 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPH01193911A (ja) * | 1988-01-29 | 1989-08-03 | Hitachi Ltd | データ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101705771B1 (ko) * | 2016-01-20 | 2017-02-22 | 김우현 | 다기능 가정용 다리미 판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| EP0569969A1 (en) | Microcomputer having instruction memory storing instructions for reading out internal conditions | |
| JPH05158746A (ja) | ウォッチ・ドック・タイマ回路 | |
| KR920022090A (ko) | 데이타 처리 장치 | |
| JPH03105423A (ja) | 情報処理装置 | |
| JP2555084B2 (ja) | マイクロプロセツサ | |
| KR890007159A (ko) | 데이타 처리장치 및 그것을 갖는 데이타 처리 시스템 | |
| KR880011669A (ko) | 데이터 처리 방법과 장치 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS5699550A (en) | Information processing unit | |
| JP2503838Y2 (ja) | マイクロプロセッサ装置 | |
| JPH03119449A (ja) | 計算装置 | |
| JP2000207297A (ja) | デ―タ転送試験システム及びそのデ―タ転送試験方法 | |
| JP2522051B2 (ja) | 制御装置 | |
| JP2570170Y2 (ja) | 情報処理装置 | |
| JPH0425958A (ja) | アドレスカウンタ制御方式 | |
| JPS6162157A (ja) | マイクロコンピユ−タ装置 | |
| JPH1153252A (ja) | メモリ制御回路 | |
| KR19990058631A (ko) | 디엠에이 콘트롤러 | |
| JPH0335335A (ja) | 記憶装置 | |
| JPH0358157A (ja) | 情報処理装置 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH0438526A (ja) | マイクロコンピュータ | |
| JPS5815203U (ja) | プログラマブル・コントロ−ラ |