KR920022090A - 데이타 처리 장치 - Google Patents

데이타 처리 장치 Download PDF

Info

Publication number
KR920022090A
KR920022090A KR1019920007701A KR920007701A KR920022090A KR 920022090 A KR920022090 A KR 920022090A KR 1019920007701 A KR1019920007701 A KR 1019920007701A KR 920007701 A KR920007701 A KR 920007701A KR 920022090 A KR920022090 A KR 920022090A
Authority
KR
South Korea
Prior art keywords
data
data processing
processing apparatus
holding means
control
Prior art date
Application number
KR1019920007701A
Other languages
English (en)
Other versions
KR100272622B1 (ko
Inventor
나오끼 미쯔이시
시로 바바
히로시 나가야마
쯔또무 하야시
유끼히데 하야까와
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13204291A external-priority patent/JP3486630B2/ja
Priority claimed from JP07615192A external-priority patent/JP3154542B2/ja
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920022090A publication Critical patent/KR920022090A/ko
Application granted granted Critical
Publication of KR100272622B1 publication Critical patent/KR100272622B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing

Abstract

내용 없음

Description

데이타 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 데이타처리장치의 1실시예인 싱글칩 마이크로컴퓨터의 블럭도.
제2도는 CPU(1)의 내장레지스터의 제1구성예를 도시한 설명도.
제3도는 범용레지스터 ROL, ROH∼R7L, R7H와 확장레지스터 E0∼E7의 데이타구성예를 도시한 설명도.

Claims (19)

  1. 명령을 실행하기 의한 실행수단 및 상기 실행수단에 의한 명령실행순서를 제어하기 위한 제어수단을 포함하며, 상기 실행수단은 어드레스데이타의 유지에는 전체가 사용되고, 그외의 데이타의 유지에는 그 일부분이 사용되는 소정 비트수의 데이타유지수단 및 상기 제어수단에서의 제어에 따라 상기 데이타유지수단을 이용해서 연산 가능한 연산수단을 구비해서 이루어지는 데이타처리장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제어수단은 데이타처리장치의 내부, 외부에 있어서의 데이타 유지수단의 전체를 일괄하는 데이타전송제어와 상기 데이타유지수단의 상기 일부분을 일괄하는 데이타전송제어를 위한 제어논리를 갖고 이루어지는 데이타처리장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 데이타유지수단을 여러개 구비하고, 상기 제어수단은 하나의 상기 데이타유지수단의 전체의 내용에 따라서 데이타처리장치 외부의 어드레스를 지정해서 다른 상기 데이타유지수단의 상기 일부분과 데이타처리장치 외부 사이에서 데이타전송제어하기 위한 제어논리를 갖고 이루어지는 데이타처리장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 어드레스의 지정은 상기 데이타유지수단의 전체의 내용을 상기 연산수단을 거쳐서 수식하는 처리를 포함하는 데이타처리장치.
  5. 특허청구의 범위 제1항에 있어서, 상기 연산수단은 적어도 상기 데이타유지수단의 상기 전체에 대한 산술적연산과 상기 데이타유지수단의 일부분에 대한 산술적 및 논리적인 연산을 실행하는 데이타처리장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 연산수단은 상기 데이타유지수단의 전체에 대한 산술적인 연산을 단위마진사이클에서 실행가능한 연산비트수를 갖는 데이타처리장치.
  7. 특허청구의 범위 제1항에 있어서, 상기 제어수단은 상기 데이타유지수단의 상기 일부분에 대한 산술적 및 논리적연산제어의 전부 또는 일부를 상기 데이타유지수단과 데이타처리장치 외부 사이에서는 1개의 명령으로 직접적으로는 불가능하게 하는 제어논리를 갖는 데이타처리장치.
  8. 특허청구의 범위 제1항에 있어서, 또 상기 실행수단에 의해서 제어되는 주변회로를 포함하며, 상기 데이타 처리장치는 1개의 반도체기판상에 형성되는 데이타처리장치.
  9. 명령을 실행하기 위한 실행수단 및 실행해야할 명령에 따라서 상기 실행수단을 제어하는 제어수단을 포함하며, 상기 실행수단은 데이타의 유지에는 전부 또는 2분할하거나 2분할한 한쪽을 또 2분할해서 사용되고, 어드레스데이타의 유지에는 전체 또는 일부분이 사용되는 소정비트수의 병렬정보를 유지하는 데이타유지수단을 구비해서 이루어지는 데이타처리장치.
  10. 특허청구의 범위 제10항에 있어서, 상기 데이타유지수단은 전체를 2등분할해서 사용되는 부분과 2등분할된 한쪽을 또 2등분할해서 사용되는 부분을 갖는 데이타처리장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 데이타유지수단을 여러개 가지며, 2등분할에서 이용되는 부분의 전체의 수가 또 2등분할에서 이용되는 부분의 전체의 수와 같게 되는 데이타처리장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 실행해야할 명령의 길이는 데이타의 길이의 2배인 데이타처리장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 명령은 데이타유지수단을 지정하는 지정부분이 명령중의 일부분에 고정된 곳의 포맷을 갖는 데이타처리장치.
  14. 특허청구의 범위 제13항에 있어서, 상기 지정하는 부분은 상기 여러개의 데이타유지수단중에서 필요한 데이타유지수단을 지정하는 제1영역과 1개의 데이타유지수단내의 어느 부분인가를 지정하는 제2영역을 포함하는 데이타처리장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 제어수단은 명령중에서 지정되는 데이타 크기 및 상기 제2영역에 따라서 2등분할된 어느 부분을 지정하는가, 또 2등분할된 어느 부분을 지정하는가를 결정하는 데이타처리장치.
  16. 특허청구의 범위 제10항에 있어서, 상기 실행수단은 라이트데이타를 저장하기 위한 라이트버퍼수단을 갖고, 상기 라이트버퍼수단은 상기 데이타유지수단의 비트수에 일치하는 비트수의 제1부분과 상기 데이타유지수단의 2등분할된 영역의 비트수에 일치하는 비트수의 제2부분을 가지며, 상기 제어수단에서의 데이타라이트의 지시에 따라서 상기 데이타유지수단의 내용을 일괄해서 상기 제1부분에 저장하고, 상기 제1부분에 저장한 데이타를 2회로 나누어서 상기 제2부분으로 전송해서 출력하는 데이타처리장치.
  17. 특허청구의 범위 제10항에 있어서, 싱기 실행수단은 리드데이타를 저장하기 의한 리드버퍼수단을 갖고, 상기 리드버퍼수단은 상기 데이타유지수단의 비트수에 일치하는 비트수를 전체로 해서 구비하며, 또한 상위측과 하위측으로 2등분할되고, 상기 제어수단에서의 데이타리드의 지시에 따라서 하위측은 리드시에 항상 리드데이타가 저장되고, 상위측은 저장하는가 하지 않는가가 지정되는 데이타처리장치.
  18. 특허청구의 범위 제9항에 있어서, 상기 데이타처리장치는 1개의 반도체기판상에 형성되고, 상기 데이타처리장치는 또 이 데이타처리장치 대신에 데이타전송제어를 실행할 수 있는 데이타전송장치, 상기 데이타처리장치과 데이타전송제어장치에서의 버스액세스요구를 배타적으로 조정해서 버스액세스를 위한 제어신호를 생성하는 버스제어수단을 포함하고, 상기 버스제어수단은 버스액세스요구를 인가한 상기 데이타처리장치 또는 상기 데이타전송장치의 리드버퍼 및 라이트버퍼를 제어하는 데이타처리장치.
  19. 특허청구의 범위 제18항에 있어서, 상기 버스제어수단은 소정의 어드레스의 리드동작 및 라이트동작의 쌍방 또는 한쪽의 동작을 결정하기 위한 정보를 유지하는 리라이트 가능한 기억수단을 갖는 데이타처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920007701A 1991-05-08 1992-05-07 데이타 처리장치 KR100272622B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP13204291A JP3486630B2 (ja) 1991-05-08 1991-05-08 データ処理装置
JP91-132042 1991-05-08
JP07615192A JP3154542B2 (ja) 1992-02-27 1992-02-27 データ処理装置
JP92-076151 1992-02-27
JP92-76151 1992-04-06

Publications (2)

Publication Number Publication Date
KR920022090A true KR920022090A (ko) 1992-12-19
KR100272622B1 KR100272622B1 (ko) 2000-11-15

Family

ID=26417304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007701A KR100272622B1 (ko) 1991-05-08 1992-05-07 데이타 처리장치

Country Status (2)

Country Link
US (2) US5687344A (ko)
KR (1) KR100272622B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854939A (en) * 1996-11-07 1998-12-29 Atmel Corporation Eight-bit microcontroller having a risc architecture
US5913231A (en) * 1997-03-31 1999-06-15 International Business Machines Corporation Method and system for high speed memory address forwarding mechanism
US6314504B1 (en) * 1999-03-09 2001-11-06 Ericsson, Inc. Multi-mode memory addressing using variable-length
KR100496856B1 (ko) * 1999-05-20 2005-06-22 삼성전자주식회사 어드레스 확장이 가능한 데이터 처리 시스템
EP1286268A1 (de) * 2001-08-21 2003-02-26 Alcatel Integrierte Schaltung mit Zuordnung von Adressbereichen
JP4004915B2 (ja) * 2002-06-28 2007-11-07 株式会社ルネサステクノロジ データ処理装置
JP4073721B2 (ja) * 2002-06-28 2008-04-09 株式会社ルネサステクノロジ データ処理装置
US7489362B2 (en) 2003-03-04 2009-02-10 Broadcom Corporation Television functionality on a chip
US20050036357A1 (en) * 2003-08-15 2005-02-17 Broadcom Corporation Digital signal processor having a programmable address generator, and applications thereof
CN100359491C (zh) * 2005-07-28 2008-01-02 上海大学 基于mcs-51架构的16m字节数据存储器寻址空间扩充方法
CN100365592C (zh) * 2005-07-28 2008-01-30 上海大学 基于mcs-51架构的16m字节程序存储器寻址空间扩充方法
KR101462157B1 (ko) * 2009-12-18 2014-11-20 한국전자통신연구원 Ｍａｃ 연산을 포함하는 연산 장치, 이를 이용한 ｄｓｐ 구조 및 필터링 방법
US9582193B2 (en) * 2014-09-02 2017-02-28 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system
CN112486848A (zh) * 2020-12-22 2021-03-12 上海金卓科技有限公司 一种测试数据的生成方法、装置、芯片及存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2846054C2 (de) * 1978-10-23 1985-08-14 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
DE3174130D1 (en) * 1981-08-19 1986-04-24 Ibm Improved microprocessor
JPS6015746A (ja) * 1983-07-08 1985-01-26 Hitachi Ltd デ−タ処理装置
US4677584A (en) * 1983-11-30 1987-06-30 Texas Instruments Incorporated Data processing system with an arithmetic logic unit having improved carry look ahead
US4901225A (en) * 1984-04-09 1990-02-13 Kabushiki Kaisha Toshiba Processing apparatus with hierarchical structure for implementing a machine instruction
US5142621A (en) * 1985-12-03 1992-08-25 Texas Instruments Incorporated Graphics processing apparatus having instruction which operates separately on X and Y coordinates of pixel location registers
JPH0648461B2 (ja) * 1987-07-09 1994-06-22 日本電気株式会社 マイクロプログラムの転送レジスタ指定方式
US4926322A (en) * 1987-08-03 1990-05-15 Compag Computer Corporation Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management
US5155820A (en) * 1989-02-21 1992-10-13 Gibson Glenn A Instruction format with designations for operand lengths of byte, half word, word, or double word encoded in address bits
US5109226A (en) * 1989-11-22 1992-04-28 International Business Machines Corporation Parallel processors sequentially encoding/decoding compaction maintaining format compatibility
EP0478745A4 (en) * 1990-04-04 1993-09-01 International Business Machines Corporation High performance interlock collapsing scism alu apparatus

Also Published As

Publication number Publication date
US5771363A (en) 1998-06-23
KR100272622B1 (ko) 2000-11-15
US5687344A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
KR920022090A (ko) 데이타 처리 장치
KR960001988A (ko) 데이타프리페치방법 및 그를 위한 정보처리장치
KR940012147A (ko) 마이크로컴퓨터 시스템
KR860002049A (ko) 캐쉬 메모리 제어회로
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR900016881A (ko) 마이크로 프로세서 및 이를 사용한 도형처리장치 및 도형처리 방법
KR870001524A (ko) 마이크로 컴퓨우터를 사용하는 데이터처리 시스템
JPS6319058A (ja) メモリ装置
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
KR920008597A (ko) 마이크로 컴퓨터
KR930002324B1 (ko) 기억버퍼를 갖는 마이크로 프로세서
KR930010775A (ko) 화상 처리 장치
KR880009300A (ko) 연산 처리 장치
KR880011669A (ko) 데이터 처리 방법과 장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR0118775B1 (ko) 퍼스널 컴퓨터의 비디오 메모리 억세스 감지장치
JPS63317857A (ja) メモリアクセス回路
KR970000273B1 (ko) 퍼스널 컴퓨터에서의 한글처리장치
JPH0736806A (ja) Ｄｍａ方式
JPS63237143A (ja) プログラマブルコントロ−ラ
KR950010847B1 (ko) 다수개의 제어레지스터 리드/라이트 회로
JPS6011969A (ja) 論理演算機構付メモリ装置
JPS60193046A (ja) 命令例外検出方式
JPH0728990A (ja) グラフィックスメモリアクセス回路
JPH02226447A (ja) コンピユータ・システムおよびその記憶装置アクセス方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee