JPS60103425A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS60103425A
JPS60103425A JP58210453A JP21045383A JPS60103425A JP S60103425 A JPS60103425 A JP S60103425A JP 58210453 A JP58210453 A JP 58210453A JP 21045383 A JP21045383 A JP 21045383A JP S60103425 A JPS60103425 A JP S60103425A
Authority
JP
Japan
Prior art keywords
section
temperature
data processing
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58210453A
Other languages
English (en)
Inventor
Shigeo Fujimura
藤村 成男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58210453A priority Critical patent/JPS60103425A/ja
Publication of JPS60103425A publication Critical patent/JPS60103425A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、クロック同期式のディジタル回路で構成さ
れ、かつ広い温度範囲の環境下で使用されるデータ処理
装置に関するものである。
〔従来技術〕
第1図は、従来のこの種のデータ処理装置例の図である
。第1図において、 illは所定の周波数のクロック
を発生するオシレータである。(至)はデータの処理を
行なうデータ処理部である。(至)はこのデータ処理部
四で扱うデータを記憶するデータ記憶部である。0Qは
このデータ記憶部(2)および上記データ処理部(2)
の制御を行な5制御部である。(イ)は上記オシレータ
四が出力するクロックを、上記データ処理部−,データ
記憶部(至)および制御部−に伝達するためのクロック
供給線である。―は上記データ処理部(イ)と制御部−
が制御信号を交信するためのデータ処理部制御線である
。σ0は上記データ記憶部(至)と制御部−が制御信号
を交イηするためのデータ記憶部制御線である8拗は上
記データ処理部四がデータ記憶部員に対しデータの読み
出しおよび書き込みを行なうだめのデータ線である。
従来のデータ処理装置は上記のように構成されており、
データ処理部四、データ記憶部(至)および制御部−は
、クロック供給線−を介して供給される固定周波数のク
ロックに同期して動作するようになっている。一方、デ
ータ処理部(2)、データ記憶部■および制御部−を構
成する回路素子は、一般に周囲温度の変化によってその
速度性能が変動するものである。
従って、従来のデータ処理装置においては、動作クロッ
クの周波数が固定となるため9周囲温度が回路素子の速
度性能が低下する方向に変化した時に、誤動作しやすく
なるという欠点があった。
〔発明の概要〕
この発明は、かかる欠点を改善する目的でなされたもの
で、異なる周波数の複数のオフレータと温度検知部をも
ち1周囲温度が回路素子の速度性能を低下させる方向に
変化した時、自動的に低い周波数の動作クロックに切り
変える構成とすることにより1周囲温度の変化に対して
安定した動作を保証できるデータ処理装置を提案するも
のである。
〔発明の実施例〕
第2図は、この発明のデータ処理装置例の図である。第
2図において、aυ03(In)は各々異なる周波数の
クロックを発生するオシレータである。四はデータの処
理を行な5デニタ処理部である・(至)はこのデータ処
理部(2)で扱うデータを記憶するデータ記憶部である
。141はこのデータ記憶部(至)および上記データ処
理部四メ制御を行な5制御部である。例はこの制御部−
と上記データ処理部(至)が制御信号を交信するための
データ処理部制御線である0σ0は上記データ記憶部−
と制御部IQが制御信号を交信するためのデータ記憶部
制御線である。
時は上記データ処理部(イ)がデータ記憶部(至)に対
しデータの読み出しおよび書き込みを行うためのデータ
線である。(4)は上記オシレータ(II)H(1n)
が発生するクロックのいずれを動作クロックとして使用
するかを選択するためのセレクタである。(101)(
102) (10n)は上記オシレータUυ112(1
n)が発生するクロックをこのセレクタ(5’[lDに
伝達するためのクロック線である。(110)は上記デ
ータ処理部(7)、データ記憶部(至)および制御部−
の回路素子の周囲温度を検知するための温度検知部であ
る。(120)はこの温度検知部(110)が出力する
検知温度信号によって上記セレクタ(9[Ilのセレク
ト制御を行なうセレクト制御部である。(130)は上
記セレクタQ@がセレクト制御部(120)の制御によ
って選択した上記オシレーに りUυQ3(In)が出力するいずれかのクロックを、
上記データ処理部四、データ記憶部(至)、制御部−お
よびセレクト制御部(120)に伝達するためのクロッ
ク供給線である。S1+ ”2+ snは各々異なる開
閉温度に設定されたサーモスイッチであり、一方の端子
をグランドに接続しておくことにより、閉じた時にグラ
ンド・レベルを出力する。T1 + T2 + Tnは
このサーモスイッチ日1+82+”Hの出力を上記セレ
クト制御部(120)に伝達するための検知温度線であ
る。R1,R2,Rnは抵抗であり、一方の端子を回路
電源に接続し、各々のもう一方の端子を上記検知温度線
”1 + T2+ THに接続することにより、上記サ
ーモスイッチS1 + ”2+ snが開いている時の
信号レベルを安定にするためのものである。(140)
は上記サーモスイッチS1+ ”2+ ”nが出方する
検知温度信号をコード化するためのプライオリティ・エ
ンコーダである。(’150)はこのプライオリティ・
コー/コーダ(140)が出力する検知温度コード信号
を、ノロツクに同期してセットするレジスタである。(
161)(162) (16n) &!上上記プライオ
リティ上エンコーダ出力する検知温度コード信号をこの
レジスタ(150)に伝達するための検知温度コード線
である。(171)(172)(17n)は上記レジス
タ(150)にセットされ−〔いる検知温度コードを、
セレクト制御4g号として上記セレクタ(イ)に伝達す
るだめのセレクト制御線である。
上記のように構成された処理装置において、データ処理
部(至)、データ記憶部α惨、制御部t41およびレジ
スタ(150)は、オシレータ(II)(lり(1n)
が発生ずるクロックのうち、セレクト制御部(120)
が温度検知部(110)から出力される検知温度信号に
よって作成するセレクト制御信号とセレクタ@)により
選択されているクロックに同期して動作する。ずなわち
動作クロックの周波数が回路素子の周囲温度の変化に応
じて切り変わることになる。サーモスイッチS1.S2
.Snの5ち、開閉温度が回路素子の速度性能をもつと
も低ドさせる温度に設定されているものの出力を、プラ
イオリティ・エンコーダ(1,110)のプライオリテ
ィがもつとも高い入力に接続されている。一方、オシレ
ータ旧)α2(in)、セレクタc?0およびセレクト
制御部(120)の接続は1周囲温度が回路素子の速度
性能がもつとも低下する温度になった時、オシレータU
υα2(In)の出力のうちもつとも低い周波数のクロ
ックが選択されるようになっている。すなわち9回路素
子の速度性能を低ドさせる度合に応じた周波数のクロッ
クが選択されることになる。
この発明は以上のような構成になっているから。
周囲温度が回路素子の動作速度性能を低1;させる方向
に変化しても、安定した動作を保証できる効果がある。
なお1以上は広い温度範囲の環境下で使用されるデータ
処理装置について説明したが、その他の装置にも利用で
きることはいうまでもない。
〔発明の効果j この発明は以上説明したとおり、異なる周波数の複数の
オシレータと温度検知部をもち9周囲温度の変化に対応
して動作に適した周波数に自動的に切り変える構成であ
るから1周囲温度の変化に対して装置の安定動作を保証
できる利点がある。
【図面の簡単な説明】
第1図は従来のデータ処理装置の概略構成図。 第2図はこの発明によるデータ処理装置の概略構成図で
ある。 図において、ll[l+lυaa(in)はオシL’−
41clLIはデータ処理部、(1)はデータ記憶部、
1111は制御部、eOはクロック供給線、(7)はデ
ータ処理部制御線、cloはデータ記憶部制御線、(至
)はデータ線、夕0はセレクタ、 (101)(102
)(10n)はクロック線、 (110)は温度検知部
; (120)はセレクト制御部、 (150)はクロ
ック供給線、 (140)はプライオリティ・エンコー
ダ、 (150)はレジスタ、 (161X162X1
6n)は検知温度コード線。 (171X172)(17n)はセレクト制御線、R1
〜Rf、は抵抗、S1〜Snハサーモスイッチ、 T1
〜Tnは検知温度線である。 なお9図中同一符号は同一または相当部分を示すO 代理人大岩増雄 第 1 図

Claims (1)

    【特許請求の範囲】
  1. データの処理を行なうデータ処理部と、このデータ処理
    部で扱うデータを記憶するデータ記憶部と、このデータ
    記憶部および上記データ処理部を制御する制御部と、互
    に異なる周波数のクロック信号を発生ずる複数のオシレ
    ータと、これらオシレータの出力を上記データ処理部、
    データ記憶部および制御部に選択して供給するセレクタ
    と9周囲温度を検知°する温度検知部と、この温度検知
    部からの検知温度信号によって上記セレクタのセレクト
    制御を行なうセレクト制御部とを備えたことを特徴とす
    るデータ処理装置。
JP58210453A 1983-11-09 1983-11-09 デ−タ処理装置 Pending JPS60103425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58210453A JPS60103425A (ja) 1983-11-09 1983-11-09 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58210453A JPS60103425A (ja) 1983-11-09 1983-11-09 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS60103425A true JPS60103425A (ja) 1985-06-07

Family

ID=16589579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58210453A Pending JPS60103425A (ja) 1983-11-09 1983-11-09 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS60103425A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105423A (ja) * 1989-09-19 1991-05-02 Pfu Ltd 情報処理装置
US6560164B2 (en) 2001-01-23 2003-05-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device with internal clock generating circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105423A (ja) * 1989-09-19 1991-05-02 Pfu Ltd 情報処理装置
US6560164B2 (en) 2001-01-23 2003-05-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device with internal clock generating circuit

Similar Documents

Publication Publication Date Title
JP2731875B2 (ja) 可変遅延回路
JP3935928B2 (ja) 遅延回路、および遅延回路の制御方法
JPS60103425A (ja) デ−タ処理装置
JPH04132089A (ja) 識別コード内蔵eprom
KR880000764A (ko) 냉장고용 온도 제어장치
KR970076821A (ko) 래치회로
JPH038126B2 (ja)
JPH0897365A (ja) 半導体集積回路装置
JPH02124627A (ja) クロックドライバー回路
JPS63245010A (ja) 逓倍回路
JP2000196451A (ja) 半導体装置
JPH02248114A (ja) 集積回路
JPH0716153B2 (ja) 半導体集積回路
JP2004343291A (ja) 位相調整回路
JP2748474B2 (ja) デジタル温度補償型圧電発振器
JPH0349417A (ja) 半導体集積回路
JP2710501B2 (ja) 半導体集積回路
JPH08285702A (ja) 多点測温抵抗体入力装置
JPH11251892A (ja) ディジタル信号入力回路
JPH0660202A (ja) マイクロプロセッサ
JPH02195719A (ja) 集積回路
JPH09211074A (ja) 半導体装置
JPS6344219A (ja) キ−ボ−ドスキヤン方法
JPH01206731A (ja) シーケンシャル復号器
JPH0927791A (ja) ラインレシーバ回路