JPH01298432A - システム設定情報切換方式 - Google Patents
システム設定情報切換方式Info
- Publication number
- JPH01298432A JPH01298432A JP63129510A JP12951088A JPH01298432A JP H01298432 A JPH01298432 A JP H01298432A JP 63129510 A JP63129510 A JP 63129510A JP 12951088 A JP12951088 A JP 12951088A JP H01298432 A JPH01298432 A JP H01298432A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- information
- circuit
- setting information
- decoder circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は1個のハードウェアシステムで2個以上のオ
ペレーティングシステムを構成できるようにハードウェ
アの構成要素を選択し、オペレーティングシステムに応
じたハードウェア環境条件の変更を行なうためのシステ
ム設定情報を切換えるシステム設定情報切換方式に関す
るものである。
ペレーティングシステムを構成できるようにハードウェ
アの構成要素を選択し、オペレーティングシステムに応
じたハードウェア環境条件の変更を行なうためのシステ
ム設定情報を切換えるシステム設定情報切換方式に関す
るものである。
一般に、パーソナルコンピュータ等のシステムにおける
O5(オペレーティングシステム)は実行されるハード
ウェアの環境として、メモリ構成、CRT、キーボード
等が一義的に決められており、異なるO8を同一のシス
テムで実行する場合、そのシステムのハードウェア環境
を変更しなければならないことがある。この場合、この
切換操作は、ハードウェア環境を変更後、リセットによ
って異なるO8を立上げるような方法によるのが普通で
ある。
O5(オペレーティングシステム)は実行されるハード
ウェアの環境として、メモリ構成、CRT、キーボード
等が一義的に決められており、異なるO8を同一のシス
テムで実行する場合、そのシステムのハードウェア環境
を変更しなければならないことがある。この場合、この
切換操作は、ハードウェア環境を変更後、リセットによ
って異なるO8を立上げるような方法によるのが普通で
ある。
第2図は従来のシステム設定情報切換方式を採用したシ
ステム設定情報切換回路の構成を示すブロック図である
。図において、1はシステムのハードウェア環境を設定
するための各種動作モード(システム設定情報)を切換
えるスイッチ手段である。スイッチ手段1はスイッチS
WI〜SW8により構成され、これらのスイッチSWI
〜sw8はハードウェアにおける例えばメモリ構成、ク
ロック・スピード、CRT、キーボード等のモードを切
換えるものである。3はスイッチ手段1からのスイッチ
情報をデコード化しハードウェアの上記モードに対応す
る構成要素を選択するためのデコード信号を出力するデ
コーダ回路である。即ち、デコーダ回路3はスイッチ手
段1からのスイッチ情報を入力して切換えが行なわれる
周辺ハードウェアに必要な信号を生成するものである。
ステム設定情報切換回路の構成を示すブロック図である
。図において、1はシステムのハードウェア環境を設定
するための各種動作モード(システム設定情報)を切換
えるスイッチ手段である。スイッチ手段1はスイッチS
WI〜SW8により構成され、これらのスイッチSWI
〜sw8はハードウェアにおける例えばメモリ構成、ク
ロック・スピード、CRT、キーボード等のモードを切
換えるものである。3はスイッチ手段1からのスイッチ
情報をデコード化しハードウェアの上記モードに対応す
る構成要素を選択するためのデコード信号を出力するデ
コーダ回路である。即ち、デコーダ回路3はスイッチ手
段1からのスイッチ情報を入力して切換えが行なわれる
周辺ハードウェアに必要な信号を生成するものである。
5−ダ信号6とアドレス・バス情報7とによりメモリ・
チップを選択するチップ・セレクト信号8を生成する。
チップを選択するチップ・セレクト信号8を生成する。
次に動作について説明する。モード設定のスイッチ手段
1はスイッチSWI〜SW8で、メモリ構成、クロック
・スピード、CRT、キーボード等の設定を行なう。シ
ステムの動作中は、このスイッチ情報がデコーダ回路3
に伝わり、動作モードが設定される。この動作モードは
、モード設定のスイッチSWI〜SW8を切換えること
により、システム動作中でも切換わる。すなわち、スイ
ッチ手段1の変化はそのままデコーダ回路3およびメモ
リ・アドレス・デコーダ回路5を通してメモリ・チップ
・セレクト信号8を変化させる。このように、スイッチ
手段1のスイッチ状態を変更して、実際のハードウェア
、たとえばメモリのチップ・セレクトを変更してメモリ
・手ツブ等のメモリ構成を変えることができる。そして
、この操作後、システムをリセットして異なるO3を立
上げ、システムとして二通り以上のハードウェア環境−
hで一つのハードウェアシステムで実現される。
1はスイッチSWI〜SW8で、メモリ構成、クロック
・スピード、CRT、キーボード等の設定を行なう。シ
ステムの動作中は、このスイッチ情報がデコーダ回路3
に伝わり、動作モードが設定される。この動作モードは
、モード設定のスイッチSWI〜SW8を切換えること
により、システム動作中でも切換わる。すなわち、スイ
ッチ手段1の変化はそのままデコーダ回路3およびメモ
リ・アドレス・デコーダ回路5を通してメモリ・チップ
・セレクト信号8を変化させる。このように、スイッチ
手段1のスイッチ状態を変更して、実際のハードウェア
、たとえばメモリのチップ・セレクトを変更してメモリ
・手ツブ等のメモリ構成を変えることができる。そして
、この操作後、システムをリセットして異なるO3を立
上げ、システムとして二通り以上のハードウェア環境−
hで一つのハードウェアシステムで実現される。
従来のシステム設定情報切換方式は上述したように構成
されているので、デコーダ回路に直接スイッチ手段から
のスイッチ情報が入力され、このためシステムの動作と
非同期にスイッチ手段を切換えると、そのままスイッチ
情報による信号がシステムのハードウェアに伝わるため
システムは誤動作することがある。この従来方式におい
ては、例えば、メモリ・アクセス中にメモリ構成を変更
したりすると、チップ・セレクト信号がアクセス・サイ
クルの途中で変化し、CPU命令のフェッチ・ミスを起
こし、システムが暴走してしまうというような問題点が
あった。
されているので、デコーダ回路に直接スイッチ手段から
のスイッチ情報が入力され、このためシステムの動作と
非同期にスイッチ手段を切換えると、そのままスイッチ
情報による信号がシステムのハードウェアに伝わるため
システムは誤動作することがある。この従来方式におい
ては、例えば、メモリ・アクセス中にメモリ構成を変更
したりすると、チップ・セレクト信号がアクセス・サイ
クルの途中で変化し、CPU命令のフェッチ・ミスを起
こし、システムが暴走してしまうというような問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、システムの動作中にシステム設定情報を切換
え、ハードウェア環境を変更してもシステムは誤動作せ
ずに運転することができるシステム設定情報切換方式を
得ることを目的とする。
たもので、システムの動作中にシステム設定情報を切換
え、ハードウェア環境を変更してもシステムは誤動作せ
ずに運転することができるシステム設定情報切換方式を
得ることを目的とする。
この発明に係るシステム設定情報切換方式は、スイッチ
手段1とデコーダ回路3との間にスイッチ情報をラッチ
するラッチ回路2を設け、システムのりセント信号をラ
ッチ回路2が受けると、ラッチしたスイッチ情報をデコ
ーダ回路3に与えてデコード信号とし、このデコード信
号によりハードウェアの構成要素を選択することを特徴
とするものである。
手段1とデコーダ回路3との間にスイッチ情報をラッチ
するラッチ回路2を設け、システムのりセント信号をラ
ッチ回路2が受けると、ラッチしたスイッチ情報をデコ
ーダ回路3に与えてデコード信号とし、このデコード信
号によりハードウェアの構成要素を選択することを特徴
とするものである。
上記ラッチ回路2は、スイッチ手段1からのスイッチ情
報を一度ラッチし、システムのリセット信号を受けると
、そのスイッチ情報をデコーダ回路3に与える。デコー
ダ回路3は、そのスイッチ情報をデコード化し、ハード
ウェアの構成要素を選択するためのデコード信号を出力
する。
報を一度ラッチし、システムのリセット信号を受けると
、そのスイッチ情報をデコーダ回路3に与える。デコー
ダ回路3は、そのスイッチ情報をデコード化し、ハード
ウェアの構成要素を選択するためのデコード信号を出力
する。
第1図はこの発明の一実施例に係るシステム設定情報切
換方式を採用したシステム設定情報切換回路の構成を示
すブロック図である。第1図において、第2図に示す構
成要素に対応するものには同一の符号を付し、その説明
を省略する。第1図において、2はスイッチ手段1とデ
コーダ回路3との間に設けられたラッチ回路、4はラッ
チ回路2に与えられるシステムのリセット信号である。
換方式を採用したシステム設定情報切換回路の構成を示
すブロック図である。第1図において、第2図に示す構
成要素に対応するものには同一の符号を付し、その説明
を省略する。第1図において、2はスイッチ手段1とデ
コーダ回路3との間に設けられたラッチ回路、4はラッ
チ回路2に与えられるシステムのリセット信号である。
ラッチ回路2はスイッチ手段1からのスイッチ情報をデ
コーダ回路3に伝える前に一度ラッチする。
コーダ回路3に伝える前に一度ラッチする。
また、ラッチ回路2は、リセット信号4が例えばハイレ
ベルの時にリセット状態となり、このリセット信号4が
ハイレベルからローレベルになった時、ラッチされてい
たスイッチ情報を出力するとともにスイッチ手段1から
の新しいスイッチ情報をラッチする。
ベルの時にリセット状態となり、このリセット信号4が
ハイレベルからローレベルになった時、ラッチされてい
たスイッチ情報を出力するとともにスイッチ手段1から
の新しいスイッチ情報をラッチする。
次にこの実施例の動作について説明する。例えばメモリ
構成を設定するためのスイッチSWIがオンされると、
このスイッチ情報はラッチ回路2にラッチされる。通常
状態ではランチ回路2に与えられるリセット信号4はロ
ーレベルである。したがって、リセット信号4がローレ
ベルの状態ではスイッチ手段1の設定を変更しても、ス
イッチ情報はラッチ回路2に入力されるが、ラッチ回路
2から出力されない。このような動作でラッチ回路2に
ラッチされたスイッチ情報は、リセット信号4がハイレ
ベルからローレベルになる時、デコーダ回路3に伝えら
れ、デコード信号6としてメモリ・アドレス・デコーダ
回路5に与えられる。
構成を設定するためのスイッチSWIがオンされると、
このスイッチ情報はラッチ回路2にラッチされる。通常
状態ではランチ回路2に与えられるリセット信号4はロ
ーレベルである。したがって、リセット信号4がローレ
ベルの状態ではスイッチ手段1の設定を変更しても、ス
イッチ情報はラッチ回路2に入力されるが、ラッチ回路
2から出力されない。このような動作でラッチ回路2に
ラッチされたスイッチ情報は、リセット信号4がハイレ
ベルからローレベルになる時、デコーダ回路3に伝えら
れ、デコード信号6としてメモリ・アドレス・デコーダ
回路5に与えられる。
また、リセット信号4がローレベルになる時、スイッチ
手段1からの新しいスイッチ情報がラッチ回路2にラッ
チされる。。メモリ・アドレス・デコーダ回路5は、デ
コード信号6とシステムからのアドレス・バス情報7と
によりメモリ・チップ・セレクト信号8を作成して図示
しないメモリ・チップを選択し、ハードウェアの構成要
素の一つであるメモリ構成を作り上げる。
手段1からの新しいスイッチ情報がラッチ回路2にラッ
チされる。。メモリ・アドレス・デコーダ回路5は、デ
コード信号6とシステムからのアドレス・バス情報7と
によりメモリ・チップ・セレクト信号8を作成して図示
しないメモリ・チップを選択し、ハードウェアの構成要
素の一つであるメモリ構成を作り上げる。
このようにラッチ回路2のリセット時にスイッチ情報が
関連する周辺のハードウェアに伝わるため、たとえメモ
リ・アクセス中であっても、システム全体がリセットさ
れる。換言すれば、スイッチ情報をラッチ回路2で一度
ラッチし、リセット信号が入らない限り、スイッチ情報
が関連する周辺のハードウェアに伝わらない。したがっ
て、システムは誤動作を招くことはない。
関連する周辺のハードウェアに伝わるため、たとえメモ
リ・アクセス中であっても、システム全体がリセットさ
れる。換言すれば、スイッチ情報をラッチ回路2で一度
ラッチし、リセット信号が入らない限り、スイッチ情報
が関連する周辺のハードウェアに伝わらない。したがっ
て、システムは誤動作を招くことはない。
なお、上記実施例ではスイッチ手段の設定をメモリ構成
するためのメモリ・モードについて示したが、同様にオ
ペレーティング・システムの切換時に設定を変更するC
RT、クローク・スピード、キーボード等の切換えにも
有効である。
するためのメモリ・モードについて示したが、同様にオ
ペレーティング・システムの切換時に設定を変更するC
RT、クローク・スピード、キーボード等の切換えにも
有効である。
以上のように本発明によれば、システム設定情報を切換
えるスイッチ手段とスイッチ情報をデコード化するデコ
ーダ回路との間にラッチ回路を設け、−度ラッチしたス
イッチ情報をリセット信号によりラッチ回路からデコー
ダ回路に与えてデコード信号とし、このデコード信号に
よりハードウェアの構成要素を選択するようにしたので
、ハードウェア環境を変更するためにシステムの動作中
にシステム設定情報を切換えても、システムは誤動作せ
ずに正常な運転を行なうことができ、したがってデータ
処理に影響を与えず、オペレーティング・システムに応
じたハードウェア環境を容易に設定できるという効果が
得られる。
えるスイッチ手段とスイッチ情報をデコード化するデコ
ーダ回路との間にラッチ回路を設け、−度ラッチしたス
イッチ情報をリセット信号によりラッチ回路からデコー
ダ回路に与えてデコード信号とし、このデコード信号に
よりハードウェアの構成要素を選択するようにしたので
、ハードウェア環境を変更するためにシステムの動作中
にシステム設定情報を切換えても、システムは誤動作せ
ずに正常な運転を行なうことができ、したがってデータ
処理に影響を与えず、オペレーティング・システムに応
じたハードウェア環境を容易に設定できるという効果が
得られる。
第1図はこの発明の一実施例に係るシステム設定情報切
換方式を採用したシステム設定情報切換回路の構成を示
すブロック図、第2図は従来のシステム設定情報切換方
式を採用したシステム設定情報切換方式を採用したシス
テム設定情報切換回路の構成を示すブロック図である。 l・・・スイッチ手段、2・・・ランチ回路、3・・・
デコーダ回路、4・・・リセット信号、6・・・デコー
ド信号。 代理人 大 岩 増 雄(ほか2名)第1図 粘2図
換方式を採用したシステム設定情報切換回路の構成を示
すブロック図、第2図は従来のシステム設定情報切換方
式を採用したシステム設定情報切換方式を採用したシス
テム設定情報切換回路の構成を示すブロック図である。 l・・・スイッチ手段、2・・・ランチ回路、3・・・
デコーダ回路、4・・・リセット信号、6・・・デコー
ド信号。 代理人 大 岩 増 雄(ほか2名)第1図 粘2図
Claims (1)
- システムのハードウェア環境を設定するためのシステ
ム設定情報を切換えるスイッチ手段と、このスイッチ手
段からのスイッチ情報をデコード化しハードウェアの構
成要素を選択するためのデコード信号を出力するデコー
ダ回路とを備えたシステム設定情報切換回路において、
上記スイッチ手段と上記デコーダ回路との間にスイッチ
情報をラッチするラッチ回路を設け、システムのリセッ
ト信号を上記ラッチ回路が受けると、ラッチしたスイッ
チ情報を上記デコーダ回路に与えてデコード信号とし、
このデコード信号によりハードウェアの構成要素を選択
することを特徴とするシステム設定情報切換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63129510A JPH01298432A (ja) | 1988-05-27 | 1988-05-27 | システム設定情報切換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63129510A JPH01298432A (ja) | 1988-05-27 | 1988-05-27 | システム設定情報切換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01298432A true JPH01298432A (ja) | 1989-12-01 |
Family
ID=15011276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63129510A Pending JPH01298432A (ja) | 1988-05-27 | 1988-05-27 | システム設定情報切換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01298432A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078618A (ja) * | 2003-08-29 | 2005-03-24 | Tietech Co Ltd | Cpuの書き換えモード設定方式 |
-
1988
- 1988-05-27 JP JP63129510A patent/JPH01298432A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078618A (ja) * | 2003-08-29 | 2005-03-24 | Tietech Co Ltd | Cpuの書き換えモード設定方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4669059A (en) | Method and apparatus in a data processor for selectively disabling a power-down instruction | |
JP2655615B2 (ja) | 情報処理装置 | |
KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
JP2559868B2 (ja) | 情報処理装置 | |
JPH01298432A (ja) | システム設定情報切換方式 | |
KR940011040B1 (ko) | 마이크로컴퓨터 | |
US4831572A (en) | Polynomial vector arithmetic operation control system | |
JPS638493B2 (ja) | ||
JPH06236291A (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
JPS6167148A (ja) | マイクロコンピユ−タ | |
JPH05298088A (ja) | マイクロコンピュータ | |
US5109516A (en) | Sequence controller for controlling next operating state with a short sequence | |
JPH11306074A (ja) | 情報処理装置 | |
JP2777133B2 (ja) | 中央演算処理装置 | |
JP3283505B2 (ja) | マイクロコンピュータ | |
KR100314805B1 (ko) | 파이프라인제어프로세서를위한부팅회로 | |
JPH1166031A (ja) | マイクロコンピュータの内蔵タイマ | |
JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
JPS63311447A (ja) | デバック用マイクロプロセッサ | |
JP2002358211A (ja) | Asic内部レジスタ切替回路 | |
JPH04262450A (ja) | プロセッサ | |
JPH02224123A (ja) | 情報処理装置 | |
JPH06187287A (ja) | バス制御システム | |
JPH01300321A (ja) | 情報処理装置 | |
JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 |