JPH03104418A - Ａ／ｄ変換回路のオフセット調整方法 - Google Patents
Ａ／ｄ変換回路のオフセット調整方法Info
- Publication number
- JPH03104418A JPH03104418A JP24370489A JP24370489A JPH03104418A JP H03104418 A JPH03104418 A JP H03104418A JP 24370489 A JP24370489 A JP 24370489A JP 24370489 A JP24370489 A JP 24370489A JP H03104418 A JPH03104418 A JP H03104418A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion circuit
- signal
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ信号をディジタル信号に変換するア
ナログ●ディジタル変換回路（以下、Ａ／Ｄ変換回路と
称す。）のオフセットの調整方法に関するものである。
ナログ●ディジタル変換回路（以下、Ａ／Ｄ変換回路と
称す。）のオフセットの調整方法に関するものである。
従来の技術
近年、コンパクトディスク（ＣＤ）に代表されるように
、性能の向上をはかるためアナログ信号を一旦、ディジ
タル信号に変換してから、記録再生を行う方法が一般的
になってきた。
、性能の向上をはかるためアナログ信号を一旦、ディジ
タル信号に変換してから、記録再生を行う方法が一般的
になってきた。
ここで、アナログ信号をディジタル信号に変換するため
にＡ／Ｄ変換回路が使用される。Ａ／Ｄ変換回路は、入
力されたアナログ信号のレベルに対応したディジタル値
の信号を出力するものであるが、Ａ／Ｄ変換回路自身の
ばらつきや周辺回路の影響，温度変化等により、アナロ
グ信号のレベルに対応するディジタル値が変動する。そ
のために、入力アナログ信号のＤＣレベルを変化させて
アナログ信号のレベルに対するディジタル値を常に一定
の値になるように、オフセット調整している。
にＡ／Ｄ変換回路が使用される。Ａ／Ｄ変換回路は、入
力されたアナログ信号のレベルに対応したディジタル値
の信号を出力するものであるが、Ａ／Ｄ変換回路自身の
ばらつきや周辺回路の影響，温度変化等により、アナロ
グ信号のレベルに対応するディジタル値が変動する。そ
のために、入力アナログ信号のＤＣレベルを変化させて
アナログ信号のレベルに対するディジタル値を常に一定
の値になるように、オフセット調整している。
以下に、従来のＡ／Ｄ変換回路のオフセット調整方法に
ついて説明する。
ついて説明する。
第２図は、従来のＡ／Ｄ変換回路周辺のブロック図を示
すものである。第２図において、２１はサンプル●ホー
ルド回路（以下、Ｓ／Ｈ回路と称す）、２２はオペアン
プ、２３はＡ／Ｄ変換回路、２４はボリュウムである。
すものである。第２図において、２１はサンプル●ホー
ルド回路（以下、Ｓ／Ｈ回路と称す）、２２はオペアン
プ、２３はＡ／Ｄ変換回路、２４はボリュウムである。
以下、その動作について説明する。
入力されたアナログ信号はＳ／Ｈ回路２１でサンプリン
グされた後、サンプリング時のレベルでホールドされる
。ホールドされたレベルはボルテージフォロワのオペア
ンプ２２を通して、Ａ／Ｄ変換回路２３に入力される。
グされた後、サンプリング時のレベルでホールドされる
。ホールドされたレベルはボルテージフォロワのオペア
ンプ２２を通して、Ａ／Ｄ変換回路２３に入力される。
Ａ／Ｄ変換回路２３では入力されたレベルに対応したデ
ィジタル値の信号が出力される。一方、オペアンブ２の
プラス（＋）側入力にはボリュウム２４により一定の電
圧が入力されており、ボリュウム２４を変化させること
により、オペアンプ２２の出力のＤＣレベルを変化させ
ることができ、Ｓ／Ｈ回路２１に入力されたアナログ信
号のＡ／Ｄ変換回路２３に入力されるレベルを変化でき
る。その結果、アナログ信号をディジタル信号に変換す
る際のＡ／Ｄ変換回路２３のばらつき，Ｓ／Ｈ回路２１
やオペアンプ２２の影響，温度変化等による入力アナロ
グ信号のレベルに対応するディジタル値の変動を、ボリ
ュウム４を変化させることによりなくすことができる。
ィジタル値の信号が出力される。一方、オペアンブ２の
プラス（＋）側入力にはボリュウム２４により一定の電
圧が入力されており、ボリュウム２４を変化させること
により、オペアンプ２２の出力のＤＣレベルを変化させ
ることができ、Ｓ／Ｈ回路２１に入力されたアナログ信
号のＡ／Ｄ変換回路２３に入力されるレベルを変化でき
る。その結果、アナログ信号をディジタル信号に変換す
る際のＡ／Ｄ変換回路２３のばらつき，Ｓ／Ｈ回路２１
やオペアンプ２２の影響，温度変化等による入力アナロ
グ信号のレベルに対応するディジタル値の変動を、ボリ
ュウム４を変化させることによりなくすことができる。
発明が解決しようとする課題
しかしながら、上記従来の方法では、Ａ／Ｄ変換回路を
構成するごとにボリュウムを変化させてオフセットの調
整を行う必要があり、また、時間とともに温度等の影響
でオフセットがずれてくる場合もあり、再度調整する必
要があるという課題を有していた。゛゜ 本発明は上記の課題を解決するもので、自動的にオフセ
ットの調整を行うＡ／Ｄ変換回路のオフセット調整方法
を提供することを目的とする。
構成するごとにボリュウムを変化させてオフセットの調
整を行う必要があり、また、時間とともに温度等の影響
でオフセットがずれてくる場合もあり、再度調整する必
要があるという課題を有していた。゛゜ 本発明は上記の課題を解決するもので、自動的にオフセ
ットの調整を行うＡ／Ｄ変換回路のオフセット調整方法
を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のＡ／Ｄ変換回路のオ
フセット調整方法は、Ａ／Ｄ変換回路のディジタル信号
出力をラッチするラッチ回路と、ラッチ回路からのディ
ジタル信号をアナログ信号に変換するディジタル●アナ
ログ変換回路（以下、Ｄ／Ａ変換回路と称す）とを備え
、Ｄ／Ａ変換回路の出力信号でＡ／Ｄ変換回路のオフセ
ット調整を行うものである。
フセット調整方法は、Ａ／Ｄ変換回路のディジタル信号
出力をラッチするラッチ回路と、ラッチ回路からのディ
ジタル信号をアナログ信号に変換するディジタル●アナ
ログ変換回路（以下、Ｄ／Ａ変換回路と称す）とを備え
、Ｄ／Ａ変換回路の出力信号でＡ／Ｄ変換回路のオフセ
ット調整を行うものである。
作用
本発明は、記録開始時に入力アナログ信号を一時的に無
入力状態にし、そのときのＡ／Ｄ変換回路のディジタル
信号出力をラッチし、このディジタル信号をアナログ信
号に変換して、Ａ／Ｄ変換回路のオフセット調整に用い
ることにより、自動的にＡ／Ｄ変換回路のオフセット調
整を行うことができる。
入力状態にし、そのときのＡ／Ｄ変換回路のディジタル
信号出力をラッチし、このディジタル信号をアナログ信
号に変換して、Ａ／Ｄ変換回路のオフセット調整に用い
ることにより、自動的にＡ／Ｄ変換回路のオフセット調
整を行うことができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるＡ／Ｄ変換回路周辺
のブロック図を示すものである。第１図において１１は
アナログスイッチ、１２はＳ／Ｈ回路、１３はオペアン
プ、１４はＡ／Ｄ変換回路、１５はラッチ回路、１６は
Ｄ／Ａ変換回路、１７は記録開始信号により一定時間幅
のパルス信号を出力するモノマルチ回路である。
のブロック図を示すものである。第１図において１１は
アナログスイッチ、１２はＳ／Ｈ回路、１３はオペアン
プ、１４はＡ／Ｄ変換回路、１５はラッチ回路、１６は
Ｄ／Ａ変換回路、１７は記録開始信号により一定時間幅
のパルス信号を出力するモノマルチ回路である。
以下、その動作について説明する。
入力されたアナログ信号はアナログスイッチ１１を通り
Ｓ／Ｈ回路１２でサンプリングされた後、一定レベルに
ホールドされる。ホールドされたレベルはボノレテージ
フォロワのオペアンプ１３を通してＡ／Ｄ変換回路１４
に入力される。Ａ／Ｄ変換回路１４では入力されたレベ
ルに対応したディジタル値の信号が出力される。
Ｓ／Ｈ回路１２でサンプリングされた後、一定レベルに
ホールドされる。ホールドされたレベルはボノレテージ
フォロワのオペアンプ１３を通してＡ／Ｄ変換回路１４
に入力される。Ａ／Ｄ変換回路１４では入力されたレベ
ルに対応したディジタル値の信号が出力される。
一方、記録開始信号がモノマルチ回路１７に入力される
と、一定時間幅のパルス信号が出力され、アナログスイ
ッチ１１とラッチ回路１５に入力される。アナログスイ
ッチ１１では、このバノレス申畠の期間、Ｓ／Ｈ回路１
２への出力をＯレベルに切り換える。その結果、Ａ／Ｄ
変換回路１４からはＯレベルに対応するディジタル値が
出力される。
と、一定時間幅のパルス信号が出力され、アナログスイ
ッチ１１とラッチ回路１５に入力される。アナログスイ
ッチ１１では、このバノレス申畠の期間、Ｓ／Ｈ回路１
２への出力をＯレベルに切り換える。その結果、Ａ／Ｄ
変換回路１４からはＯレベルに対応するディジタル値が
出力される。
このディジタル値はモノマルチ回路１７からの信号によ
りラッチ回路１５にラッチされる。そして、Ｄ／Ａ変換
回路１６に入力され、アナログ信号に変換され後、オペ
アンプｌ３のプラス（＋）側入力に入力され、出力のＤ
Ｃレベルを変化させる。このとき、Ａ／Ｄ変換器１４の
出力ディジタル値がプラス（＋）側の場合は、オペアン
プ１３の出力のＤＣレベルがマイナス（−）側に、出力
ディジタル値がマイナス（一）側の場合はオペアンプ１
３の出力のＤＣレベルがプラス（＋）側に変化するよう
に、Ｄ／Ａ変換回路１６の出力アナログ信号を制御する
ことにより、一・０レベルの入力信号に対応するディジ
タル値の出力信号を常に一定に保つことができる。その
結果、Ａ／Ｄ変換回路のばらつきやＳ／Ｈ回路、オペア
ンプ等の影響によるオフセットのずれをなくすことがで
き、また、記録開始時にオフセット調整を行うことによ
り、常に最適の状態でＡ／Ｄ変換動作を開始することが
できるとともに、それ以降のＡ／Ｄ変換動作に影響を与
えることがなく、通常のＡ／Ｄ変換動作を行うことがで
きる。
りラッチ回路１５にラッチされる。そして、Ｄ／Ａ変換
回路１６に入力され、アナログ信号に変換され後、オペ
アンプｌ３のプラス（＋）側入力に入力され、出力のＤ
Ｃレベルを変化させる。このとき、Ａ／Ｄ変換器１４の
出力ディジタル値がプラス（＋）側の場合は、オペアン
プ１３の出力のＤＣレベルがマイナス（−）側に、出力
ディジタル値がマイナス（一）側の場合はオペアンプ１
３の出力のＤＣレベルがプラス（＋）側に変化するよう
に、Ｄ／Ａ変換回路１６の出力アナログ信号を制御する
ことにより、一・０レベルの入力信号に対応するディジ
タル値の出力信号を常に一定に保つことができる。その
結果、Ａ／Ｄ変換回路のばらつきやＳ／Ｈ回路、オペア
ンプ等の影響によるオフセットのずれをなくすことがで
き、また、記録開始時にオフセット調整を行うことによ
り、常に最適の状態でＡ／Ｄ変換動作を開始することが
できるとともに、それ以降のＡ／Ｄ変換動作に影響を与
えることがなく、通常のＡ／Ｄ変換動作を行うことがで
きる。
発明の効果
以上のように本発明は、ラッチ回路とＤ／Ａ変換回路を
備え、記録開始時のみオフセット調整を行うことにより
、Ａ／Ｄ変換回路のばらつきや周辺回路、温度変化等の
影響を受けることなく、常に最適の状態でＡ／Ｄ変換を
行うことができる優れたＡ／Ｄ変換回路のオフセット調
整方法を実現でき、その効果は大なるものである。
備え、記録開始時のみオフセット調整を行うことにより
、Ａ／Ｄ変換回路のばらつきや周辺回路、温度変化等の
影響を受けることなく、常に最適の状態でＡ／Ｄ変換を
行うことができる優れたＡ／Ｄ変換回路のオフセット調
整方法を実現でき、その効果は大なるものである。
第１図は本発明の一実施例におけるＡ／Ｄ変換回路周辺
のブロック図、第２図は従来のＡ／Ｄ変換回路周辺のブ
ロック図である。 １４・・・Ａ／Ｄ変換回路、 １５・・・ラッチ回路
、１６・・・Ｄ／Ａ変換回路。
のブロック図、第２図は従来のＡ／Ｄ変換回路周辺のブ
ロック図である。 １４・・・Ａ／Ｄ変換回路、 １５・・・ラッチ回路
、１６・・・Ｄ／Ａ変換回路。
Claims (1)
- Ａ／Ｄ変換回路のディジタル信号出力をラッチするラッ
チ回路と、そのラッチ回路のディジタル信号出力をアナ
ログ信号に変換するＤ／Ａ変換回路とを備え、記録開始
時のみ前記ラッチ回路を動作させ、前記Ｄ／Ａ変換回路
の出力信号でＡ／Ｄ変換回路のオフセット調整を行うこ
とを特徴とするＡ／Ｄ変換回路のオフセット調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24370489A JPH03104418A (ja) | 1989-09-19 | 1989-09-19 | Ａ／ｄ変換回路のオフセット調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24370489A JPH03104418A (ja) | 1989-09-19 | 1989-09-19 | Ａ／ｄ変換回路のオフセット調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104418A true JPH03104418A (ja) | 1991-05-01 |
Family
ID=17107746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24370489A Pending JPH03104418A (ja) | 1989-09-19 | 1989-09-19 | Ａ／ｄ変換回路のオフセット調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104418A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2769772A1 (fr) * | 1997-10-09 | 1999-04-16 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique avec echantillonneur-bloqueur |
| US8009214B2 (en) * | 2007-06-13 | 2011-08-30 | Forza Silicon | Individual row calibration in an image sensor |
-
1989
- 1989-09-19 JP JP24370489A patent/JPH03104418A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2769772A1 (fr) * | 1997-10-09 | 1999-04-16 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique avec echantillonneur-bloqueur |
| EP0911976A1 (en) * | 1997-10-09 | 1999-04-28 | THOMSON multimedia | Analog/digital conversion device with sample-and-hold circuit |
| US8009214B2 (en) * | 2007-06-13 | 2011-08-30 | Forza Silicon | Individual row calibration in an image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU595990B2 (en) | Analogue to digital converter | |
| JP4074650B2 (ja) | オフセットエラー修正およびそれに同一のものを使用するシステムを用いるサンプル＆ホールド回路および方法 | |
| JPH05227034A (ja) | ディジタル・アナログ変換器 | |
| JPH03104418A (ja) | Ａ／ｄ変換回路のオフセット調整方法 | |
| JPH066630Y2 (ja) | Ｄ／ａコンバ−タの歪低減回路 | |
| JPH09298468A (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPS58147232A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ | |
| JP2751177B2 (ja) | ディジタル・アナログ変換装置 | |
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH0526909A (ja) | オフセツト自動調整回路 | |
| JPH0351812Y2 (ja) | ||
| JPH0555917A (ja) | Ａ／ｄコンバータ | |
| JPH04344715A (ja) | アナログデジタル変換器 | |
| JPH04340387A (ja) | 電動機の制御装置 | |
| JPH0419680Y2 (ja) | ||
| KR100238262B1 (ko) | 광디스크시스템에 있어서 디지탈 서보 제어회로 | |
| JP2534898Y2 (ja) | デジタルレベルメータ付き録音再生装置 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPH054349Y2 (ja) | ||
| SU1443010A1 (ru) | Функциональный преобразователь | |
| JPH02268009A (ja) | 直流オフセット補償回路を有するアナログ回路 | |
| JPH04243325A (ja) | デジタル機器の直流誤差補正回路 | |
| JPH0770154B2 (ja) | デジタル録音装置 | |
| JPS59191931A (ja) | アナログ・デイジタル変換装置 |