JPH03102976A - ノイズ低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ビデオ信号のノイズを低減する回路に関する
。

背景技術 ビデオ信号は、フレーム間の自己相関性が強い一方、ビ
デオ信号に含まれるノイズ成分は、一般にその自己相関
性がほとんどない点に着目してビデオ信号を時間的にフ
レーム周期ごとに平均することにより、信号戊分のエネ
ルギーをほとんど変化させず、ノイズ成分のエネルギー
のみを低下させるようにしたノイズ低減回路が公知とな
っている。

かかる従来のノイズ低減回路は、入力ビデオ信号と被混
合処理信号とを係数ｋに応じた混合比で混合する混合手
段を設け、この混合手段の出力をフレームメモリ等によ
って１フレーム期間だけ遅延して上記被混合処理信号と
して混合手段に供給し、この混合手段から出力されたビ
デオ信号を出力とする構成となっている。

かかる従来のノイズ低減回路の持つ本質的な問題として
、静止画像に対しては有効であるが、動画部分では残像
効果が発生する等の欠点がある。

そこで、動画部分を検出して係数ｋの値を変化させるよ
うにした回路も既に考案されている。

かかる従来の回路においては、ビデオ信号のディジタル
化を行なう際にビデオ信号のサンプリングをなすように
構成されており、解像度を向上させるためにサンプリン
グ周波数を高くするとメモリの容量が大になるという欠
点があった。

そこで、メモリに書き込まれるデータを所定個数おきに
間引いて出力するサブサンプリング手段と、メモリから
読み出されたデータの欠落を補間する補間手段とを設け
ることが考えられた。一方、補間手段としては２Ｈ前の
データによって欠落したデータを補間するいわゆる２Ｈ
補間をなす手段が知られており、補間手段としてこの２
Ｈ補間をなす手段を設けると、ノイズによる像が画面の
上から下に流れるような現象が生じる。

この現象は、メモリから読み出されたのち捕間手段によ
って補間されたデータが混合手段に供給され、この混合
手段の出力が再びメモリに書き込まれることによって生
じる現象であり、メモリから読み出されたデータのｍラ
イン目のデータ欠落期間においては必ずｍ−２ライン目
のデータが補間手段から出力されて混合手段を経てｍラ
イン目のデータとしてメモリに書き込まれるので、時間
方向に見ると、ｍ−２ライン目に含まれるノイズがｍラ
イン目、ｍ＋２ライン目、ｍ＋４ライン目・・・・・・
と順次下方に流れて行くように見えるのである。

発明の概要 ［発明の目的］ 本発明は、上記した点に鑑みてなされたものであって、
メモリの容量を大にすることなく解像度の向上を図るこ
とができると共にノイズによる像が画面の上から下に流
れるような現象を防止することができるノイズ低減回路
を提供することを目的とする。

〔発明の構戊］ 本発明によるノイズ低減回路は、入力ビデオ信号のサン
プリングを行なって得られたサンプル値を表わすデータ
に応じたディジタル化ビデオ信号を出力するアナログ・
ディジタル変換手段と、前記ディジタル化ビデオ信号と
被混合処理信号とを前記ディジタル化ビデオ信号と被混
合処理信号間の瞬時レベルの差に応じた混合比で混合す
る混合手段と、前記混合手段から順次出力されるデータ
を所定個数おきに間引いて出力するサブサンプリング手
段と、メモリと、前記サブサンプリング手段の出力を前
記メモリに順次書き込むと共にほぼ１フィールド期間の
Ｎ倍（Ｎは自然数）の明間だけ遅れたタイミングで順次
読み出すメモリ制御手段と、前記メモリから読み出され
たデータの欠落を補間して得たデータに応じた信号を前
記被混合処理信号として出力する補間手段とからなり、
前記補間手段は、補間の方向を所定期間おきに切換える
構成となっている。

［発明の作用］ かかる構成のノイズ低減回路によれば、ノイズ低減に使
用されているメモリに書き込まれるデータが所定個数お
きに間引かれるので、該メモリに格納されるデータの量
が少なくなる。また、該メモリから読み出されたデータ
が補間処理されるので、解像度が低下することはない。

また、補間の方向が所定期間おきに切換えられるので、
補間に用いられるデータが常に所定の方向に存在するデ
ータ欠落を補間するデータとしてメモリに書き込まれて
メモリ内を所定の方向に順次移動することはなく、補間
に用いられるデータに含まれているノイズによる像が画
面上を一方向に流れる現象が目立たなくなる。

実施例 以下、本発明の実施例につき添附図面を参照して詳細に
説明する。

第１図において、入力ビデオ信号は、Ａ／Ｄ（アナログ
・ディジタル）変換回路１及び同期分離回路２に供給さ
れる。Ａ／Ｄ変換回路１にはパルス発生回路（図示せず
）から例えばカラーサブキャリャの４倍の周波数のクロ
ツクパルスＣが供給されている。Ａ／Ｄ変換回路１にお
いては、クロックパルスＣによって入力ビデオ信号のサ
ンプリングがなされ、得られたサンプル値に応じたディ
ジタルデー夕が形成される。このＡ／Ｄ変換回路１１に
よって人カビデオ信号がディジタル化されて混合回路３
に供給される。

混合回路３において、Ａ／Ｄ変換回路１の出力は、減算
回路４，５に供給される。減算回路４には、メモリ１０
から読み出されたのち補間回路１１を経たビデオ信号が
供給される。このメモリ１０から読み出されたのち補間
回路１１を経たビデオ信号は、後述する如く混合回路３
から出力されたビデオ信号を１フィールド期間遅延して
得られる信号と同等の信号である。減算回路４において
は、Ａ／Ｄ変換回路１の出力から補間回路１１の出力が
差し引かれる。この減算回路４の出力は、非線形回路６
に供給される。非線形回路６は、例えば威算回路４の出
力がアドレス入力端子に供給され、かつ減算回路４の出
力（Ａ−Ｂ）によって指定される各番地には第２図に示
す如き人出力特性に対応するデータｋ　（Ａ−Ｂ）が予
め格納されているＲＯＭからなっている。

非線形回路６の出力データは、減算回路５に供給される
。減算回路５においては、Ａ／Ｄ変換回路１の出力デー
タから非線形回路６の出力データが差し引かれる。これ
ら減算回路４．５及び非線形回路６によって形成されて
いる混合回路３において、Ａ／Ｄ変換回路１から出力さ
れたビデオ信号と補間回路１１から出力されたビデオ信
号とを両信号の瞬時値間の差（動き）に応じた混合比で
混合して得られる信号が形成されて減算回路５から出力
される。すなわち、動きの大きいときはＡ／Ｄ変換回路
１から出力されたビデオ信号Ａを支配的にし、動きの小
さいときは補間回路１１から出力された１フィールド期
間前のビデオ信号Ｂをビデオ信号Ａに混合してノイズを
目立たなくしているのである。

減算回路５の出力は、出力端子ＯＵＴ及びサブサンプリ
ング回路９に供給される。サブサンプリング回路９は、
第３図に示す如く混合回路３から出力されたデータを１
個おきに間引いて出力する構成となっている。尚、第３
図において、○印は間引かれることなく伝送されるデー
タを示し、×印は間引かれることにより伝送されないデ
ータを示している。

サブサンプリング回路９から出力されたビデオ信号は、
メモリ１０に供給される。メモリ１０は、例えば１フィ
ールド分のビデオ信号を記憶し得る記憶容量を有してい
る。メモリ１０のアドレス制御等は、メモリ制御回路１
５によってなされる。

メモリ制御回路１５にはアドレス発生回路１６から出力
される書込アドレスデータ及び読出アドレスデータが供
給されている。

アドレス発生回路１６には、クロツク発生回路１７から
出力されたアドレスカウントクロック及び１フィールド
おきに反転するＴ形フリップフロップ２５の出力が供給
されている。アドレス発生回路１６は、アドレスカウン
トクロックによってカウントアップするカウンタを有し
、このカウンタの出力データを書込アドレスデータとし
て出力すると共に書込アドレスデータとほぼ１フィール
ドに対応する値だけ異なる読出アドレスデータを生成し
て出力する一方Ｔ形フリップフロツプ２５の出力によっ
て連続する２フィールドのうちの一方のフィールドにお
いては他方のフィールドに比して上記読出アドレスデー
タを２Ｈに対応する値だけ先行した値に変化させるよう
に構成されている。また、クロック発生回路１７は、ク
ロックバルスＣによってクロックバルスＣの１／２の周
波数のアドレスカウントクロック、書込クロック及び読
出クロツクを発生するように構成されており、このクロ
ック発生回路１７から出力された書込クロック及び読出
クロックは、メモリ制御回路１５に１共給されている。

メモリ制御回路１５は、書き込みクロックによってサブ
サンプリング回路９の出力データがメモリ１０の書込ア
ドレスデータにより指定されている番地に順次書き込ま
れ、読み出しクロックによってメモリ１０の続出アドレ
スデータにより指定されている番地に書き込まれている
データが順次読み出されるように制御する構或となって
いる。

このメモリ１０によってサブサンプリング回路９の出力
がほほ１フィールド期間だけ遅延される。

メモリ１０から読み出されたビデオ信号は、補間回路１
１における切換スイッチ２１の一方の入力端子に供給さ
れると共に遅延回路２２によって２Ｈ（２水平同期期間
）だけ遅延されたのち切換スイッチ２１の他方の入力端
子に供給される。切換スイッチ２１の制御入力端子には
排他的論理和ゲート２３の出力が供給されている。排他
的論理和ゲート２３の一方の入力端子には切換制御信号
発生回路２４の出力が供給されている。切換制御信号発
生回路２４は、例えば同期分離回路２からの垂直同期信
号Ｖ及びクロックバルスＣによってサブサンプリング回
路９によって間引かれたデータの存在期間に対応する期
間において高レベル信号をそれ以外の期間においては低
レベル信号を切換制御信号として出力する構成となって
いる。この切換制御信号発生回路２４としては例えばク
ロックバルスＣによってカウントアップしかつ垂直同朋
信号Ｖによってリセットされるカウンタと、このカウン
タの出力をアドレス入力としかつ上記切換制御信号のパ
ターンが予め格納されているＲＯＭとによって構成する
ことができる。

排他的論理和ゲート２３の他方の入力端子にはＴ形フリ
ップフロップ２５の出力が供給されている。Ｔ形フリッ
プフロップ２５のトリが入力端子には同期分離回路２か
らの垂直同期信号Ｖが供給されている。

切換スイッチ２１は、制御入力が高レベルになったとき
は遅延回路２２の出力を選択的に出力し、制御入力が低
レベルになったときはメモリ１０から読み出された信号
を選択的に出力するように構威されている。この切換ス
イッチ２１によってメモリ１０から読み出された信号又
は遅延回路２２の出力におけるデータの欠落の２Ｈ前の
データ又は２Ｈ後のデータによる補間がなされる。切換
スイッチ２１の出力は、減算回路２７及びハイバスフィ
ルタ２８に供給される。ハイバスフィルタ２８は、切換
スイッチ２１から出力されるビデオ信号に含まれる高城
成分である色信号成分を抽出するように構成されている
。このハイバスフィルタ２８の出力は、減算回路２７に
供給されると共にラッチ回路等からなる遅延回路２９に
よって１クロック期間だけ遅延されたのち加算回路３０
に供給される。

減算回路２７においては、切換スイッチ２１の出力から
ハイバスフィルタ２８の出力が差し引かれて輝度信号或
分が形成される。この減算回路２７の出力は、内挿回路
３１に供給される。内挿回路３１は、例えば２Ｈ前又は
２Ｈ後のデータによって補間されたデータをこの補間さ
れたデータの１クロツク前のデータ及び１クロック後の
データによって内挿する構或となっている。すなわち、
内挿回路３１は例えば２Ｈ前又は２Ｈ後のデータによっ
て補間されたデータを補間されたデータの１クロツク前
のデータ及び１クロック後のデータの各々の１／２のデ
ータの各々とを加算して得たデータに変換する。

内挿回路３１の出力は、加算回路３０に供給されて遅延
回路２９によって遅延された色信号成分と加算される。

遅延回路２９は、内挿回路３１における信号遅延時間を
補償するための回路であり、加算回路３０においては内
挿処理がなされた輝度信号成分とハイバスフィルタ２８
によって分離抽出された色信号成分とが加算合成されて
ビデオ信号が形成される。この加算回路３０の出力は、
被混合処理信号として混合回路１３に供給される。

以上の構成において、サブサンプリング回路９によって
混合回路１３の出力データは１個おきに間引かれてメモ
リ１０に供給され、メモリ１０には連続する２フィール
ドのうちの最初のフィールド及び２番目のフィールドに
おいてそれぞれ第４図（Ａ）及び同図（Ｂ）に示す如く
サブサンブリングされたデータがそのまま書き込まれる
。従って、メモリ１０の記憶容量は１フィールド分のデ
ータの１／２を記憶できる程度であればよいこととなる
。尚、第４図において、Ａｉ−Ｅｉ，Ａｔ〜Ｅｉ’　　
（ｉは自然数）は、伝送されるデータを示し、×は間引
かれたデータを示している。

このメモリ１０の読み出しアドレスデータは、アドレス
発生回路１６の作用によって連続する２フィールドのう
ちの一方のフィールドにおいては他方のフィールドに比
して２Ｈに対応する値だけ先行した値となるので、連続
する２フィールドのうちの例えば最初のフィールドにお
いては第５図（Ａ）に示す如く書き込まれたデータがそ
のまま読み出されるが、２番目のフィールドにおいては
同図（Ｂ）に示す如く３ライン目のデータから読み出さ
れることとなる。このようにメモリ１０から読み出され
たデータは、切換スイッチ２１の一方の入力端子に供給
されると共に遅延回路２２によって２Ｈだけ遅延された
のち切換スイッチ２１の他方の入力端子に供給される。

ここで、Ｔ形フリップフロツブ２５のクロック入力端子
には垂直同期信号Ｖが供給されているので、Ｔ形フリッ
プフロップ２５は１フィールドおきに反転することにな
る。このＴ形フリップフロップ２５の出力が他方の入力
端子に供給される排他的論理和ゲート２３は、Ｔ形フリ
ップフロップ２５の出力が高レベルのときは一方の入力
端子に供給される切換制御信号を反転するインバータと
して作用し、Ｔ形フリップフロップ２５の出力が低レベ
ルのときは一方の入力端子に供給される切換制御信号を
そのまま出力する。

また、排他的論理和ゲート２３の一方の入力端子に供給
されている切換制御信号は、サブサンプリング回路９に
よって間引かれたデータの存在期間に対応する期間にお
いて高レベルとなり、それ以外の期間においては低レベ
ルとなるパルスからなる信号であり、この切換制御信号
がＴ形フリップフロップ２５の出力に応じて１フィール
ド期間おきに反転されて排他的論理和ゲート２３から出
力される。従って、例えばＴ形フリップフ口ツプ２５の
出力が高レベルになったときにアドレス発生回路１６に
おいて読み出しアドレスデータが２Ｈだけ先行した値に
変化するようにすることにより、排他的論理和ゲート２
３の出力は、メモリ１０から読み出されたデータの存在
する期間においてのみ低レベルとなり、データ欠落部分
で高レベルになるようにすることができる。この排他的
論理和ゲート２３の出力が切換スイッチ２１の制御入力
端子に供給されているので、切換スイッチ２１の出力は
、連続する２フィールドのうちの最初のフィールドにお
いては第６図（Ａ）に示す如くなり、２番目のフィール
ドにおいては同図（Ｂ）に示す如くなる。尚、各フィー
ルドの最初の２Ｈすなわち第６図の上部２ラインに対応
する期間においては、遅延回路２２の出力を選択した場
合、直前のフィールドの最終２ラインのデータが得られ
ることになるが、これは意味のない補間であるためΔ印
で示している。この上部２ラインは、テレビジョンの有
効走査線範囲外であるので、視覚上の問題は生じない。

ここで、第６図における例えば３ライン目に着目する。

サブサンプリングされたデータのうち３ライン目に位置
していたデータには添字として３”が付加されている。

第６図（Ａ）に示す如く最初のフィールドにおいては、
１ライン目から補間されたデータＡＩＩＣ＋ｌＥＩ　・
・・と、本来の３ライン目のデータであるＢ３，Ｄ３・
・・とによって１つのラインが形成されている。すなわ
ち、最初のフィールドにおいては、補間された結果、ｍ
一２ラインのデータとｍラインのデータとによって１つ
のラインが形成される。

しかしながら、第６図（Ｂ）に示す如く２番目のフィー
ノレドにおいては、３ライン目のデータは、本来５ライ
ン目のデータであるＡ５，Ｃ５Ｅ５′・・・と、３ライ
ン目のデータであるＢ３Ｄ３′・・・とで１つのライン
が形成される。すなわち、２番目のフィールドにおいて
は、補間された結果、ｍ＋２ライン目のデータとｍライ
ン目のデータとで１つのラインが形或される。

この結果、１フィールド毎にｍ−２ライン目のデータと
ｍ＋２ライン目のデータとが交互に補間用のデータとし
て使用されることとなり、補間の方向が１フィールド期
間毎に切り換えられることとなる。このため、最初のフ
ィールドにおいてはメモリ１０から読み出されたデータ
のｍライン目のデータ欠落期間においてはｍ−２ライン
目のデータが補間回路１１から出力されて混合回路３を
経てｍライン目のデータとしてメモリ１０に書き込まれ
るが、２番目のフィールドにおいてはメモリ１０から読
み出されたデータのｍライン目のデータ欠落期間におい
てはｍ　＋　２ライン目のデータが補間回路１１から出
力されて混合回路３を経てｍライン目のデータとしてメ
モリ１０に書き込まれる。従って、最初のフィールドに
おいてｍライン目のデータとしてメモリに書き込まれた
ｍ−２ライン目のノイズが２番目のフィールドにおいて
直ちにｍ　＋　２ライン目のデータとしてメモリ１０に
書き込まれることはなく、ｍ−２ライン目のノイズが順
次下方に流れて行く現象が目立たなくなるのである。

また、ｍライン目のデータＤは、時間方向に積分すると
、次式で表わされる。

Ｄ−（１／４）（Ｄ　　　　＋２Ｄ　　＋Ｄ　　　　）
ｍ−２ｍｍ＋２ ・・・・・・（１） ここに、Ｄ　は、ｍライン目の本来のデータ、Ｄｍ ｍ−２は、ｍ−２ライン目のデータ、Ｄ　　　は、ｍ＋
２ ｍ　＋　２ライン目のデータである。

ｍ−２ライン目のデータのみによって補間を行なう従来
の方法による場合は、ｍライン目のデータＤは（１／２
）　　（Ｄ　　　　＋Ｄ　　）と表わされｍ−２ｍ るので、（１）式より従来の方法に比して上下のライン
の影響が少ないことが分る。従って、色のにじみや画像
のボケが２つのラインに同等に生じることがなく、色の
にじみや画像のボケを少なくすることができることとな
る。

尚、上記実施例においては、１フィールド期間おきに補
間の方向が切換えられるとしたが、異なる補間方向を混
在させるのであれば切換方法はどのようであってもよく
、例えば１フィールド期間経過後に補間方向の切換えを
行なったのち２フィルド期間経過後に補間方向の切換え
を行なうという切換制御を繰り返すようにしてもよい。

また、上記実施例においては補間回路は２Ｈ補間を行な
うように構成されていたが、混合回路の次段にＹ／Ｃ分
離回路を接続し、このＹ／Ｃ分離回路によって分離され
た色信号の位相を適当に反転させることにより１Ｈ補間
をなすようにすることが可能である。

発明の効果 以上詳述した如く本発明によるノイズ低減回路は、入力
ビデオ信号のサンプリングを行なって得られたサンプル
値を表わすデータに応じたディジタル化ビデオ信号を出
力するアナログ・ディジタル変換手段と、前記ディジタ
ル化ビデオ信号と被混合処理信号とを前記ディジタル化
ビデオ信号と被混合処理信号間の瞬時レベルの差に応じ
た混合比で混合する混合手段と、前記混合手段から順次
出力されるデータを所定個数おきに間引いて出力するサ
ブサンプリング手段と、メモリと、前記サブサンプリン
グ手段の出力を前記メモリに順次書き込むと共にほぼ１
フィールド期間のＮ倍（Ｎは自然数）の期間だけ遅れた
タイミングで順次読み出すメモリ制御手段と、前記メモ
リから読み出されたデータの欠落を前記読み出されたデ
ータのうちの少なくとも１つによって補間して得たデー
タに応じた信号を前記彼混合処理信号として出力する補
間手段とからなり、前記補間手段は、補間の方向を所定
期間おきに切換える構成となっている。

従って、本発明によるノイズ低減回路においては、間引
かれたデータがメモリに書き込まれると共に読み出され
、メモリから読み出されたデータの補間処理がなされる
ので、メモリの容量を大にすることなくサンプリング周
波数を高くすることができ、解像度の向上を図ることが
できるのである。また、それと共に補間の方向が所定期
間おきに切換えられるので、ノイズによる像が画面上を
一方向に流れる現象が目立たなくなるのである。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、非線形回路６の特性を示すグラフ、第３図は、サブ
サンプリング回路９の作用を示す図、第４図は、メモリ
１０に書き込まれたデータを示す図、第５図は、メモリ
１０から読み出されたデータを示す図、第６図は、切換
スイッチ２１の出力データを示す図である。 主要部分の符号の説明 ３・・・・・・混合回路 ９・・・・・・サブサンプリング回路 １０・・・・・・メモリ １１・・・・・・補間回路

Claims (2)

【特許請求の範囲】
1. （１）入力ビデオ信号のサンプリングを行なって得られ
   たサンプル値を表わすデータに応じたディジタル化ビデ
   オ信号を出力するアナログ・ディジタル変換手段と、前
   記ディジタル化ビデオ信号と被混合処理信号とを前記デ
   ィジタル化ビデオ信号と被混合処理信号間の瞬時レベル
   の差に応じた混合比で混合する混合手段と、前記混合手
   段から順次出力されるデータを所定個数おきに間引いて
   出力するサブサンプリング手段と、メモリと、前記サブ
   サンプリング手段の出力を前記メモリに順次書き込むと
   共にほぼ１フィールド期間のＮ倍（Ｎは自然数）の期間
   だけ遅れたタイミングで順次読み出すメモリ制御手段と
   、前記メモリから読み出されたデータの欠落を補間して
   得たデータに応じた信号を前記被混合処理信号として出
   力する補間手段とからなり、前記補間手段は、補間の方
   向を所定期間おきに切換えることを特徴とするノイズ低
   減回路。
2. （２）前記所定期間は、Ｎ（Ｎは自然数）フィールド期
   間であることを特徴とする請求項１記載のノイズ低減回
   路。