JPS6025190Y2 - テレビジョンの標準方式変換装置の内插回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、インクレースされたテレビジョン（以下ＴＶ
と略記する）信号の走査線方式変換において、より高精
細な変換画像を得ることの出来る標準方式変換装置の内
挿回路に関するものである。

従来、標準方式の異なるＴＶ信号相互間の変換の方法と
して種々の方式が提案されている。

走査線数の異なる１方のＴＶ信号から他方のＴＶ信号に
変換する場合には、当然、入力のあるラインの画面上の
位置と変換されるべき出力画像の走査線の位置とは１対
１に対応しない。

このため、従来、出力側のあるライン位置の信号をつく
る場合、入力信号の２本以上のライン情報を用いて、出
力の該当するライン位置の信号を内挿により合皮する方
法をとっている。

この場合、出力のある一定のライン信号をつくる場合、
それを合皮するための入力のライン情報として、時間的
に連続した複数本のライン（すなわち同一フィールド内
の連続するライン）を用いて出力ラインを合皮する方法
が一般的である。

第１図にこの概念図を示す。

即ち、出力ライン番号ｍの信号は、入力信号のライン番
号ｎとｎ十１の情報がそれぞれ７５％、２５％の割合で
合皮されたものである。

これは同一フィールド内のライン情報を用いて出力のラ
イン情報を合皮するものである。

一方、ＴＶ信号はフィールド毎にラインがインクレース
されているから、画像を１フレ一ム単位で考えれば、例
えば第１図のラインｎ、ｎ＋ｌ、ｎ＋２．・・・のそれ
ぞれのラインの中間位置には、隣のフィールドのライン
がインクレースされている。

従って、前記出力ラインを合皮する場合この位置的に隣
接したライン情報を用いた方が、サンプル間隔が１７２
となるからより精細な内挿、すなわち、より忠実な内挿
が出来ることは、サンプリング定理の教えるところであ
る。

この原理を応用した走査変換方式が提案されており、そ
れを第２図に示す。

例えば出力ラインのｍ番目の信号は入力信号の第にフィ
ールドのラインｎと隣接フィールドの第に＋１フイール
ドのラインｎ′より合皮される。

しかしながら、この場合、画像が静止画像の場合は全く
問題ないが、動画像の場合には、内挿比率によって変換
画像がくさび形の歪を生じ、非常にみにくい出力画像と
なることがさけられない。

第３図はこの様子を示したものである。

すなわち画面上垂直方向の１本の直線が右方向に移動し
ている映像を考える。

Ｆ１９ Ｆ２はそれぞれ時間ｔ□？ ｔ２における直線
の位置である。

いまこの画像を走査線変換するために、同図のように第
１および第２フイールドの各１個の信号から出力ライン
を直線内挿により合皮する場合を考える。

同図から明かなように、もともと直線であったものが内
挿の結果、横方向の内挿重心位置が直線とはならず、み
かけ上まがって見えることとなり、変換画像に大きい歪
を生じ、実用にはならない。

従来は、この欠点をさけるために、内挿比を一定（５０
％：５０％）として来た。

しかしながら、この方法では、当然内挿誤差が最大５０
％となり、特に鮮鋭な画像の場合に、そのりんかく部分
、特にななめの線にはっきりと誤差が生じ、ギザギザの
管段状画像となる。

本考案はこれらの欠点を解決するため、静止画部分では
２つのフィールドの複数個の情報を用い、動画部分では
１フイールド内における情報のみを用いてライン内挿を
おこない、静止画部分と動画部分とで全く異なる内挿方
式を適用したもので、従来の欠点を完全に除去すること
ができるＴＶ標準方式変換装置の内挿回路を提供するも
のである。

第４図は本考案の原理を示す概念図である。

同図に於いて、Ｆｌ、Ｆ２は夫々１フイ一ルド分の遅延
時間を持った遅延素子、ＤＩＦは２つの入力信号を比較
して両者の差を計算する比較演算手段、ＩＤＴは入力信
号のレベルがある一定のスレシホールドを越えているか
否かを識別する検出手段である。

また、ＳＷは入力信号をふりわけるためのスイッチ手段
、Σは複数の入力信号を合皮する加算手段であり、Ｌｌ
ｌ、 Ｌ１１’、 ＬＩ２は第５図にその構成を示す如
き公知のライン内挿手段であり、ＦＩも公知のフィール
ド内挿手段である。

また、第５図ａはライン内挿手段Ｌ１１の、第５図すは
ライン内挿手段ＬＩ２の一構成例を、さらに第５図Ｃは
ライン内挿手段Ｌｌ□の他の構成例を示す図であって、
Ｈは１ライン分の遅延素子、ｋ、１−に、ｌ。

ｍ、ｎ、は入力信号をそのに、１−に＊Ｌｍあるいはｎ
倍する乗算手段、Σ′は合皮用の加算手段である。

入力信号は遅延素子Ｆ□およびＦ２を通過するたびに１
フイ一ルド分の遅延が与えられる。

従って２つの遅延素子Ｆ□９ Ｆ２を通過した信号は１
フレ一ム分の遅延が与えられ、これが比較演算手段ＤＩ
Ｆにおいて入力信号と比較され、その差が計算される。

この演算結果は次の検出手段ＩＤＴによりある一定のス
レシホールドを越えたか否かが識別され、そのスレシホ
ールドをこえた時間の間だけその出力が１となる。

この出力が１となっている時間の画素が入力画像の動画
部分と判定され、他の画素は静止画部分と判定される。

一方、遅延素子Ｆ１を通った信号と入力信号は、前記検
出手段ＩＤＴの出力に従って動作するスイッチＳＷによ
り、動画部分と判定された画素と静止画部分と判定され
た画素にふりわけられる。

動画部分の画素は、ライン内挿手段Ｌ１１とＬＩ□′に
よってフィールド内のライン内挿（位置内挿）をおこな
う。

これに用いられる技術は従来のＴＶ方式変換におけるラ
イン内挿と同様と考えてさしつかえない。

ライン内挿手段Ｌ１１． ＬＩ、’およびＬＩ２の構成
は第５図にその例を示す。

例えば第５図ａはライン内挿手段Ｌｌ□、 Ｌ１１’の
一例を示すものであって、入力信号は、遅延素子Ｈによ
って１ライン遅延した信号と非遅延信号を、それぞれ乗
算手段に、１−ｋによってに倍、１−に倍して加算手段
Σ′によって加算する。

したがって、入力レベルが一定ならば出力も同レベルが
不変に保たれる。

本例は、２本のラインから出力ラインを合皮するもので
あるが、３本以上をつかった例も勿論前えられ、第５図
Ｃにその例を示す。

さて、ライン内挿手段ＬＩ、、 Ｌ１□′により、フィ
ールド内ライン内挿した出力は次にフィールド内挿手段
Ｆｌにおいてフィールド内挿（動き内挿）をおこなう。

これも従来技術である。一方静止画部分と判定されて、
分離された画素は第５図すに示すライン内挿手段ＬＩ２
においてフレーム内ライン内挿される。

すなわち遅延素子Ｆ１による１フイ一ルド遅延信号と非
遅延信号は位置的に隣接ラインを構成するから、これら
の情報を用いて前述の精細内挿をおこなう。

これにより静止画部分は従来の２倍の垂直解像度（帯域
）を得ることができる。

このようにして、動画部分、静止画部分の各々が別々に
内挿された信号を加算手段Σにおいて合成すれば、完全
な１枚の画像（フィールド）が得られる。

なお、静止画部分については、時間的に信号内容が変換
しないから動き内挿は不要であり、これによっても、従
来、静止画といえども一様にフィールド内挿演算をやっ
ていた結果、演算による誤差によるＳ／Ｎ劣化がさけら
れなかったものが、本発明によれ１ばこれを防ぐことが
できる。

以上の説明からもわかるように、従来のフレーム内ライ
ン内挿方式では、動画部分に対し、くし形内挿誤りを生
ずるため止むをえず内挿比率を１／２固定としてくし形
ひずみを防止していたが、内挿比率を１７２固定とした
ため、エツジ部分のライン内挿不完全のために生ずるギ
ザギザを生じていたのに対し、本考案では、動画部分は
、フィールド内ライン内挿を用い、内挿比率も任意にえ
らぶことができ、したがって、最適内挿係数を用いるこ
とができるため、内挿誤差を最小にでき、出力画像品質
を画期的に改善できる。

動画部分に対するライン内挿は、従来と同じフィールド
内ライン内挿方式を用いているため、垂直方向の解像度
は従来と変化ないが、人間の目が動き画像に対し比較的
感度が低いことから、動き画像に対するフィールド内ラ
イン内挿は視覚的にほとんど解像度の低下を感じない。

また、本考案では、出力の動き画像が最大２フイールド
の画像により構成されることとなるため、従来の３フィ
ールド画像が重畳脅威される場合に比較して、動き画像
のボケを少くできる。

第６図は本考案の１実施例を示すブロック図である。

入力ＴＶ信号は、同期分離回路５ＹＳＥＰにおいて同期
信号が分離されたのち、クロックパルス発生ＩＰＣＩに
おいて、入力側メモリへの書込みまでに必要な各種のタ
イミングパルス、制御パルスを発生する。

それらは、それぞれアナログ・ディジタル変換回路（以
下Ａ−Ｄ変換回路）Ａ／Ｄ、バッファメモリＢＦＭ、フ
ィールドメモリＦＭ１〜ＦＭ３へ供給される。

一方、入力信号はＡ−り変換回路Ａ／Ｄにおいて、アナ
ログ信号からディジタル変換され、８ビツトの並列ＰＣ
Ｍ符号に変換される。

サンプル速度はＴＶ信号の最高周波数の２倍以上にとら
れることが多いが、本例では１２ＭＨｚとしている。

１２ＭＨｚ８ビットのＰＣＭ符号は次にバッファメモリ
ＢＦＭにおいて、直列並列変換されたのちフィールドメ
モリＦＭＩ、ＦＭ２゜ＦＭ３に順次書込まれる。

バッファメモリＢＦＭは直列並列変換の他、一般に入力
タイミングと出力タイミングは独立であるため入力タイ
ミングと出力タイミングの整合をとり、フィールドメモ
リＦＭ１〜ＦＭ３への書きこみ・読み出しを規則正しく
行なうためのバッファメモリとしての役目ももっている
。

フィールドメモリＦＭｌ〜ＦＭ３は原理説明では２フィ
ールド分の遅延として説明したが、ディジタル符号の場
合は勿論遅延線でなくても、一般のＩＣ等によるディジ
タルメモリでも全く差支えない。

また原理説明では２フィールド分のメモリとして説明し
たが、一般に方式変換では、入力信号の同期と出力信号
の同期は全く独立な関係にあり、入力のフィールドの終
りが出力のフィールドの始まりとなることもある。

したがって、３フイ一ルド分のメモリをもっていないと
１フレーム差のレベル演算ができなくなるので、最低３
フイールドのメモリが必要である。

書きこまれたデータは出力側同期基準により読み出され
るが、読み出しは３フイ一ルド並列に読み出され、各信
号処理に使用される。

読みだされたＰＣＭ信号は、並列直列変換回路Ｐ／Ｓで
変換されて、もとの１２ＭＨ２８ビットの直列ＰＣＭ信
号とされたのち、切替回路Ｓ１において、動き検出回路
ＭＯＶ ＤＥＴへ常に比較すべきフレーム差信号が送ら
れるように選択され、同時にライン内挿回路Ｌｌ、、
Ｌ１１’、 Ｌ１２への信号の選択がされる。

この動き検出回路ＭＯＶＤＥＴは原理的には第４図に示
す比較演算手段ＤＩＦと検出手段ＩＤＴとの合皮によっ
て得られる。

ここでＬｌ、、 ＬＩ□′はフィールド内ライン内挿、
ＬＩ２はフレーム内ライン内挿を行なうライン内挿回路
である。

フィールド内ライン内挿を行なった出力は次にフィール
ド内挿回路Ｆｌによりフィールド内挿（動き内挿）をお
こなって、動きのなめらかさを改善したのち切替回路Ｓ
２で、動き検出回路ＭＯＶＤＥＴの出力により、動画部
分と静止画部分の信号をそれぞれ切替選択して完全なフ
ィールド信号とする。

このフィールド信号はディジタル・アナログ変換回路Ｄ
／Ａによりアナログ信号に復元され、同時に出力側同期
等が付加されて、複合ＴＶ信号として出力が得られる。

この出力側同期等はクロックパルス発生器ＣＰＧ ２の
発生する出力側のタイミングパルス等によって付加され
るものである。

尚、原理説明の項ではライン内挿の前で動き部分と静止
部分に分離され、それぞれ内挿された後台威されるよう
に説明したが、本例では、ライン内挿は動・静の区別な
〈実施し、内挿後動・静部分の選択切替をおこなってい
るが、これはどちらでも全く差しつかえない。

以上の説明で明かなように、本考案による内挿回路は動
画部分、静止画部分にそれぞれ最適な内挿方式を適用し
ているため、従来の欠点を除去し、動画部分のくさび形
ひずみ、エツジ部分のギザギザを大幅に改善した高品質
の出力画像が得られる。

なお、実施例はディジタル方式による信号処理について
説明したが、勿論、アナログ方式等の場合にもそのまま
適用できることは明かである。

【図面の簡単な説明】

第１図および第２図は走査変換方式の概念を説明するた
めの図、第３図はくさび形歪の発生を説明するための図
、第４図は本考案の原理を説明するためのブロック図、
第５図はそのライン内挿手段の構成例を示すブロック図
、第６図は本考案の一実施例を示すブロック図である。 Ａ／Ｄ・・・・・・アナログ・ディジタル変換回路、Ｂ
ＦＭ・・・・・・バッファメモリ、ＦＭ１〜ＦＭ３・・
・・・・フィールドメモリ、Ｐ／Ｓ・・・・・・並列直
列変換回路、Ｓｌ、Ｓ２・・・・・・切替回路、Ｌｌｌ
、 Ｌｌよ’、 Ｌｌ２・・・・・、ライン内挿回路、
ＦＩ・・・・・・フィールド内挿回路、Ｄ／Ａ・・・・
・・ディジタル；アナログ変換回路、ＭＯＶＤＥＴ・・
・・・・動き検出回路。

Claims (1)

【実用新案登録請求の範囲】
1. 異なる走査形式を有する２つのテレビジョン方式におけ
   る一方のテレビジョン信号を他方のテレビジョン信号に
   変換するテレビジョンの標準方式変換装置の内挿回路に
   おいて、被変換入力テレビジョン信号の少なくとも１フ
   レーム（２フイールド）分以上を記憶する記憶部と、該
   記憶部から並列に読み出して各画素のフレーム間差を計
   算する比較演算部と、該比較演算部の出力が一定の値を
   越えた場合その画素を動画部分に他の画素を静止画部分
   と判定する判定部と、該判定部の出力によって前記記憶
   部の信号を動画部分と静止画部分とに切換える切換部と
   、前記動画部分の信号に対して１フイールド内のみのラ
   イン情報を用いて任意の内挿比率にてライン内挿する第
   １のライン内挿部と、該第１のライン内挿部の出力をフ
   ィールド内挿するフィールド内挿部と、前記静止画部分
   の信号に対してインターレースされた２ｂのフィールド
   の複数個のライン情報を用いて任意の内挿比率にてライ
   ン内挿する第２のライン内挿部と、前記フィールド内挿
   部と前記第２のライン内挿部の出力を加算してそれぞれ
   の出力のフィールドのラインを合皮する加算部とから威
   り、被変換入力テレビジョン信号から高精度の変換画像
   を得ることを特徴とするテレビジョンの標準方式変換装
   置の内挿回路。