JP2512224B2 - ノイズ低減装置 - Google Patents
ノイズ低減装置Info
- Publication number
- JP2512224B2 JP2512224B2 JP2269105A JP26910590A JP2512224B2 JP 2512224 B2 JP2512224 B2 JP 2512224B2 JP 2269105 A JP2269105 A JP 2269105A JP 26910590 A JP26910590 A JP 26910590A JP 2512224 B2 JP2512224 B2 JP 2512224B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- subtractor
- noise
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は家庭用VTRなどに搭載されているノイズ低減
装置（ノイズリデューサ）に関するものである。
装置（ノイズリデューサ）に関するものである。
従来の技術 近年、ビデオテープレコーダには再生時のノイズを低
減するためのノイズリデューサが搭載されるようになっ
てきている。従来のノイズリデューサの信号処理方式を
以下に説明する。
減するためのノイズリデューサが搭載されるようになっ
てきている。従来のノイズリデューサの信号処理方式を
以下に説明する。
ノイズリデューサとは、映像信号がフィールドまたは
フレーム間で強い相関があるのに対し、ノイズは無相関
であることを利用するもので、１フィールドまたは１フ
レーム前の信号との加重平均をとることにより、ノイズ
低減を図る。
フレーム間で強い相関があるのに対し、ノイズは無相関
であることを利用するもので、１フィールドまたは１フ
レーム前の信号との加重平均をとることにより、ノイズ
低減を図る。
フィールド巡回型ノイズリデューサの一般的な構成は
次式で表わされる。
次式で表わされる。
yn＝（１−ｋ）xn＋kyn-1 ＝xn−ｋ（xn−yn-1） ただし、０≦ｋ≦１ xn:入力信号 yn-1:フィールドメモリ出力信号 yn:出力信号 上式の構成をブロック図で表わすと第５図のようにな
る。第１の減算器21では入力映像信号からフィールドメ
モリ22の出力信号を減算し、フィールド差信号を得る。
る。第１の減算器21では入力映像信号からフィールドメ
モリ22の出力信号を減算し、フィールド差信号を得る。
非線形処理部23は上式のｋとフィールド差信号（xn−
yn-1）との乗算を行うものであり、その入出力特性の一
例を第３図に示す。入力であるフィールド差信号に対し
て、ここではフィールド差信号が小さい（静止画に近
い）ときは図中に示されるｋ（＝b/a）を0.5前後の値に
して、１フィールド前の信号との平均をとるようにし、
フィールド差信号が大きく（動きが大きく）なるにつれ
てｋを０に近づけて現在の信号の重みを増すような非線
形処理を施す。この非線形処理部23の出力信号を第２の
減算器24において入力映像信号から減算してノイズを低
減するというものである。非線形処理部23の出力は、見
方を変えれば抽出されたノイズと見なすこともできる。
yn-1）との乗算を行うものであり、その入出力特性の一
例を第３図に示す。入力であるフィールド差信号に対し
て、ここではフィールド差信号が小さい（静止画に近
い）ときは図中に示されるｋ（＝b/a）を0.5前後の値に
して、１フィールド前の信号との平均をとるようにし、
フィールド差信号が大きく（動きが大きく）なるにつれ
てｋを０に近づけて現在の信号の重みを増すような非線
形処理を施す。この非線形処理部23の出力信号を第２の
減算器24において入力映像信号から減算してノイズを低
減するというものである。非線形処理部23の出力は、見
方を変えれば抽出されたノイズと見なすこともできる。
発明が解決しようとする課題 しかしながら上記のような従来のノイズリデューサで
は、１画素ずつ単独に上記の処理を行うため、小さい動
きに対しては信号とノイズとの区別がつきにくく、残像
を発生しやすいという課題を有していた。
は、１画素ずつ単独に上記の処理を行うため、小さい動
きに対しては信号とノイズとの区別がつきにくく、残像
を発生しやすいという課題を有していた。
これに対して、直行変換のひとつであるアダマール変
換をフィールドまたはフレーム差信号に適用して画像の
特徴抽出を行い、ノイズの分離を比較的容易にしたノイ
ズリデューサが提案されている（例えばテレビジョン学
会誌 Vol.37,No.12,1983）。
換をフィールドまたはフレーム差信号に適用して画像の
特徴抽出を行い、ノイズの分離を比較的容易にしたノイ
ズリデューサが提案されている（例えばテレビジョン学
会誌 Vol.37,No.12,1983）。
この種のノイズリデューサの原理を第４図（Ａ）およ
び第６図を用いて簡単に述べる。第６図は２次元アダマ
ール変換を用いたノイズリデューサのブロック図を示し
ている。第４図（Ａ）は第６図中の〜で示される部
分のデータの様子を表すものである。クロックはこのシ
ステムの基本クロック信号である。第１の減算器31は、
入力映像信号からフィールドまたはフレームメモリ32の
出力を減算し、フィールドまたはフレーム差信号を出力
する（）。1H（H:水平走査期間）遅延素子39は第１の
減算器31の出力を1H遅延する（）。アダマール変換器
33は第１の減算器31の出力と1H遅延素子39の出力か
ら、第２図に示すような複数のサンプル点よりなるブロ
ックを形成し、s,t…のようにアダマール変換する
（）。非線形処理部34は各変換成分に第３図のような
非線形処理を施してノズル分を抽出し、S,T,…（）と
する。アダマール逆変換器35は非線形処理部34の出力
を逆変換し、もとのブロックの各々のサンプル点に対応
する抽出ノイズとする（，）。アダマール逆変換器
35の出力のうちは直接、は1H遅延素子37を介して切
替スイッチ42から選択出力される。切替スイッチ42は1H
おきにアダマール逆変換器35と1H遅延素子37の出力を選
択し、第２の減算器36に出力する。第２の減算器36にお
いて抽出ノイズを入力信号から減算してノイズ低減を行
う。
び第６図を用いて簡単に述べる。第６図は２次元アダマ
ール変換を用いたノイズリデューサのブロック図を示し
ている。第４図（Ａ）は第６図中の〜で示される部
分のデータの様子を表すものである。クロックはこのシ
ステムの基本クロック信号である。第１の減算器31は、
入力映像信号からフィールドまたはフレームメモリ32の
出力を減算し、フィールドまたはフレーム差信号を出力
する（）。1H（H:水平走査期間）遅延素子39は第１の
減算器31の出力を1H遅延する（）。アダマール変換器
33は第１の減算器31の出力と1H遅延素子39の出力か
ら、第２図に示すような複数のサンプル点よりなるブロ
ックを形成し、s,t…のようにアダマール変換する
（）。非線形処理部34は各変換成分に第３図のような
非線形処理を施してノズル分を抽出し、S,T,…（）と
する。アダマール逆変換器35は非線形処理部34の出力
を逆変換し、もとのブロックの各々のサンプル点に対応
する抽出ノイズとする（，）。アダマール逆変換器
35の出力のうちは直接、は1H遅延素子37を介して切
替スイッチ42から選択出力される。切替スイッチ42は1H
おきにアダマール逆変換器35と1H遅延素子37の出力を選
択し、第２の減算器36に出力する。第２の減算器36にお
いて抽出ノイズを入力信号から減算してノイズ低減を行
う。
ブロック内の各サンプル点はアダマール変換されるこ
とによって、信号は一部の変換成分に集中し、ノイズは
各成分に均等に振り分けられると考えられるので、信号
とノイズの値の差が大きくなって区別が容易になる。こ
のため、残像の発生が少ないノイズリデューサを構成で
きる。
とによって、信号は一部の変換成分に集中し、ノイズは
各成分に均等に振り分けられると考えられるので、信号
とノイズの値の差が大きくなって区別が容易になる。こ
のため、残像の発生が少ないノイズリデューサを構成で
きる。
しかし、上記ノイズリデューサではサンプル点が重複
しないようにブロックをとると、どうしてもブロックの
境界においてデータの不連続、いわゆるブロック歪を生
じ易くなる。第４図（Ａ）を用いて説明すると、図中で
破線で示したブロックの境界であるが、各ブロック間に
重複するデータがないため、このブロックの境界は目に
つき易い。なお、変換する際にデータを重複するように
とると、逆変換されたデータも重複しているため、デー
タ同士を平均化するような処理が必要になり、回路規模
が増えてしまう。
しないようにブロックをとると、どうしてもブロックの
境界においてデータの不連続、いわゆるブロック歪を生
じ易くなる。第４図（Ａ）を用いて説明すると、図中で
破線で示したブロックの境界であるが、各ブロック間に
重複するデータがないため、このブロックの境界は目に
つき易い。なお、変換する際にデータを重複するように
とると、逆変換されたデータも重複しているため、デー
タ同士を平均化するような処理が必要になり、回路規模
が増えてしまう。
また、第６図からわかるように、アダマール変換器33
の前とアダマール逆変換器35の後にそれぞれ1H遅延素子
37および39が必要になる。その上、アダマール逆変換器
35によって求めた抽出ノイズの入力映像信号とのタイミ
ングを合わせるために、第２の減算器36の前にも1H遅延
素子38が必要なので、システム全体で計３本必要にな
り、これも回路規模の増大を招く。
の前とアダマール逆変換器35の後にそれぞれ1H遅延素子
37および39が必要になる。その上、アダマール逆変換器
35によって求めた抽出ノイズの入力映像信号とのタイミ
ングを合わせるために、第２の減算器36の前にも1H遅延
素子38が必要なので、システム全体で計３本必要にな
り、これも回路規模の増大を招く。
本発明は上記従来の問題点を解決するもので、残像発
生が少なく、かつ、ブロック歪を抑えたノイズリデュー
サを提供することを目的とする。さらに、回路規模の増
大を最小限に抑えることも目的とする。
生が少なく、かつ、ブロック歪を抑えたノイズリデュー
サを提供することを目的とする。さらに、回路規模の増
大を最小限に抑えることも目的とする。
課題を解決するための手段 この目的を達成するために本発明のノイズ低減装置
は、映像信号を遅延させる遅延手段と、入力映像信号か
ら前記遅延手段の出力信号を減算する第１の減算器と、
前記第１の減算器の出力信号から、複数の要素で構成さ
れる信号ブロックを形成する信号ブロック形成手段と、
前記信号ブロックを特徴成分に変換する変換手段と、前
記変換手段を出力信号を非線形処理する非線形処理部
と、前記非線形処理部の出力信号より、前記信号ブロッ
クの１要素のみを求める逆変換手段と、前記入力映像信
号から前記逆変換手段の出力を減算して前記遅延手段へ
の入力信号とする第２の減算器とを備えている。
は、映像信号を遅延させる遅延手段と、入力映像信号か
ら前記遅延手段の出力信号を減算する第１の減算器と、
前記第１の減算器の出力信号から、複数の要素で構成さ
れる信号ブロックを形成する信号ブロック形成手段と、
前記信号ブロックを特徴成分に変換する変換手段と、前
記変換手段を出力信号を非線形処理する非線形処理部
と、前記非線形処理部の出力信号より、前記信号ブロッ
クの１要素のみを求める逆変換手段と、前記入力映像信
号から前記逆変換手段の出力を減算して前記遅延手段へ
の入力信号とする第２の減算器とを備えている。
作用 本発明は上記した構成により、ブロックを１画素ずつ
水平方向にずらして順次変換，逆変換を行うことによ
り、ブロック歪を目立ちにくくする。また、遅延素子の
本数の削減を可能にし、ハードウェアを軽減する効果も
ある。
水平方向にずらして順次変換，逆変換を行うことによ
り、ブロック歪を目立ちにくくする。また、遅延素子の
本数の削減を可能にし、ハードウェアを軽減する効果も
ある。
実施例 以下、本発明の実施例であるノイズリデューサについ
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第１図は本発明の一実施例であるノイズリデューサの
ブロック図を示すものである。また、第４図（Ｂ）は第
１図の〜の部分のデータの様子を表したものであ
る。
ブロック図を示すものである。また、第４図（Ｂ）は第
１図の〜の部分のデータの様子を表したものであ
る。
第１の減算器１で入力映像信号からフィールドメモリ
２の出力を減算して得られたフィールド差信号は1H遅延
素子３およびアダマール変換器４に入力される（）。
アダマール変換器４では、第１の減算器１の出力のフィ
ールド差信号と、1H遅延素子３でそれを1H遅延させた
信号より第２図のようにブロックを構成し、２×４次
の２次元アダマール変換が施される。その変換式は、 Ｆ＝H2・Ｘ・H4 …（１） と表される。ただし、Ｆはアダマール変換成分、Ｘは第
２図に示されるブロック、H2,H4はそれぞれ２次および
４次のアダマール行列であり、次式で表される。
２の出力を減算して得られたフィールド差信号は1H遅延
素子３およびアダマール変換器４に入力される（）。
アダマール変換器４では、第１の減算器１の出力のフィ
ールド差信号と、1H遅延素子３でそれを1H遅延させた
信号より第２図のようにブロックを構成し、２×４次
の２次元アダマール変換が施される。その変換式は、 Ｆ＝H2・Ｘ・H4 …（１） と表される。ただし、Ｆはアダマール変換成分、Ｘは第
２図に示されるブロック、H2,H4はそれぞれ２次および
４次のアダマール行列であり、次式で表される。
アダマール変換された信号F00〜F13は各々 F00:2次元低周波成分 F01〜F03:水平方向高周波成分 F10:垂直方向高周波成分 F11〜F13:斜め方向成分 を表す。フィールド差信号はこのうちの少なくとも１つ
に集中する。例えば、フィールド間で横方向の動きがあ
るような部分を変換すればF00〜F03成分に集中するし、
縦方向に動きがあればF00とF10成分に集中する。これに
対し、ノイズはフィールド間の相関がなく、全ての成分
に均等に分かれるので信号とノイズとの区別が容易にな
る。
に集中する。例えば、フィールド間で横方向の動きがあ
るような部分を変換すればF00〜F03成分に集中するし、
縦方向に動きがあればF00とF10成分に集中する。これに
対し、ノイズはフィールド間の相関がなく、全ての成分
に均等に分かれるので信号とノイズとの区別が容易にな
る。
変換された信号Ｆ（）は、非線形処理部５で第３図
に示されるような入出力特性に従って非線形処理され出
力は抽出されたノイズとなる（）。
に示されるような入出力特性に従って非線形処理され出
力は抽出されたノイズとなる（）。
非線形処理部５の出力信号は、アダマール変換された
ノイズであるからアダマール逆変換して時間軸上のノイ
ズに戻す必要がある。２×４次のアダマール逆変換は
（１）式と同じF,X,H2,H4を用いて（２）式で表され
る。
ノイズであるからアダマール逆変換して時間軸上のノイ
ズに戻す必要がある。２×４次のアダマール逆変換は
（１）式と同じF,X,H2,H4を用いて（２）式で表され
る。
Ｘ＝（1/8）・H2・Ｆ・H4 …（２） このうちX10、すなわち X10＝1/8・(F00+F01+F02+F03-F10-F11-F12-F13) だけをアダマール逆変換器６で求め（）、第２の減算
器７で入力映像信号から差し引く。ブロックは１サンプ
ルずつ水平方向に移動させて順次変換，逆変換を行う。
第４図（Ｂ）で見ると、８サンプルずつ１ブロックとし
てs,t,…と変換し、非線形処理を施してS,T,…とする。
S,T,…からX10に相当するサンプルだけを求めていく。
器７で入力映像信号から差し引く。ブロックは１サンプ
ルずつ水平方向に移動させて順次変換，逆変換を行う。
第４図（Ｂ）で見ると、８サンプルずつ１ブロックとし
てs,t,…と変換し、非線形処理を施してS,T,…とする。
S,T,…からX10に相当するサンプルだけを求めていく。
このようにすれば、ブロックの境界は１画素ごとにな
るので目立ちにくくなる。さらに、アダマール逆変換器
６の出力も、入力映像信号も1H遅延素子を介することな
しに第２の減算器７に入力できる。
るので目立ちにくくなる。さらに、アダマール逆変換器
６の出力も、入力映像信号も1H遅延素子を介することな
しに第２の減算器７に入力できる。
なお、本実施例では、アダマール逆変換の際にX10の
みを求めたが、かわりにX11〜X13を求めるようにしても
同様の効果が期待できる。また、アダマール変換の際に
水平方向に連続した４サンプルおよび垂直方向に連続し
た２サンプルでブロックを構成しているが、サンプルは
連続している必要はない。
みを求めたが、かわりにX11〜X13を求めるようにしても
同様の効果が期待できる。また、アダマール変換の際に
水平方向に連続した４サンプルおよび垂直方向に連続し
た２サンプルでブロックを構成しているが、サンプルは
連続している必要はない。
発明の効果 以上のように本発明は、映像信号を遅延させる遅延手
段と、入力映像信号から前記遅延手段の出力信号を減産
する第１の減算器と、前記第１の減算器の出力信号か
ら、複数の要素で構成される信号ブロックを形成する信
号ブロック形成手段と、前記信号ブロックを特徴成分に
変換する変換手段と、前記変換手段の出力信号を非線形
処理する非線形処理部と、前記非線形処理部の出力信号
より前記信号ブロックの１要素のみを求める逆変換手段
と、前記入力映像信号から前記逆変換手段の出力を減算
して前記遅延手段への入力信号とする第２の減算器とを
備え、前記第２の減算器の出力信号または前記遅延手段
の出力信号を出力とすることにより、残像およびブロッ
ク歪の発生が少なく、回路規模の増大を最小限に抑えた
ノイズリデューサを実現することができ、その実用的効
果は大きい。
段と、入力映像信号から前記遅延手段の出力信号を減産
する第１の減算器と、前記第１の減算器の出力信号か
ら、複数の要素で構成される信号ブロックを形成する信
号ブロック形成手段と、前記信号ブロックを特徴成分に
変換する変換手段と、前記変換手段の出力信号を非線形
処理する非線形処理部と、前記非線形処理部の出力信号
より前記信号ブロックの１要素のみを求める逆変換手段
と、前記入力映像信号から前記逆変換手段の出力を減算
して前記遅延手段への入力信号とする第２の減算器とを
備え、前記第２の減算器の出力信号または前記遅延手段
の出力信号を出力とすることにより、残像およびブロッ
ク歪の発生が少なく、回路規模の増大を最小限に抑えた
ノイズリデューサを実現することができ、その実用的効
果は大きい。
第１図は本発明の実施例におけるノイズリデューサのブ
ロック図、第２図はアダマール変換の入力信号ブロック
を示す模式図、第３図は非線形処理部の入出力特性を示
す特性図、第４図は第１図および第６図各部のデータの
様子を表すタイミング図、第５図は従来のノイズリデュ
ーサのブロック図、第６図は従来のアダマール変換を用
いたノイズリデューサのブロック図である。 １……第１の減算器、２……フィールドメモリ、３……
1H遅延素子（信号ブロック形成手段）、４……アダマー
ル変換器（変換手段）、５……非線形処理部、６……ア
ダマール逆変換器（逆変換手段）、７……第２の減算
器。
ロック図、第２図はアダマール変換の入力信号ブロック
を示す模式図、第３図は非線形処理部の入出力特性を示
す特性図、第４図は第１図および第６図各部のデータの
様子を表すタイミング図、第５図は従来のノイズリデュ
ーサのブロック図、第６図は従来のアダマール変換を用
いたノイズリデューサのブロック図である。 １……第１の減算器、２……フィールドメモリ、３……
1H遅延素子（信号ブロック形成手段）、４……アダマー
ル変換器（変換手段）、５……非線形処理部、６……ア
ダマール逆変換器（逆変換手段）、７……第２の減算
器。
Claims (4)
- 【請求項１】映像信号を遅延させる遅延手段と、 入力映像信号から前記遅延手段の出力信号を減算する第
１の減算器と、 前記第１の減算器の出力信号から、複数の要素で構成さ
れる信号ブロックを形成する信号ブロック形成手段と、 前記信号ブロック形成手段の出力を複数の特徴成分に変
換する変換手段と、 前記変換手段の複数の出力信号を、それぞれ非線形処理
する複数の非線形処理部と、 前記非線形処理部の出力信号より、前記信号ブロック内
の所定の場所に位置する１個の１要素のみを求める逆変
換手段と、 前記入力映像信号から前記逆変換手段の出力を減算して
前記遅延手段への入力信号とする第２の減算器とを備
え、 前記第２の減算器の出力信号または前記遅延手段の出力
信号を出力とするノイズ低減装置。 - 【請求項２】遅延手段の遅延量を１フレームまたは１フ
ィールドまたはｎライン（n:自然数）とした請求項１記
載のノイズ低減装置。 - 【請求項３】信号ブロック形成手段をｎ段シフトレジス
タ（n:自然数）とした請求項１記載のノイズ低減装置。 - 【請求項４】信号ブロック形成手段をｍ段シフトレジス
タおよびｎ本の１ライン遅延素子（m,n:自然数）とした
請求項１記載のノイズ低減装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269105A JP2512224B2 (ja) | 1990-10-05 | 1990-10-05 | ノイズ低減装置 |
| US07/867,216 US5331415A (en) | 1990-10-05 | 1991-10-03 | Noise reduction apparatus for reducing noise in an input video signal |
| EP91917342A EP0504428B1 (en) | 1990-10-05 | 1991-10-03 | Noise reducing apparatus |
| PCT/JP1991/001332 WO1992006559A1 (en) | 1990-10-05 | 1991-10-03 | Noise reducing apparatus |
| DE69124087T DE69124087T2 (de) | 1990-10-05 | 1991-10-03 | Rauschverminderungsgerät |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2269105A JP2512224B2 (ja) | 1990-10-05 | 1990-10-05 | ノイズ低減装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04145774A JPH04145774A (ja) | 1992-05-19 |
| JP2512224B2 true JP2512224B2 (ja) | 1996-07-03 |
Family
ID=17467741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2269105A Expired - Fee Related JP2512224B2 (ja) | 1990-10-05 | 1990-10-05 | ノイズ低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512224B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9003538B2 (en) | 2007-12-07 | 2015-04-07 | Roche Diagnostics Operations, Inc. | Method and system for associating database content for security enhancement |
| US8365065B2 (en) | 2007-12-07 | 2013-01-29 | Roche Diagnostics Operations, Inc. | Method and system for creating user-defined outputs |
-
1990
- 1990-10-05 JP JP2269105A patent/JP2512224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04145774A (ja) | 1992-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729863B2 (ja) | 劣化した垂直クロミナンス遷移部を有するテレビジョン信号の垂直解像度を高めるための方法および装置 | |
| EP0629083A1 (en) | Interlaced-to-progressive scanning converter having a double-smoothing function and a method therefor | |
| JP2736699B2 (ja) | ビデオ信号処理装置 | |
| KR101098300B1 (ko) | 공간 신호 변환 | |
| JP2512224B2 (ja) | ノイズ低減装置 | |
| JP2751447B2 (ja) | ノイズ低減装置 | |
| JPH043594A (ja) | 信号補間装置 | |
| JP2512226B2 (ja) | ノイズ低減装置 | |
| JP3157706B2 (ja) | 映像信号処理装置 | |
| JPH06292053A (ja) | モーション・アパーチャ補正方法、装置及びビデオシステム | |
| JPS61125295A (ja) | テレビジヨン方式変換方式 | |
| JPH04227180A (ja) | 映像フイールド周波数変換装置 | |
| JP2766419B2 (ja) | フィールド間内挿画素生成方法及びその回路 | |
| JP3242164B2 (ja) | 画像信号の走査線数変換装置 | |
| JP3281992B2 (ja) | ノイズ低減回路 | |
| JPS6348970A (ja) | 巡回型雑音低減装置 | |
| JP3024465B2 (ja) | フレーム間輝度信号・色信号分離装置 | |
| Nojiri et al. | Motion compensated standards converter for HDTV | |
| JP2784817B2 (ja) | 映像信号処理装置 | |
| JPS6025190Y2 (ja) | テレビジョンの標準方式変換装置の内插回路 | |
| JPS61133788A (ja) | テレビジヨン方式変換方式 | |
| JPS6234317B2 (ja) | ||
| JPH04372292A (ja) | 動きベクトル検出装置 | |
| KR950005648B1 (ko) | 뮤즈 디코더(muse decoder)의 필드간(間) 내삽회로 | |
| JP2558944B2 (ja) | ノイズ低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |