JPH0310132B2 - - Google Patents
Info
- Publication number
- JPH0310132B2 JPH0310132B2 JP57127915A JP12791582A JPH0310132B2 JP H0310132 B2 JPH0310132 B2 JP H0310132B2 JP 57127915 A JP57127915 A JP 57127915A JP 12791582 A JP12791582 A JP 12791582A JP H0310132 B2 JPH0310132 B2 JP H0310132B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- program
- program number
- interrupt
- current program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Description
【発明の詳細な説明】
産業上の利用分野
本発明は計算機システムにおける、複数の処理
プログラムを割込みによつて切換えて実行するた
めの割込み応答方法に関するものである。
プログラムを割込みによつて切換えて実行するた
めの割込み応答方法に関するものである。
従来例の構成とその問題点
時分割多重プログラミングの従来例を第１図に
示す。時分割処理を行うために、中央演算処理装
置１に対してタイマ部２より一定時間ごとに割込
みをかけ、割込み応答時に中央演算処理装置１内
のレジスタを記憶装置３に退避し、オペレーテイ
ング・システム〔以下、OSと称す〕にプログラ
ム制御を移し、タスクの切換えを行つている。し
たがつて、実時間性を持たせようとすると割込み
頻度を上げる必要があるので、レジスタの退避・
復帰の頻度が増えるとともにOSのオーバーヘツ
ドが増加するために中央演算処理装置１の処理能
力の低下を伴つている。
示す。時分割処理を行うために、中央演算処理装
置１に対してタイマ部２より一定時間ごとに割込
みをかけ、割込み応答時に中央演算処理装置１内
のレジスタを記憶装置３に退避し、オペレーテイ
ング・システム〔以下、OSと称す〕にプログラ
ム制御を移し、タスクの切換えを行つている。し
たがつて、実時間性を持たせようとすると割込み
頻度を上げる必要があるので、レジスタの退避・
復帰の頻度が増えるとともにOSのオーバーヘツ
ドが増加するために中央演算処理装置１の処理能
力の低下を伴つている。
発明の目的
本発明は上記従来の欠点を解消するもので、割
込み応答時のレジスタの退避・復帰を中央演算処
理装置内部間でのデータ転送だけで可能にし、タ
スク切換えもOSに依らず中央演算処理装置内の
プログラム管理レジスタおよび割込み制御部によ
つてハード的に行うことにより中央演算処理装置
に負担をかけずに、時分割多重プログラミングを
可能とすることを目的とする。
込み応答時のレジスタの退避・復帰を中央演算処
理装置内部間でのデータ転送だけで可能にし、タ
スク切換えもOSに依らず中央演算処理装置内の
プログラム管理レジスタおよび割込み制御部によ
つてハード的に行うことにより中央演算処理装置
に負担をかけずに、時分割多重プログラミングを
可能とすることを目的とする。
発明の構成
上記目的を達成するため、本発明の割込み応答
方法は、中央演算処理装置内に、現行プログラム
実行用のレジスタ群と、前記現行プログラム実行
用のレジスタ群を退避させるためのＮ組のレジス
タフアイルと、現行プログラム番号がｉ（０≦ｉ
＜Ｎ）であることを記憶する現行プログラム番号
記憶レジスタとを収容し、前記レジスタフアイル
に各プログラム番号に対応する退避領域ごとにプ
ログラム管理レジスタを設け、前記プログラム管
理レジスタの内容ｍが０であるプログラムは無効
プログラムとして除外しｍ≠０のプログラムのみ
実行し、前記現行プログラム番号レジスタの内容
がｉである時プログラム番号ｉに対応する前記プ
ログラム管理レジスタの内容がmi（mi≠０）であ
ればmi回割込みが発生した後に割込み要求を受
け付け、前記現行プログラム実行用のレジスタ群
を前記レジスタフアイルのプログラム番号ｉに対
応する領域に退避し、前記レジスタフアイルのプ
ログラム番号ｊ（０≦ｊ＜Ｎ）に対応する領域を
前記現行プログラム実行用のレジスタ群に移すと
ともに前記現行プログラム番号レジスタにｊを記
憶しプログラム番号ｊのものを実行する構成であ
る。
方法は、中央演算処理装置内に、現行プログラム
実行用のレジスタ群と、前記現行プログラム実行
用のレジスタ群を退避させるためのＮ組のレジス
タフアイルと、現行プログラム番号がｉ（０≦ｉ
＜Ｎ）であることを記憶する現行プログラム番号
記憶レジスタとを収容し、前記レジスタフアイル
に各プログラム番号に対応する退避領域ごとにプ
ログラム管理レジスタを設け、前記プログラム管
理レジスタの内容ｍが０であるプログラムは無効
プログラムとして除外しｍ≠０のプログラムのみ
実行し、前記現行プログラム番号レジスタの内容
がｉである時プログラム番号ｉに対応する前記プ
ログラム管理レジスタの内容がmi（mi≠０）であ
ればmi回割込みが発生した後に割込み要求を受
け付け、前記現行プログラム実行用のレジスタ群
を前記レジスタフアイルのプログラム番号ｉに対
応する領域に退避し、前記レジスタフアイルのプ
ログラム番号ｊ（０≦ｊ＜Ｎ）に対応する領域を
前記現行プログラム実行用のレジスタ群に移すと
ともに前記現行プログラム番号レジスタにｊを記
憶しプログラム番号ｊのものを実行する構成であ
る。
実施例の説明
以下本発明の具体的な一実施例を第２図に基づ
いて説明する。１１は中央演算処理装置で、この
中央演算処理装置１１内には、現行プログラム実
行用レジスタ群１２と、このレジスタ群１２を退
避格納するＮ組のレジスタフアイル１３と、Ｎ個
のプログラム管理レジスタ１４と、現行プログラ
ム番号記憶レジスタ１５と、割込み制御部１６と
が収容されている。１７は割込み要求源としての
タイマ部である。なお、前記割込み制御部１６内
には割込計数レジスタ１８が設けられている。ま
た、Ｎ組のレジスタフアイル１３およびＮ個のプ
ログラム管理レジスタ１４はプログラム番号ｉ
（０≦ｉ＜Ｎ）に対応して構成されている。
いて説明する。１１は中央演算処理装置で、この
中央演算処理装置１１内には、現行プログラム実
行用レジスタ群１２と、このレジスタ群１２を退
避格納するＮ組のレジスタフアイル１３と、Ｎ個
のプログラム管理レジスタ１４と、現行プログラ
ム番号記憶レジスタ１５と、割込み制御部１６と
が収容されている。１７は割込み要求源としての
タイマ部である。なお、前記割込み制御部１６内
には割込計数レジスタ１８が設けられている。ま
た、Ｎ組のレジスタフアイル１３およびＮ個のプ
ログラム管理レジスタ１４はプログラム番号ｉ
（０≦ｉ＜Ｎ）に対応して構成されている。
いま、プログラム番号ｉのものが起動されたと
すると、その時、現行プログラム番号記憶レジス
タ１５にはｉが格納されており、割込み計数レジ
スタ１８にはプログラム番号ｉに対応するプログ
ラム管理レジスタ１４の内容miが格納されてい
る。この状態でプログラム番号ｉのものが実行さ
れる。タイマ部１７より割込み要求が生じた時、
割込み要求線１９を介して割込み制御部１６に信
号が送られ割込み計数レジスタ１８の内容は
「１」だけ減ぜられる。その結果、割込み計数レ
ジスタ１８の内容が「０」になつたのでなければ
割込み制御部１６はプログラム実行の中断を促す
ような処理はしない。幾度かのタイマ部１７より
の割込み要求発生後、割込み計数レジスタ１８の
内容が「０」になつた時、割込み制御部１６は以
下に示す処理を実行する。
すると、その時、現行プログラム番号記憶レジス
タ１５にはｉが格納されており、割込み計数レジ
スタ１８にはプログラム番号ｉに対応するプログ
ラム管理レジスタ１４の内容miが格納されてい
る。この状態でプログラム番号ｉのものが実行さ
れる。タイマ部１７より割込み要求が生じた時、
割込み要求線１９を介して割込み制御部１６に信
号が送られ割込み計数レジスタ１８の内容は
「１」だけ減ぜられる。その結果、割込み計数レ
ジスタ１８の内容が「０」になつたのでなければ
割込み制御部１６はプログラム実行の中断を促す
ような処理はしない。幾度かのタイマ部１７より
の割込み要求発生後、割込み計数レジスタ１８の
内容が「０」になつた時、割込み制御部１６は以
下に示す処理を実行する。
現行プログラム実行用レジスタ群１２の内容
をレジスタフアイル１３の前記現行プログラム
番号記憶レジスタ１５〔今の場合はｉ〕に対応
する領域に格納する。
をレジスタフアイル１３の前記現行プログラム
番号記憶レジスタ１５〔今の場合はｉ〕に対応
する領域に格納する。
現行プログラム番号記憶レジスタ１５の内容
を「１」加算し、加算された結果がＮになれば
０に戻し、更新された現行プログラム番号記憶
レジスタ１５の内容に対応するプログラム番号
ｊのもののプログラム管理レジスタ１４の内容
mjを割込み計数レジスタ１８に格納する。
を「１」加算し、加算された結果がＮになれば
０に戻し、更新された現行プログラム番号記憶
レジスタ１５の内容に対応するプログラム番号
ｊのもののプログラム管理レジスタ１４の内容
mjを割込み計数レジスタ１８に格納する。
更新された割込み計数レジスタ１８の内容
mjが「０」であれば、「０」でないものが格納
されるまで前記の処理をくり返す。
mjが「０」であれば、「０」でないものが格納
されるまで前記の処理をくり返す。
レジスタフアイル１３のうち、現行プログラ
ム番号記憶レジスタ１５の内容に対応する領域
の内容を現行プログラム実行用レジスタ群１２
に格納し、プログラム番号ｊを起動させる。
ム番号記憶レジスタ１５の内容に対応する領域
の内容を現行プログラム実行用レジスタ群１２
に格納し、プログラム番号ｊを起動させる。
このようにプログラムの切換えをハードウエア
によつて高速に行なうとともに、プログラム管理
レジスタ１４の内容をプログラム番号ごとに設定
することにより、プログラム番号ごとに中央演算
処理装置１１の使用度を変えることができる。な
お、プログラム管理レジスタ１４の内容の変更お
よびレジスタ退避領域１３へのデータの初期設定
は上位プログラムの実行によつて行うものとす
る。
によつて高速に行なうとともに、プログラム管理
レジスタ１４の内容をプログラム番号ごとに設定
することにより、プログラム番号ごとに中央演算
処理装置１１の使用度を変えることができる。な
お、プログラム管理レジスタ１４の内容の変更お
よびレジスタ退避領域１３へのデータの初期設定
は上位プログラムの実行によつて行うものとす
る。
上記実施例において割込み要求源をタイマ部１
７とし、次に実行するプログラム番号は上位プロ
グラムで予め設定しておいて処理したが、割込み
要求源はこれに限定されるものでなく次に実行す
るプログラム番号を与えるよう構成したものであ
つてもよく、この場合には上記実施例の場合に比
べて処理時間の短縮がはかれる。
７とし、次に実行するプログラム番号は上位プロ
グラムで予め設定しておいて処理したが、割込み
要求源はこれに限定されるものでなく次に実行す
るプログラム番号を与えるよう構成したものであ
つてもよく、この場合には上記実施例の場合に比
べて処理時間の短縮がはかれる。
上記実施例において、実行プログラム番号の切
換えをｊ＝ｉ＋１としたが、これに限定されるも
のではない。しかし、これ以外の構成、例えばＮ
を５としｊ＝（ｉ＋２）mod5などとしても、これ
はｊの数列ｊ＝０，２，４，１，３，０……に対
応するように処理プログラムをレジスタフアイル
１３内に順に設定しておいてj′＝０，１，２，
３，４，０……（j′＝ｉ＋１）とするのと等価で
ある。
換えをｊ＝ｉ＋１としたが、これに限定されるも
のではない。しかし、これ以外の構成、例えばＮ
を５としｊ＝（ｉ＋２）mod5などとしても、これ
はｊの数列ｊ＝０，２，４，１，３，０……に対
応するように処理プログラムをレジスタフアイル
１３内に順に設定しておいてj′＝０，１，２，
３，４，０……（j′＝ｉ＋１）とするのと等価で
ある。
発明の効果
以上説明したように本発明の割込み応答方法
は、時分割多重処理系などにおけるタスクの切換
えをOSなどのソフトウエアの助けを借りずにハ
ードウエアで高速に行なえ、実時間性を求めてタ
スク切換え頻度を上げても、中央演算処理装置に
負担をかけず、プログラム番号切り換え要求信号
である割り込み信号が入力された時のレジスタの
退避・復帰によるコンテキスト・スイツチングを
中央演算処理装置内部間でのデータ転送だけで高
速に実現し、タイムシエアリング幅を短くして効
率の低下しない実時間性の高い時分割多重プログ
ラミングが可能になるものである。
は、時分割多重処理系などにおけるタスクの切換
えをOSなどのソフトウエアの助けを借りずにハ
ードウエアで高速に行なえ、実時間性を求めてタ
スク切換え頻度を上げても、中央演算処理装置に
負担をかけず、プログラム番号切り換え要求信号
である割り込み信号が入力された時のレジスタの
退避・復帰によるコンテキスト・スイツチングを
中央演算処理装置内部間でのデータ転送だけで高
速に実現し、タイムシエアリング幅を短くして効
率の低下しない実時間性の高い時分割多重プログ
ラミングが可能になるものである。
第１図は従来の時分割多重処理系の構成図、第
２図は本発明による時分割多重処理における割込
み応答方法の具体的な一実施例の構成図である。 １１……中央演算処理装置、１２……現行プロ
グラム実行用レジスタ群、１３……レジスタフア
イル、１４……プログラム管理レジスタ、１５…
…現行プログラム番号記憶レジスタ、１６……割
込み制御部、１７……タイマ部〔割込み要求源〕、
１８……割込み計数レジスタ、１９……割込み要
求線。
２図は本発明による時分割多重処理における割込
み応答方法の具体的な一実施例の構成図である。 １１……中央演算処理装置、１２……現行プロ
グラム実行用レジスタ群、１３……レジスタフア
イル、１４……プログラム管理レジスタ、１５…
…現行プログラム番号記憶レジスタ、１６……割
込み制御部、１７……タイマ部〔割込み要求源〕、
１８……割込み計数レジスタ、１９……割込み要
求線。
Claims (1)
- 【特許請求の範囲】 １ 中央演算処理装置内に、現行プログラム実行
用のレジスタ群と、前記現行プログラム実行用の
レジスタ群を退避させるためのＮ組のレジスタフ
アイルと、現行プログラム番号がｉ（０≦ｉ＜Ｎ）
であることを記憶する現行プログラム番号記憶レ
ジスタとを収容し、前記レジスタフアイルに各プ
ログラム番号に対応する退避領域ごとにプログラ
ム管理レジスタを設け、前記プログラム管理レジ
スタの内容ｍが０であるプログラムは無効プログ
ラムとして除外しｍ≠０のプログラムのみ実行
し、前記現行プログラム番号レジスタの内容がｉ
である時プログラム番号ｉに対応する前記プログ
ラム管理レジスタの内容がmi（mi≠０）であれば
mi回割込みが発生した後に割込み要求を受け付
け、前記現行プログラム実行用のレジスタ群を前
記レジスタフアイルのプログラム番号ｉに対応す
る領域に退避し、前記レジスタフアイルのプログ
ラム番号ｊ（０≦ｊ＜Ｎ）に対応する領域を前記
現行プログラム実行用のレジスタ群に移すととも
に前記現行プログラム番号レジスタにｊを記憶し
プログラム番号ｊのものを実行する割込み応答方
法。 ２ ｊ＝ｉ＋１（ｉ＝Ｎ−１の時はｊ＝０）にす
ることを特徴とする特許請求の範囲第１項記載の
割込み応答方法。 ３ 割込み受け付け時に割込み要求源より次に実
行するプログラム番号ｊを与えることを特徴とす
る特許請求の範囲第１項記載の割込み応答方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12791582A JPS5917640A (ja) | 1982-07-21 | 1982-07-21 | 割込み応答方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12791582A JPS5917640A (ja) | 1982-07-21 | 1982-07-21 | 割込み応答方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5917640A JPS5917640A (ja) | 1984-01-28 |
| JPH0310132B2 true JPH0310132B2 (ja) | 1991-02-13 |
Family
ID=14971784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12791582A Granted JPS5917640A (ja) | 1982-07-21 | 1982-07-21 | 割込み応答方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917640A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155809A (en) * | 1989-05-17 | 1992-10-13 | International Business Machines Corp. | Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware |
-
1982
- 1982-07-21 JP JP12791582A patent/JPS5917640A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5917640A (ja) | 1984-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795317B2 (ja) | マルチプロセッサ・システムのジョブの割当方法 | |
| JPH04348451A (ja) | 並列計算機 | |
| JPS5955565A (ja) | マルチフア−ムウエア方式 | |
| JPH0310132B2 (ja) | ||
| JPS5878237A (ja) | デ−タ転送処理切換方法 | |
| JPS6159539A (ja) | サブプロセツサのレジスタ退避／復帰方式 | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| JPH0644234B2 (ja) | タスク管理装置 | |
| JPH09134292A (ja) | 割り込み制御方法 | |
| GB2030331A (en) | Real-time Data Processing System for Processing Time Period Commands | |
| JPS6227413B2 (ja) | ||
| JPS6223895B2 (ja) | ||
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPH04195540A (ja) | 割り込み処理方式 | |
| JPH0296833A (ja) | 異機種ジョブ制御方式 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPS62140145A (ja) | 仮想計算機システム | |
| JPH064306A (ja) | 割り込み処理の分割方法 | |
| JPS58142451A (ja) | 割込制御方式 | |
| JPS6290729A (ja) | 仮想計算機システム制御方式 | |
| JPS61173367A (ja) | マイクロコンピユ−タ切換回路 | |
| JPH0333954A (ja) | 情報処理装置 |