JPH0293842A - プログラムメモリバンク切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は成る種のマイクロプロセッサにおけるメモリバ
ンクの直接分岐を実現するプログラムメモリバンク切替
方式に関する。

（従来の技術） 例えばＺ８０系のマイクロプロセッサにあっては、メモ
リバンクのＩ／Ｏポートに対して設定されるバンクアド
レスにより、上記メモリバンクに対するアクセスアドレ
スの切替が行われるようになっている。具体的には第７
図に示すように１／Ｏポートから設定入力されるアドレ
スデータをラッチ回路（セグメントラッチ）１にてラッ
チし、そのラッチデータを直接的にメモリバンクに対す
る上位アドレス（メモリバンクの選択アドレス）として
用いるものとなっている。

ところでこの種のマイクロプロセッサでは、第８図に示
すようなメモリマツプ構成で、そのアドレス領域を共通
メモリ部とバンクメモリ部とに分け、アドレス領域を同
じくする複数のバンクメモリ部にそれぞれプログラムコ
ードを格納している。

このようなメモリマツプ構成で、別のバンクメモリのプ
ログラムへその制御を移行する場合に、旦、共通メモリ
部にプログラム制御を移し、この共通メモリ部にてメモ
リバンクの切替が行なわれている。ちなみに成るメモリ
バンクのプログラム実行中に直接的に別のメモリバンク
のプログラムへ移行すると（メモリバンクの直接分岐）
、そのプログラム管理が乱されて実行プログラムの暴走
が生じると云う不具合が生じる。

このように従来のマイクロプロセッサにあっては、メモ
リバンク間でプログラムの制御移行を行なう場合には、
その都度、そのプログラム制御を共通メモリ部に移し換
える必要があった。この為、共通メモリ部にメモリバン
ク間制御移行用のプログラムを常駐させる必要があり、
限られたメモリ容量を不本意に使用しなければならない
と云う不具合があった。しかもメモリバンク間でのプロ
グラム移行の手続きがその都度、共通メモリ部を介して
行われるのでその制御手続きが非常に面倒であり、また
メモリバンク間での制御移行が頻繁に行われるとシステ
ムのスループットが大幅に低下すると云う不具合が生じ
た。

（発明が解決しようとする課題） このように従来のマイクロプロセッサにあっては、Ｉ／
Ｏポートに書込まれたアドレスデ〜りをバンクメモリ部
に対する上位アドレス（バンクアドレス）としてそのま
ま用いているので、メモリバンク間でのプログラム制御
の移行を行なう場合には、−旦そのプロゲラ制御を共通
メモリ部に移す必要があった。この為、そのプログラム
制御移行の手続きが面倒で繁雑であり、また共通メモリ
部へのプログラム制御の移行手続きによってシステムの
スルーブツトが低下すると云う問題があった。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、メモリバンク間でのプログラム
制御の移行を直接的に行なうことを可能とし、上述した
不具合を解消することのできるプログラムメモリバンク
切替方式を提供することにある。

［発明の構成］ （問題点を解決するための手段） 本発明に係るプログラムメモリバンク切替方式は、例え
ばＺ８０系のマイクロプロセッサにおいて、メモリバン
クのアドレスＩ／Ｏポートに対して設定される移行先の
バンクアドレスを一時記憶し、その後のプログラムの実
行中に無条件ジャンプ命令が最初に出現したとき、その
次のオペレーションコードのフェッチサイクルの開始段
階で上記一時記憶された移行先のバンクアドレスにて実
際にメモリに供給されるアト°レスを更新するようにし
たことを特徴とするもので、これによってメモリバンク
間でのプログラム制御の直接分岐を実現したものである
。

（作用） 本発明によれば、メモリバンクのアドレスＩ／Ｏポート
に対して移行先のバンクアドレスが設定されたとき、こ
の移行先のバンクアドレスを用いて実際にメモリバンク
に供給されるバンクアドレスを直接更新することなく、
これを一時記憶する。そしてその後のプログラム実行中
に無条件ジャンプ命令が出現したとき、上記一時記憶し
た移行先のバンクアドレスを前記メモリバンクに対して
実際にアドレスを供給するラッチ部に供給し、上記無条
件ジャンプ命令の後にくるオペレーションコードのフェ
ッチサイクルの開始段階で上記一時記憶された移行先の
バンクアドレスをラッチし、この時点でメモリバンクに
対して供給されるアドレスの更新が行われる。

この結果、メモリバンク間でのプログラム制御ノ移行が
、その移行先のバンクアドレスが設定された後の無条件
ジャンプ命令の出現により直接制御されることになるの
で、そのプログラム制御を共通メモリ部に一旦戻すこと
なく、メモリバンク間で直接的に移行（分岐）させるこ
とが可能となる。換言すれば共通メモリ部にバンク間制
御移行用のプログラムを準備することなく、無条件ジャ
ンプ命令が出現するタイミングでメモリバンク間での制
御移行を行なうことが可能となる。

（実施例） 以下、図面を参照して本発明の一実施例に係るプログラ
ムメモリバンク切替方式につき説明する。

第１図は実施例方式を実現する制御機能のブロック構成
図であり、第２図は制御対象とするメモリバンクのマツ
プ構造を示す図である。

先ず、メモリバンクのマツプ構造について簡単に説明す
ると、ここではプロセッサが制御対象とするメモリアド
レス空間［００００］　　〜［目’ＦＦＩ、、の上位ア
ドレス空間［００００］　　〜［７ｐｐｐｌ、、を共通
メモリ部とし、［００００］　　〜０ＰＰＦ］、、をＩ
ＰＬ等を格納す１す る８にバイトのＲＯＭ領域、［２０Ｏｆ］コＩ（〜ｒ７
ＦＰＰコ１１を共通サブルーチンやオペレーションシス
テム（Ｏ８）等を格納した２４にバイトのＲＡＭ領域と
している。

またメモリアドレス空間［００００］　、、〜［ＰＦＰ
Ｐ］Ｈにおける下位アドレス空間［８０００１１１〜［
ＦＰＰＰ］、、をバンクメモリ部とし、例えば［８０口
０］１１〜［ＢＰＰＰ］、をアプリケーションソフト等
を格納する為の１６Ｋ（Ｘ　１６）バイトのＲＡＭ領域
、また［Ｃ００Ｏ］　、、　〜［Ｐｌ’ｌ’Ｆ］、、を
１６Ｋ（ＸｌＧ）バイトのＲＡＭ領域からなるデータエ
リアとしている。

尚、このようなバンクメモリ部は、例えば上記メモリア
ドレスの上位アドレス値として付加されるバンクアドレ
スを　［０］　　〜　［Ｆ］、、として複数のＩ メモリバンクとして準備され、バンクアドレスの指定に
より選択的に使用される。そしてこれらの各メモリバン
クは、例えばｃｇｏｏｏコ　〜［１３ＦＦＦ］、、を１
ＭバイトのＲＡＭ領域からなるプログラムコードエリア
、また［Ｃ０００］１１〜［ＦＩ’ＰＦ’ｌ、、を１Ｍ
バイトのＲＡＭ領域からなるデータエリアとして、それ
ぞれ用いられるものとなっている。

マイクロプロセッサはこのようなマツプ構成のメモリ領
域に対し、上記バンクアドレスを指定しながらバンクメ
モリを選択し、そこに格納されているプログラムを実行
する。そして必要に応じてバンクメモリの切替を行なう
ことになる。

ここで上記バンクメモリを９ｊ換える為の制御機能部は
、第１図にその概略構成を示すようにＩ／Ｏポートから
設定人力されるバンクアドレスを一時記憶するセグメン
ト用のラッチ回路１１、」二紀１／Ｏポートから検出さ
れる無条件ジャンプ命令（ＪＰ；ＯＰコード［Ｃ３］ｎ
　）を検出する命令デコード回路１２、およびセグメン
ト切換えタイミングｆｆｉ制御回路１３やこのセグメン
ト切換えタイミング制御回路１３の制御を受けて上記ラ
ッチ回路１１に一時記憶されたバンクアドレスをメモリ
バンクに対して実際に出力する為の分岐コマンド時用お
よび上位アドレス出力用の２段のラッチ回路１４．１５
等によって構成される。

第３図はこの回路機能部の具体的構成例を示すもので、
［７４１１Ｃ２７３］からなる直列接続された３段のラ
ッチ回路は上述したラッチ回路１１．および分岐コマン
ド時用および上位アドレス出力用のラッチ回路１４．１
５のそれぞれに対応する。これらの３段のラッチ回路１
１．１４．１５により、前記Ｉ／Ｏポートから設定人力
されたバンクアドレスが後述するタイミングでバンクメ
モリに対して出力される。

また前述した命令デコード回路１２は、例えば［７４１
１Ｃ５７４］と［７４１１Ｃ５７３］とからなる２段の
デコーダ１２ａ、１２ｂ　、　　および［７４１１Ｃ１
１］、　　［７４１１Ｃ３２コからなるゲート１２ｃ、
１２ｄと、［７４１１Ｃ１３Ｂ］からなるデコーダ・デ
マルチプレクサ１２ｅによって構成される。このように
構成された命令デコード回路１２により前述した無条件
ジャンプ命令の出現が検出される。

またセグメント切換えタイミング制御回路１３は、上記
命令デコード回路１２の出力を受けて起動されるもので
、例えば第３図に示すように［７４１１Ｃ７４］からな
る２つのフリップフロップ回路１３ａ、１３ｂと、［７
４１１Ｃ０８］、　［７４，１１Ｃ３２］からなるゲー
ｈ１３ｅｉ３ｄによって構成される。このセグメント切
換えタイミング制御回路１３は、［７４１１ＣＯ８１か
らなるゲート回路１Ｇを介して入力される前記命令デコ
ード回路１２の出力、およびＩ／Ｏセグメントラッチ信
号を受けて動作制御さる。

このように構成された制御機能部の動作について第４図
に示すタイミング巣を参照して説明すると、先ずＩ／Ｏ
ポートを介してバンクアドレスを設定入力すると、その
情報はＤｏ−Ｄ７からなるデータバスを介してセグメン
ト用のラッチ回路１１に入力され、Ｉ／Ｏセグメント・
セット信号（１／。

ＳＥＧ　５ＥＴ）を受けてラッチされる。この結果、上
記バンクアドレスがラッチ回路ＩＩに一時記憶され、そ
の出力ｅに移行先のバンクアドレスが得られる。

そしてこのとき、上記（Ｉｌｏ　ＳＥＣ５ＥＴ）により
セグメント切換えタイミング制御回路１３のフリップフ
ロッゾ１３ａがセットされ、そのＱ出力が”Ｌ’にセッ
トされる。

このようにしてバンクアドレスの設定入力と、ラッチ回
路１１によるその一時記憶（ラッチ）が行われた後、プ
ログラムの実行に伴って無条件ジャンプ命令がマシンサ
イクルでフェッチされると、Ｍｌ信号が“Ｈ“となった
後のＲＦＳＨ信号が“Ｌ″となった期間、つまりバンク
アドレスの設定後に最初に無条件バンク命令が出現した
とき、そのときに前記データバスを介して与えられてい
るＯＰコード（上記無条件ジャンプ命令）が命令デコー
ド回路１２により検出される。そして上記ＲＦＳＨ信号
が“Ｌｏとなっている期間に亙って無条件ジャンプ命令
検出信号Ｃが出力される。

しかしてこの無条件ジャンプ命令検出信号Ｃはゲート回
路１Ｇを介してセグメント切換えタイミング制御回路１
３のゲート回路１３ｄに印加され、前記フリップフロッ
プ回路１３ａのＱ出力とゲーティングされる。この結果
、セグメント切換えタイミング制御回路１３から前記分
岐コマンド時用のラッチ回路１４に対して前記無条件ジ
ャンプ命令検出信号Ｃと同じタイミングでクロックが出
力され、前記ラッチ回路１１に一時記憶されていたバン
クアドレスが２段目のラッチ回路１４にラッチされる。

従ってこのタイミングでラッチ回路１４の出力ｆが移行
先のバンクアドレスに更新されることになる。

一方、前記セグメント切換えタイミング制御回路１３の
前記フリップフロップ回路１３ａは、上記ラッチ回路１
４に印加するクロックによりセットされるフリップフロ
ップ回路ｔａｂの出力ｄを受けてリセットされる。そし
てこのフリップフロップ回路１３ａのリセットにより、
上記フリップフロップ回路１３ｂもまたリセットされる
。

しかしてこのような状態で次のＯＰコードのフェッチサ
イクルが始まると、前記Ｍ１信号の立下りにより、前述
した上位アドレス出力用のラッチ回路Ｉ５にクロックが
印加され、前記２段１］のラッチ回路１４に保持されて
いたバンクアドレスがラッチ回路１５にラッチされる。

この結果、このラッチ回路１５にラッチされたバンクア
ドレスがメモリに対して実際に出力される移行先のバン
クアドレスｇとして更新され、これによりバンクメモリ
の切替が行われることになる。

このように本方式によれば、プログラム制御の実行中に
バンクアドレスを書替えたとき、この移行先のバンクア
ドレスによってそのままメモリバンクを切換えることな
く、−旦上記バンクアドレスを一時記憶したのち、無条
件ジャンプ命令が出現した時点でメモリバンクの切替手
続きを実行するものとなっている。プログラムの実行動
作中に１／Ｏボートからバンクアドレスを入力し、移行
先のメモリバンクを指定した場合であっても、その実行
プログラムを中断してメモリバンク切替が行われること
がなく、無条件ジャンプ命令が出現した時点でのみその
メモリバンク切替が行われることになる。この結果、プ
ログラム暴走等の障害を招くことなくメモリバンクの直
接切替を実現することが可能となる。

またこのような制御方式によれば、従来〜のようにメモ
リバンクの切替の都度、そのプログラム制御を共通メモ
リ部に戻す必要がないので、その移行手続きが非常に簡
単であり、また共通メモリ部にメモリバンク切替の為の
プログラムを常駐させておく必要がなくなる。この結果
、限られたメモリ容量の共有メモリ部を有効に活用する
ことが可能となり、また−々共有メモリ部にプログラム
制御を戻してメモリバンクの切替を行なう必要がない分
だけ、システムにおけるスルーブツトを向上させること
が可能となる。

第５図は上述した制御方式の下でメモリバンク切替を実
行するプログラム例を示している。ここに示す４つのプ
ログラムは、メモリバンク［０］　、〜［３］にそれぞ
れ格納されるものであり、具体的には第６図（ａ）〜（
ｄ）にそれぞれ示すプログラムリストのように各メモリ
バンクの［８０００］Ｈがら格納されるプログラムとし
て与えられる。

このようなプログラム例によれば、メモリバンク［０］
に格納された第６図（ａ）に示すプログラムの実行によ
って１番目のＬＥＤの点灯が行われた後、メモリバンク
Ｉ／Ｏボートへのバンクアドレス［０１］の設定と、そ
の次の無条件ジャンプ命令によってメモリバンク［１コ
への切替が行われる。そしてメモリバンク［１］に格納
された第６図（ｂ）に示すプログラムの実行によって２
番目のＬＥＤの点灯が行われた後、メモリバンクＩ／Ｏ
ポートへのバンクアドレス［０２］の設定と、その次の
無条件ジャンプ命令によってメモリバンク［２］への切
替が行われる。このようなメモリバンクの切替と、その
プログラムの実行がメモリバンク［０］、〜［３］の切
替、および第６図（ａ）〜（ｄ）に示す各プログラムの
処理により巡回的に繰返し行われる。つまりメモリバン
ク間でプログラムの直接移行制御が行われてそのプログ
ラムが実行されることになる。

このように本方式によれば、共有メモリ部を介すること
なしにメモリバンク間でのプログラムの直接移行制御を
行なうことが可能なので、複数のメモリバンクを使用し
た犬山りなプログラムを作成することが非常に容易とな
る。しかも共通メモリ部にメモリバンク分岐用のプログ
ラムを準備する必要がないので、共通メモリ部のメモリ
領域の節約を図ることができ、更にはシステムのスルプ
ツトの大幅な向」二を図り、処理速度の向上を図り得る
等の実用上多大なる効果が奏せられる。

尚、本発明は上述した実施例に限定されるものではない
。例えばメモリバンクの数は、システム仕様に応じて定
めればよいものであり、どのメモリバンクへ切換えるか
もそのプログラム仕様に応じて定めれば良いものである
。その為、本発明はその要旨を逸脱しない範囲で種々変
形して実施することができる。

［発明の効果］ 以上説明したように本発明によれば、例えばＺ８０系の
マイクロプロセッサにおいて、メモリバンクの直接切替
を実現することができ、共通メモリ部にバンク切替用の
プログラムを準備することを不要としてメモリエリアの
節約を図り、またそのスループットを向上させて処理ス
ピードを高めることができる等の実用上多大なる効果が
奏せられる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るプログラムメモリバン
ク切替方式を実現する機能ブロック図、第２図は制御対
象とするメモリバンクのマツプ構成を示す図、第３図は
第１図に示す機能ブロックの具体的な構成例を示す図、
第４図はメモリバンク切替の動作タイミングを示す図、
第５図は実施例方式を適用したプログラムの例を示す図
、第６図は第５図に示すプログラムの具体的なプログラ
ムリストを示す図、第７図および第８図は従来のメモリ
バンク切替を説明する為の図である。 １１、１４．１５・・・ラッチ回路、１２・・・命令デ
コーダ回路（無条件ジャンプ命令検出）、１３・・・セ
グメント切替タイミング制御回路。 出願人代理人　　弁理士　鈴圧式彦 雷　４　図 第 図 第 図 τ 図

Claims (1)

【特許請求の範囲】
1. メモリバンクのアドレスＩ／Ｏポートに対して設定され
   る移行先のバンクアドレスを一時記憶した後、最初に出
   現する無条件ジャンプ命令により上記一時記憶された移
   行先のバンクアドレスにて実際にメモリに供給されるア
   ドレスを更新することで、メモリバンク間でのプログラ
   ムの直接分岐を行なうようにしたことを特徴とするプロ
   グラムメモリバンク切替方式。