JP2001067335A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2001067335A JP2001067335A JP2000152590A JP2000152590A JP2001067335A JP 2001067335 A JP2001067335 A JP 2001067335A JP 2000152590 A JP2000152590 A JP 2000152590A JP 2000152590 A JP2000152590 A JP 2000152590A JP 2001067335 A JP2001067335 A JP 2001067335A
- Authority
- JP
- Japan
- Prior art keywords
- subroutine
- instruction
- microcomputer
- specific area
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
Abstract
算処理とビットデータ処理とを行うマイクロコンピュー
タにて、プログラム容量を低減すると共に、外部メモリ
にプログラムを配置した場合の演算処理のリアルタイム
性を向上させる。 【解決手段】 メモリを内蔵すると共に、外部メモリと
も接続可能なマイコンは、命令として、メモリ空間10
の特定領域12へのみ分岐可能であると共に、1命令で
且つ最小命令長である特定領域分岐命令JMを有する。
更にこのマイコンでは、少なくとも実数演算用サブルー
チン14と整数除算用サブルーチン16とビット操作用
サブルーチン18の何れかが特定領域12に配置され、
その配置されているサブルーチン14〜18へ上記命令
JMで分岐するようプログラムが構成されている。よっ
て、プログラム容量を低減でき、外部メモリにプログラ
ムを格納した場合にはサブルーチン14〜18を呼び出
す際の処理時間増加を抑えられる。
Description
メモリとの何れかに実行対象のプログラムが格納される
マイクロコンピュータに関する。
実数演算(実数同士の演算)を行わせようとした場合、
実数演算用の演算器を補助的に組み込む方法と、複数の
CPU命令によるソフトウエアで演算を行う方法とがあ
るが、前者の方法では、実数演算専用のハードウエアが
必要となりチップサイズ及びコストの増大を招くため、
一般的には、後者の方法が採られることとなる。
(以下、マイコンともいう)においては、実数演算処理
のプログラムをサブルーチンとし、メインルーチン等か
らその実数演算用サブルーチンへ分岐して(換言すれ
ば、実数演算用サブルーチンを呼び出して)、実数演算
を行うようにしていた。
RISC(Reduced Instruction Set Computer)型マイ
コンにおいて、サブルーチンへ分岐するための処理は、
複数の命令、あるいは、1命令であるが最小命令長(即
ち、命令のうちでビット長が最も短い命令の命令長)よ
りも長い命令(例えば、最小命令長が2バイトである場
合、4バイト以上の命令)によって実現されている。
岐命令が、全メモリ空間の任意のアドレスへ分岐可能に
設定されており、主に、その命令におけるアドレス部
(分岐先のアドレスを示すデータの部分であり、所謂オ
ペランド)のビット長が長いためである。尚、メモリ空
間とは、マイコンがアクセス可能なアドレス空間であ
る。
ム容量が増大してしまい、その結果、内蔵されたメモリ
(内蔵メモリ)にプログラムを格納しきれなくなる可能
性が大きくなってしまう。また、プログラム容量が増大
することにより、マイコン外部のメモリ(外部メモリ)
にプログラムを格納することがあるが、近年におけるマ
イコンの高速化に伴い、外部メモリは内蔵メモリよりも
応答速度が遅い(アドレスバスへアドレス情報を出して
からデータを読み込めるまでの待ち時間が長い)ため、
プログラムを外部メモリに格納した場合には、実数演算
用サブルーチンを呼び出す際の実行処理時間が長くなっ
てしまい、実数演算のリアルタイム性が低下するという
問題がある。
最小命令長よりも長く、その分岐命令を読み込むために
はメモリへ複数回アクセスしなければならないが、外部
メモリは内蔵メモリに比べて応答速度が遅いため、その
メモリへのアクセス回数に応じて、分岐命令の読み込み
及び実行を行うための実行処理時間が益々長くなってし
まい、実数演算用サブルーチンの開始タイミングが遅れ
るからである。
が、実数演算処理と同様に専用のハードウエアよりもソ
フトウエアで行われることが多い演算処理として、整数
除算処理とビットデータ処理がある。そして、これらの
処理についても、実数演算処理と同様の問題が生じてい
る。尚、整数除算処理とは、整数同士の除算を行う演算
処理であり、ビットデータ処理とは、ビットを操作して
行うビット演算処理のことである。
少なくとも実数演算処理と整数除算処理とビットデータ
処理の何れかの処理を行うマイクロコンピュータにおい
て、プログラム容量を低減すると共に、外部メモリにプ
ログラムを配置した場合の演算処理のリアルタイム性を
向上させることを目的としている。
的を達成するためになされた請求項1に記載の本発明の
マイクロコンピュータは、メモリを内蔵していると共
に、外部のメモリともバスを介して接続可能に構成され
ている、そして、その両メモリの何れかに実行対象のプ
ログラムが格納される。
タは、実行可能な命令として、メモリ空間における特定
領域へのみ分岐可能であると共に、1命令で且つ最小命
令長である特定領域分岐命令を有している。そして、本
発明のマイクロコンピュータにおいては、少なくとも、
実数演算処理を行うための実数演算用サブルーチンと、
整数除算処理を行うための整数除算用サブルーチンと、
ビットデータ処理を行うためのビット操作用サブルーチ
ンとの何れかが、前記特定領域に配置されており、その
配置されているサブルーチン(実数演算用サブルーチ
ン,整数除算用サブルーチン,及びビット操作用サブル
ーチンの何れか)へ前記特定領域分岐命令によって分岐
するようにプログラムが構成されている。
は、特定領域分岐命令による分岐先の領域を、全メモリ
空間のうちの特定領域だけに限定することにより、その
特定領域分岐命令を、1命令且つ最小命令長で構成する
ようにしている。そして、少なくとも実数演算用サブル
ーチンと整数除算用サブルーチンとビット操作用サブル
ーチンとの何れかを前記特定領域に配置して、配置され
ているサブルーチンを前記特定領域分岐命令によって呼
び出すようにしている。
によれば、少なくとも実数演算用サブルーチンと整数除
算用サブルーチンとビット操作用サブルーチンの何れか
を呼び出すため(それら各サブルーチンへ分岐するた
め)に要するプログラム容量を、最小命令長分にまで低
減することができ、この結果、プログラムの全容量を低
減して、内蔵メモリへ全プログラムを格納できる可能性
を大きくすることができる。また、内蔵メモリの容量を
小さく設定することも可能になる。
であり、その命令の読み込みを1回のメモリアクセス動
作(1回の命令読み込みサイクル)で行うことができる
ため、外部のメモリ(外部メモリ)にプログラムを格納
した場合には、少なくとも実数演算用サブルーチンと整
数除算用サブルーチンとビット操作用サブルーチンの何
れかを呼び出す際の実行処理時間の増加(即ち、それら
各サブルーチンの開始タイミングの遅れ)を最低限に抑
えることができ、実数演算や整数除算やビット演算の各
演算処理のリアルタイム性を向上させることができる。
態のマイコン(マイクロコンピュータ)について、図面
を用いて説明する。まず図1は、本実施形態のマイコン
1の構成を表すブロック図である。尚、本実施形態のマ
イコン1は、RISC型マイコンである。
1は、命令に応じた各種の演算(加減算,論理演算,シ
フト演算等)を行う演算部7、命令を解読して演算部7
に演算を行わせる制御部8、及び演算部7が演算に用い
る各種レジスタやプログラムカウンタ等からなるレジス
タ部9を有したCPU2と、CPU2が実行するプログ
ラムやそのプログラムの実行時に参照されるデータを格
納するための内蔵メモリ3とを備えている。そして、C
PU2と内蔵メモリ3は、当該マイコン1内に配設され
たアドレスバス4及びデータバス5によって接続されて
いる。
モリ6とも上記バス4,5を介して接続可能に構成され
ている。つまり、アドレスバス4及びデータバス5やC
PU2から伸びた他の制御線(図示省略)は、当該マイ
コン1に設けられた端子(図示省略)から外部へ出せる
ようになっており、そのアドレスバス4,データバス
5,及び他の制御線に外部メモリ6が接続される。
メモリ3あるいは外部メモリ6に格納されるプログラム
(即ち、CPU2によって実行されるプログラム)のう
ちで、実数演算処理を行うためのプログラムと、整数除
算処理を行うためのプログラムと、ビットデータ処理を
行うためのプログラムとを、夫々サブルーチンとし、他
のルーチンからそれら各サブルーチンへ分岐して(各サ
ブルーチンを呼び出して)該当する演算処理を行うよう
にしているが、特に本マイコン1は、サブルーチンを呼
び出すための分岐命令として、図2(A)に示す如く4
ビットの命令部(処理の内容を示す命令コードの部分)
と12ビットのアドレス部(分岐先のアドレスを示すデ
ータの部分)とからなる最小命令長(本実施形態では2
バイト)の1命令であって、図2(B)に示す如くメモ
リ空間10における特定領域12へのみ分岐可能な特定
領域分岐命令JMを有している。
リ3あるいは外部メモリ6から、最初の4ビットが所定
のデータ値である特定領域分岐命令JMを読み込むと、
演算部7に、その特定領域分岐命令JMのアドレス部に
よって指定される上記特定領域12内のアドレスを計算
させると共に、そのアドレスをレジスタ部9内のプログ
ラムカウンタへセットさせることにより、処理の実行先
を、特定領域分岐命令JMのアドレス部によって指定さ
れる上記特定領域12内のアドレスへ分岐(ジャンプ)
させる。
域分岐命令JMのアドレス部の12ビットデータを4倍
にすると共に、その4倍で得た14ビットデータの上位
側に全ビットが“1”の10ビットを付け、このように
して得られる24ビットデータが示すアドレスへ分岐す
るように構成されている。
いて、内蔵メモリ3あるいは外部メモリ6に格納される
実行対象のプログラムは、図2(B)に例示するよう
に、実数演算処理を行うための実数演算用サブルーチン
14−1,14−2と、整数除算処理を行うための整数
除算用サブルーチン16と、ビットデータ処理を行うた
めのビット操作用サブルーチン18とがメモリ空間10
の上記特定領域12に配置されると共に、他のルーチン
に配置された上記特定領域分岐命令JM−1〜JM−6
の各々によって、その特定領域12内の各サブルーチン
14−1,14−2,16,18へ分岐するように構成
されている。
−1によって実数演算用サブルーチン14−1が呼び出
され、特定領域分岐命令JM−4,JM−5の各々によ
って他の実数演算用サブルーチン14−2が呼び出さ
れ、特定領域分岐命令JM−2,JM−3の各々によっ
て整数除算用サブルーチン16が呼び出され、特定領域
分岐命令JM−6によってビット操作用サブルーチン1
8が呼び出されることを例示している。また、ビット操
作用サブルーチン18は、ビットデータ処理として、例
えば、ビット列中の任意のビットの論理和や論理積など
を求めりたり、ビット列をシフトする、といったビット
演算を行うものである。
の効果について説明する。まず、本実施形態のマイコン
1は、サブルーチンを呼び出すための分岐命令として、
前述した特定領域分岐命令JMの他に、図4(A)に示
す如く8ビットの命令部と24ビットのアドレス部とか
らなる合計4バイトの1命令であって、図4(B)に例
示する如くメモリ空間10の任意のアドレスへ分岐可能
な通常の分岐命令(以下、通常分岐命令という)JSも
有している。尚、図4(B)は、通常分岐命令JS−1
によってサブルーチン20−1が呼び出され、また、通
常分岐命令JS−2,JS−3の各々によって他のサブ
ルーチン20−2が呼び出されることを例示している。
トのアドレス部によって、分岐先のアドレスを全メモリ
空間10中の任意のアドレスに指定できるようになって
おり、このため、通常分岐命令JSの命令長は、最小命
令長の2倍(4バイト)となっている。
する際のマイコン1の動作は、図5のようになる。尚、
図5及び後述する図3において、T1〜T7あるいはT
1〜T6の各々は、CPU2における内部クロック(C
PUクロック)の1周期時間であり、CPU2が動作す
る際の1ステート(基本サイクル)である。
納されている場合には、図5の1段目及び2段目に示す
ように、最初のステートT1で通常分岐命令JSの上位
2バイトが読み込まれ、次のステートT2で通常分岐命
令JSの下位2バイトが読み込まれる。そして、次のス
テートT3で通常分岐命令JSの解読やアドレス計算の
ための内部処理が行われ、その次のステートT4で通常
分岐命令JSが示す分岐先のアドレスの命令が読み込ま
れることとなる。
されている場合、通常分岐命令JSによってサブルーチ
ンを呼び出す際の実行処理時間Tiは、T1〜T3まで
の3ステートとなる。また、プログラムが外部メモリ6
に格納されている場合には、図5の1段目及び3段目に
示すように、最初のステートT1と次のステートT2と
で通常分岐命令JSの上位2バイトが読み込まれ、次の
2ステートT3,T4で通常分岐命令JSの下位2バイ
トが読み込まれる。そして、次のステートT5で通常分
岐命令JSの解読やアドレス計算のための内部処理が行
われ、その次の2ステートT6,T7で通常分岐命令J
Sが示す分岐先のアドレスの命令が読み込まれることと
なる。
されている場合、通常分岐命令JSによってサブルーチ
ンを呼び出す際の実行処理時間Toは、T1〜T5まで
の5ステートとなる。尚、外部メモリ6から命令(詳し
くは2バイトのデータ)を読み出すために2ステートを
要しているのは、外部メモリ6は内蔵メモリ3よりも応
答速度が遅く、アドレスバス4へアドレス情報を出して
からデータバス5を介してデータを確実に読み込めるま
での待ち時間が長いためである。そして、このことは、
後述する図3においても同様である。
と整数除算用サブルーチンとビット操作用サブルーチン
とをメモリ空間10の任意の領域に配置して、その各サ
ブルーチンを通常分岐命令JSで呼び出すようにプログ
ラムを構成すると、それら各サブルーチンを呼び出すた
めに通常分岐命令JSの分の4バイトを要することか
ら、プログラム容量が大きくなってしまい、内蔵メモリ
3にプログラムを格納しきれなくなる可能性が大きくな
る。
た場合には、図5に示したように、実数演算用サブルー
チンと整数除算用サブルーチンとビット操作用サブルー
チンとの各々を呼び出す際の実行処理時間Toが、内蔵
メモリ3にプログラムを格納した場合の実行処理時間T
iよりもただでさえ長くなり、しかも、通常分岐命令J
Sを読み込むためにはメモリへ2回アクセスしなければ
ならない(命令の読み込みサイクルを2回行う必要があ
る)ため、そのメモリへのアクセス回数に応じて実行処
理時間Toが益々長くなってしまう。よって、実数演算
用サブルーチンと整数除算用サブルーチンとビット操作
用サブルーチンとの各々の開始タイミングが遅れて、各
演算処理のリアルタイム性が低下してしまう。
いて、特定領域分岐命令JMを実行する際の動作は、図
3のようになる。即ち、まずプログラムが内蔵メモリ3
に格納されている場合には、図3の1段目及び2段目に
示すように、最初のステートT1で特定領域分岐命令J
Mの全てが読み込まれ、次の2ステートT2,T3で特
定領域分岐命令JMの解読やアドレス計算のための内部
処理が行われる。そして、その次のステートT4で特定
領域分岐命令JMが示す分岐先のアドレスの命令が読み
込まれることとなる。
で行われるのは、本実施形態のマイコン1では所謂パイ
プライン処理によってプログラムを実行しており、その
パイプライン処理の流れを乱さないようにしているため
である。つまり、2つのステートT2,T3のうちの一
方は、実質的な処理を行わない期間か、あるいは、他の
命令の処理期間となっている。
されている場合、特定領域分岐命令JMによってサブル
ーチンを呼び出す際の実行処理時間Tiは、通常分岐命
令JSの場合と同様に、T1〜T3までの3ステートと
なる。また、プログラムが外部メモリ6に格納されてい
る場合には、図3の1段目及び3段目に示すように、最
初のステートT1と次のステートT2との1回の読み込
みサイクルで特定領域分岐命令JMの全てが読み込ま
れ、次の2ステートT3,T4で特定領域分岐命令JM
の解読やアドレス計算のための内部処理が行われる。そ
して、その次の2ステートT5,T6で特定領域分岐命
令JMが示す分岐先のアドレスの命令が読み込まれるこ
ととなる。
されている場合、特定領域分岐命令JMによってサブル
ーチンを呼び出す際の実行処理時間Toは、T1〜T4
までの4ステートで済むこととなる。そこで、本実施形
態のマイコン1では、図2(B)に例示したように、実
数演算用サブルーチン14−1,14−2と、整数除算
用サブルーチン16と、ビット操作用サブルーチン18
とを、メモリ空間10のうちで特定領域分岐命令JMに
より分岐可能な特定領域12に配置して、その各サブル
ーチン14−1,14−2,16,18を、他のルーチ
ン内に設けた特定領域分岐命令JM−1〜JM−6の各
々で呼び出すようにしている。
定領域分岐命令JMによる分岐先の領域を、全メモリ空
間10のうちの特定領域12だけに限定して、その特定
領域分岐命令JMを、図2(A)に示したように1命令
且つ最小命令長で構成するようにし、更に、図2(B)
に例示した如く、実数演算用サブルーチン14−1,1
4−2と整数除算用サブルーチン16とビット操作用サ
ブルーチン18とを上記特定領域12に配置して、その
各サブルーチン14−1,14−2,16,18を特定
領域分岐命令JM−1〜JM−6で呼び出すようにして
いる。
ば、実数演算用サブルーチンと整数除算用サブルーチン
とビット操作用サブルーチンとの各々を呼び出すため
(それら各サブルーチンへ分岐するため)に要するプロ
グラム容量を、最小命令長の2バイトにまで低減するこ
とができ、この結果、プログラムの全容量を低減して、
内蔵メモリ3へ全プログラムを格納できる可能性を大き
くすることができる。また、内蔵メモリ3の容量を小さ
く設定することも可能になる。
令長であり、その命令JMの読み込みを1回のメモリア
クセス動作(1回の命令読み込みサイクル)で行うこと
ができるため、外部メモリ6にプログラムを格納した場
合には、実数演算用サブルーチンと整数除算用サブルー
チンとビット操作用サブルーチンとの各々を呼び出す際
の実行処理時間Toの増加(即ち、それら各サブルーチ
ンの開始タイミングの遅れ)を最低限に抑えることがで
き、実数演算,整数除算,及びビット演算の各演算処理
のリアルタイム性を向上させることができる。
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、上記実施形態のマイコン1では最長命
令長が2バイトであったが、本発明は、最長命令長が1
バイトや4バイトといった2バイト以外のマイコンにつ
いても、同様に適用することができる。
ブルーチン若しくは整数除算用サブルーチン若しくはビ
ット操作用サブルーチンの何れかが、特定領域に配置さ
れるようプログラムされていれば、上記した効果を得る
ことができる。
すブロック図である。
ンピュータの動作を示すタイムチャートである。
ピュータの動作を示すタイムチャートである。
3…内蔵メモリ、4…アドレスバス、5…データバス、
6…外部メモリ、7…演算部、8…制御部、9…レジス
タ部、10…メモリ空間、12…特定領域、14−1,
14−2…実数演算用サブルーチン、16…整数除算用
サブルーチン、18…ビット操作用サブルーチン、JM
…特定領域分岐命令、JS…通常分岐命令
Claims (1)
- 【請求項1】 メモリを内蔵すると共に、外部のメモリ
ともバスを介して接続可能なマイクロコンピュータであ
って、 実行可能な命令として、メモリ空間における特定領域へ
のみ分岐可能であると共に、1命令で且つ最小命令長で
ある特定領域分岐命令を有し、 更に、少なくとも、実数演算処理を行うための実数演算
用サブルーチンと、整数除算処理を行うための整数除算
用サブルーチンと、ビットデータ処理を行うためのビッ
ト操作用サブルーチンとの何れかが、前記特定領域に配
置されていると共に、前記特定領域分岐命令によって前
記特定領域に配置されている前記何れかのサブルーチン
へ分岐するようにプログラムが構成されていること、 を特徴とするマイクロコンピュータ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152590A JP2001067335A (ja) | 1999-06-23 | 2000-05-24 | マイクロコンピュータ |
US09/598,320 US6697938B1 (en) | 1999-06-23 | 2000-06-21 | Microcomputer executing an ordinary branch instruction and a special branch instruction |
EP00113413A EP1063587A3 (en) | 1999-06-23 | 2000-06-23 | Microcomputer executing ordinary as well as special branch instructions |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17706599 | 1999-06-23 | ||
JP11-177065 | 1999-06-23 | ||
JP2000152590A JP2001067335A (ja) | 1999-06-23 | 2000-05-24 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001067335A true JP2001067335A (ja) | 2001-03-16 |
Family
ID=26497740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000152590A Pending JP2001067335A (ja) | 1999-06-23 | 2000-05-24 | マイクロコンピュータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6697938B1 (ja) |
EP (1) | EP1063587A3 (ja) |
JP (1) | JP2001067335A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9116685B2 (en) * | 2011-07-19 | 2015-08-25 | Qualcomm Incorporated | Table call instruction for frequently called functions |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3366929A (en) * | 1964-12-30 | 1968-01-30 | Ibm | Computing system embodying flexible subroutine capabilities |
US4363091A (en) | 1978-01-31 | 1982-12-07 | Intel Corporation | Extended address, single and multiple bit microprocessor |
JPS54104251A (en) * | 1978-02-02 | 1979-08-16 | Toshiba Corp | Data processor |
US5274820A (en) * | 1989-08-14 | 1993-12-28 | International Business Machines Corporation | Method and system for eliminating operation codes from intermediate prolog instructions |
JPH04305736A (ja) | 1991-04-02 | 1992-10-28 | Nec Corp | マイクロプロセッサ |
US5313634A (en) * | 1992-07-28 | 1994-05-17 | International Business Machines Corporation | Computer system branch prediction of subroutine returns |
JPH06150023A (ja) * | 1992-11-06 | 1994-05-31 | Hitachi Ltd | マイクロコンピュータ及びマイクロコンピュータシステム |
JPH07114469A (ja) * | 1993-10-18 | 1995-05-02 | Mitsubishi Electric Corp | データ処理装置 |
US5864689A (en) * | 1995-12-05 | 1999-01-26 | Advanced Micro Devices, Inc. | Microprocessor configured to selectively invoke a microcode DSP function or a program subroutine in response to a target address value of branch instruction |
US5721945A (en) * | 1996-05-06 | 1998-02-24 | Advanced Micro Devices | Microprocessor configured to detect a DSP call instruction and to direct a DSP to execute a routine corresponding to the DSP call instruction |
JPH10171665A (ja) * | 1996-12-09 | 1998-06-26 | Toshiba Corp | ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機 |
EP0848323B1 (en) * | 1996-12-10 | 2004-02-25 | Texas Instruments Incorporated | Improvements in the branch prediction within a pipelined microprocessor |
US6167506A (en) | 1997-11-17 | 2000-12-26 | Advanced Micro Devices, Inc. | Replacing displacement in control transfer instruction with encoding indicative of target address, including offset and target cache line location |
US6170054B1 (en) * | 1998-11-16 | 2001-01-02 | Intel Corporation | Method and apparatus for predicting target addresses for return from subroutine instructions utilizing a return address cache |
-
2000
- 2000-05-24 JP JP2000152590A patent/JP2001067335A/ja active Pending
- 2000-06-21 US US09/598,320 patent/US6697938B1/en not_active Expired - Fee Related
- 2000-06-23 EP EP00113413A patent/EP1063587A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1063587A2 (en) | 2000-12-27 |
EP1063587A3 (en) | 2001-01-03 |
US6697938B1 (en) | 2004-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2810068B2 (ja) | プロセッサシステム、コンピュータシステム及び命令処理方法 | |
TWI476597B (zh) | 資料處理裝置及半導體積體電路裝置 | |
JP2001092662A (ja) | プロセッサコア及びこれを用いたプロセッサ | |
JP2773471B2 (ja) | 情報処理装置 | |
JP4004915B2 (ja) | データ処理装置 | |
JPS62115542A (ja) | 情報処理装置 | |
US6044455A (en) | Central processing unit adapted for pipeline process | |
JP2001067335A (ja) | マイクロコンピュータ | |
US6260136B1 (en) | Substitute register for use in a high speed data processor | |
JP2636821B2 (ja) | 並列処理装置 | |
JP3147884B2 (ja) | 記憶装置及び情報処理装置 | |
JP4545777B2 (ja) | データ処理装置 | |
JP3102399B2 (ja) | データ処理装置及び方法 | |
JP2721610B2 (ja) | プログラマブルコントローラ | |
JP4702004B2 (ja) | マイクロコンピュータ | |
JP2721611B2 (ja) | プログラマブルコントローラ | |
JP2785820B2 (ja) | 並列処理装置 | |
JP2927281B2 (ja) | 並列処理装置 | |
JP2002163104A (ja) | マイクロコンピュータ | |
JP2020140290A (ja) | 中央演算処理装置 | |
JP4498338B2 (ja) | データ処理装置 | |
JP3239042B2 (ja) | マイクロコンピュータ | |
JPH06301532A (ja) | マイクロプロセッサ装置 | |
JPS61112240A (ja) | デ−タ処理装置 | |
JPH07160498A (ja) | マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |