JPH0289311A - 開孔部の形成方法 - Google Patents
開孔部の形成方法Info
- Publication number
- JPH0289311A JPH0289311A JP24198288A JP24198288A JPH0289311A JP H0289311 A JPH0289311 A JP H0289311A JP 24198288 A JP24198288 A JP 24198288A JP 24198288 A JP24198288 A JP 24198288A JP H0289311 A JPH0289311 A JP H0289311A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- insulating film
- etching
- lower layer
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、開孔部の形成方法、特に、半導体集積回路の
スルーホールの形成に関する。
スルーホールの形成に関する。
[発明の概要]
本発明は、半導体集積回路の導電配線層間の層となる絶
縁膜に開孔部を形成する方法において、絶縁膜上に多層
レジストパターンを形成し、下層レジストをエツチング
する際に、該下層レジストの側壁に前記絶縁膜の再付着
物膜を形成し、次いで前記絶縁膜をエツチングすること
により、プラズマエツチング時のレジスト後退を防止し
て、寸法精度の高い開孔部を形成出来るようにしたもの
である。
縁膜に開孔部を形成する方法において、絶縁膜上に多層
レジストパターンを形成し、下層レジストをエツチング
する際に、該下層レジストの側壁に前記絶縁膜の再付着
物膜を形成し、次いで前記絶縁膜をエツチングすること
により、プラズマエツチング時のレジスト後退を防止し
て、寸法精度の高い開孔部を形成出来るようにしたもの
である。
し従来の技術]
近年、半導体集積回路の微細化に伴いこの種の開孔部の
形成方法として反応性イオンエツチングが用いられてい
る。第7図に示すように、下方側の導電配線層であるア
ルミニウム膜!上の絶縁膜2(SiOx)の所定位置に
、RIEを用いてスルーホール2aを形成し、次に、絶
縁膜2及びスルーホール2a内にアルミニウムの堆積を
行い、上方側のアルミニウム膜3を形成している。しか
し、同図が示すように、RIEは異方性のエツチングで
あるため、スルーホール2aは、段差が急峻(垂直)で
あり、アルミニウム膜3の堆積を行なうとカバレッジが
悪く、段切れが生じる問題があった。
形成方法として反応性イオンエツチングが用いられてい
る。第7図に示すように、下方側の導電配線層であるア
ルミニウム膜!上の絶縁膜2(SiOx)の所定位置に
、RIEを用いてスルーホール2aを形成し、次に、絶
縁膜2及びスルーホール2a内にアルミニウムの堆積を
行い、上方側のアルミニウム膜3を形成している。しか
し、同図が示すように、RIEは異方性のエツチングで
あるため、スルーホール2aは、段差が急峻(垂直)で
あり、アルミニウム膜3の堆積を行なうとカバレッジが
悪く、段切れが生じる問題があった。
そこで、第8図に示すように、絶縁膜2の上にレジスト
4を形成し、このレジスト4をマスクとして等方性のエ
ツチングを行なって、絶縁膜2に湾曲凹部2bを形成し
、次に、マスクの開孔幅で異方性のエツチングであるR
IEを行い垂直孔2cを、下地のアルミニウム膜lが露
出するまで形成して、上方側のアルミニウム膜のカバレ
ッジを良くして段切れを防止する方法が講じられている
。
4を形成し、このレジスト4をマスクとして等方性のエ
ツチングを行なって、絶縁膜2に湾曲凹部2bを形成し
、次に、マスクの開孔幅で異方性のエツチングであるR
IEを行い垂直孔2cを、下地のアルミニウム膜lが露
出するまで形成して、上方側のアルミニウム膜のカバレ
ッジを良くして段切れを防止する方法が講じられている
。
てしまう問題がある。また、これを避けるため、RIE
のイオン性を弱くして行なうと、R16時にレジスト後
退が起こりやすくなり、スルーホール底部の寸法が大き
くなる問題がある。
のイオン性を弱くして行なうと、R16時にレジスト後
退が起こりやすくなり、スルーホール底部の寸法が大き
くなる問題がある。
本発明は、このような従来の問題点に着目して創案され
たものであって、エツチング時にレジストの後退のない
、寸法精度の高い開孔部の形成方法を得んとするもので
ある。
たものであって、エツチング時にレジストの後退のない
、寸法精度の高い開孔部の形成方法を得んとするもので
ある。
[発明が解決しようとする課i]
しかしながら、このような従来例においては、第8図に
示す矢印の方向にレジスト4が後退し、開孔のマスク幅
Wが拡がり、スルーホールの低寸法が設計値より大きく
なってしまい、ともすると、下地のアルミニウム膜!(
配線)の配線幅よりも大きくなってしまう問題もある。
示す矢印の方向にレジスト4が後退し、開孔のマスク幅
Wが拡がり、スルーホールの低寸法が設計値より大きく
なってしまい、ともすると、下地のアルミニウム膜!(
配線)の配線幅よりも大きくなってしまう問題もある。
また、RIEのイオン性を強くすると、アルミニウム膜
lのオーバーエッチ時にアルミニウムがスパッタされ、
アルミクラウンと称される再付着物5がスルーホール(
垂直孔2c)内壁に付着し[課題を解決するための手段
] そこで、本発明は、絶縁膜上に多層レジストパターンを
形成し、下層レジストをエツチングする際に、該下層レ
ジストの側壁jこ前記絶縁膜の再付着物膜を形成し、次
いで前記絶縁膜をエツチングすることを、その解決手段
としている。
lのオーバーエッチ時にアルミニウムがスパッタされ、
アルミクラウンと称される再付着物5がスルーホール(
垂直孔2c)内壁に付着し[課題を解決するための手段
] そこで、本発明は、絶縁膜上に多層レジストパターンを
形成し、下層レジストをエツチングする際に、該下層レ
ジストの側壁jこ前記絶縁膜の再付着物膜を形成し、次
いで前記絶縁膜をエツチングすることを、その解決手段
としている。
[作用]
下層レジストをエツチングする際に、下層レジストの側
壁に絶縁膜の再付着物膜が形成され、この再付着物膜が
エツチング時の、マスクとしての下層レジストの後退を
阻止する。このため、絶縁膜に形成される開孔部の寸法
精度は高くなる。
壁に絶縁膜の再付着物膜が形成され、この再付着物膜が
エツチング時の、マスクとしての下層レジストの後退を
阻止する。このため、絶縁膜に形成される開孔部の寸法
精度は高くなる。
[実施例]
以下、本発明に係る開孔部の形成方法の詳細を図面に示
す実施例に基づいて説明する。
す実施例に基づいて説明する。
図中、lは第1の配線層である例えばアルミニウム膜で
あり、2はアルミニウム膜l上に形成されているSiO
*で成る絶縁膜である。
あり、2はアルミニウム膜l上に形成されているSiO
*で成る絶縁膜である。
先ず、絶縁膜2上に、ポジ型のレジストを塗布し、それ
を200℃以上に加熱(ハードベイク)して比較的厚い
下層レジスト6を形成する。次に、下層レジスト6の上
に、薄い酸化シリコン(SiO2)でなる中間層7を形
成する。さらに、中間層7の上に、パターン形成用のレ
ジストを塗布し、それを露光し、現像して、マスクとな
る上層レジスト8を形成する(第1図)。
を200℃以上に加熱(ハードベイク)して比較的厚い
下層レジスト6を形成する。次に、下層レジスト6の上
に、薄い酸化シリコン(SiO2)でなる中間層7を形
成する。さらに、中間層7の上に、パターン形成用のレ
ジストを塗布し、それを露光し、現像して、マスクとな
る上層レジスト8を形成する(第1図)。
次に、第2図に示すように、上層レジスト8をマスクと
して、中間層7をRIEによってエツチングする。
して、中間層7をRIEによってエツチングする。
次に、第3図に示すようlこ、この中間層7をマスクに
して、電極にかける電圧を一600V、雰囲気(0,)
を50cc、7mTorrの条件でRIEを行ない、下
層レジスト6のエツチングを行なう。このRIEにより
、上層レジスト8は、除去され、中間層7が露出した状
態となる。また、エツチングされた下層レジスト6及び
中間層7の側壁には、RfEによって露出した絶縁膜2
がスパッタされて、同図に示すような再付着物9が付着
する。
して、電極にかける電圧を一600V、雰囲気(0,)
を50cc、7mTorrの条件でRIEを行ない、下
層レジスト6のエツチングを行なう。このRIEにより
、上層レジスト8は、除去され、中間層7が露出した状
態となる。また、エツチングされた下層レジスト6及び
中間層7の側壁には、RfEによって露出した絶縁膜2
がスパッタされて、同図に示すような再付着物9が付着
する。
次に、このように再付着物9が形成された下層レジスト
6及び中間層7をマスクにして、先ず等方性のエツチン
グを行ない、絶縁膜2の上部に湾曲凹部(アンダーカッ
ト)2bを形成する。なお、この際に、湾曲凹部2bが
形成し易いように、雰囲気ガスCF 4にO3を添加し
た条件(例えば、CP−10t=5015c c、0.
8To r r、300W)でプラズマエツチングを行
なっても、再付着物9が付いているため、下層レジスト
6の後退がない。
6及び中間層7をマスクにして、先ず等方性のエツチン
グを行ない、絶縁膜2の上部に湾曲凹部(アンダーカッ
ト)2bを形成する。なお、この際に、湾曲凹部2bが
形成し易いように、雰囲気ガスCF 4にO3を添加し
た条件(例えば、CP−10t=5015c c、0.
8To r r、300W)でプラズマエツチングを行
なっても、再付着物9が付いているため、下層レジスト
6の後退がない。
しかも、中間層7と再付着物9は、前記プラズマエツチ
ングの際に除去される。
ングの際に除去される。
次に、この下層レジスト6をマスクにしてRIEを行な
うことにより、絶縁膜2に垂直孔2cが形成される(第
5図)。この場合、下層レジスト6の後退は起こらない
ため、垂直孔2cの低部は大きくなることがない。
うことにより、絶縁膜2に垂直孔2cが形成される(第
5図)。この場合、下層レジスト6の後退は起こらない
ため、垂直孔2cの低部は大きくなることがない。
そして、下層レジスト6を除去した後、第2の配線層で
ある例えばアルミニウム膜10を堆積させれば、カバレ
ッジのよい配線が形成出来る。
ある例えばアルミニウム膜10を堆積させれば、カバレ
ッジのよい配線が形成出来る。
以上、実施例について説明したが、この他に各種の設計
変更が可能であり、例えば、上記実施例において、下層
レジスト6をポジ型のレジストで形成したが、これに限
るものではない。
変更が可能であり、例えば、上記実施例において、下層
レジスト6をポジ型のレジストで形成したが、これに限
るものではない。
また、中間層7及び上層レジスト8においても上記した
材質に限るものではない。
材質に限るものではない。
さらに、上記実施例においては、三層レジストの構造を
本発明に適用したが、2層その他の多層レジスト構造を
適用しても勿論よい。
本発明に適用したが、2層その他の多層レジスト構造を
適用しても勿論よい。
[発明の効果]
以上の説明から明らかなように、本発明に係る開孔部の
形成方法によれば、プラズマエツチングなどの際に、レ
ジストマスクの後退がなく、寸法精度の高い開孔部(ス
ルーホール、コンタクトホール等)を形成出来る効果が
ある。
形成方法によれば、プラズマエツチングなどの際に、レ
ジストマスクの後退がなく、寸法精度の高い開孔部(ス
ルーホール、コンタクトホール等)を形成出来る効果が
ある。
第1図〜第6図は本発明に係る開孔部の形成方法の実施
例を示す断面図、第7図及び第8図は従来例を示ず断面
図である。 1・・・アルミニウム膜、2・・・絶縁膜、6・・・下
層レジスト、7・・・中間層、8・・・上層レジスト、
9・・・再付着物。 賞た分] 第1図 T フチe巳 イρΣり 第3図 り宍F゛ フl≦i づ3タリ 第2図 T茫例 第4図 実た例 第5図 従来〈BΣり 第7図 Tた例 第6図 従末例 第8図 手続補正書、。 明細書 事件の表示 昭和63年特許願第241982号 発明の名称 開孔部の形成方法 補正をする者 事件との関係
例を示す断面図、第7図及び第8図は従来例を示ず断面
図である。 1・・・アルミニウム膜、2・・・絶縁膜、6・・・下
層レジスト、7・・・中間層、8・・・上層レジスト、
9・・・再付着物。 賞た分] 第1図 T フチe巳 イρΣり 第3図 り宍F゛ フl≦i づ3タリ 第2図 T茫例 第4図 実た例 第5図 従来〈BΣり 第7図 Tた例 第6図 従末例 第8図 手続補正書、。 明細書 事件の表示 昭和63年特許願第241982号 発明の名称 開孔部の形成方法 補正をする者 事件との関係
Claims (1)
- (1)絶縁膜上に多層レジストパターンを形成し、下層
レジストをエッチングする際に、該下層レジストの側壁
に前記絶縁膜の再付着物膜を形成し、次いで前記絶縁膜
をエッチングすることを特徴とする開孔部の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24198288A JPH0289311A (ja) | 1988-09-27 | 1988-09-27 | 開孔部の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24198288A JPH0289311A (ja) | 1988-09-27 | 1988-09-27 | 開孔部の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0289311A true JPH0289311A (ja) | 1990-03-29 |
Family
ID=17082484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24198288A Pending JPH0289311A (ja) | 1988-09-27 | 1988-09-27 | 開孔部の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0289311A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8522485B2 (en) | 2007-12-10 | 2013-09-03 | Katayama Kogyo Co., Ltd. | Vehicle sash door and protector and center channel for the same |
-
1988
- 1988-09-27 JP JP24198288A patent/JPH0289311A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8522485B2 (en) | 2007-12-10 | 2013-09-03 | Katayama Kogyo Co., Ltd. | Vehicle sash door and protector and center channel for the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07193121A (ja) | 半導体装置の製造方法 | |
US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
JPH10268347A (ja) | Tft基板およびその製造方法 | |
JPH05326385A (ja) | 半導体装置の製造方法 | |
JPH0289311A (ja) | 開孔部の形成方法 | |
JPH0774087A (ja) | Mlrパターン形成方法 | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
JPS63271958A (ja) | 多層配線形成方法 | |
JP3592870B2 (ja) | 半導体装置の製造方法 | |
JPH0590197A (ja) | 半導体装置の製造方法 | |
JPS5840338B2 (ja) | 半導体装置の製造法 | |
JP2694777B2 (ja) | 半導体装置の製造方法 | |
KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
JP2715877B2 (ja) | 半導体装置の製造方法 | |
KR100645459B1 (ko) | 반도체 장치 제조 방법 | |
JPH07263571A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
KR100523605B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
JPH01272133A (ja) | 半導体装置 | |
JPH05109719A (ja) | 半導体装置の製造方法 | |
JP3416714B2 (ja) | 半導体装置の製造方法 | |
JP2001176963A (ja) | 半導体装置の製造方法 | |
JPH0414830A (ja) | 半導体装置の製造方法 | |
JPS59181614A (ja) | 半導体装置の製造方法 | |
JPH07142776A (ja) | パターンの形成方法 |