JPH0286133A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体技術さらには半導体集積回路の形成に
適用して特に有効な技術に関するもので、例えば半導体
集積回路におけるバイポーラトランジスタの形成に利用
して有効な技術に関する。

［従来の技術］ 微細なトランジスタを容易に制御性良く作ることができ
る技術としてＳＳＴ　（スーパ・セルファラインド・プ
ロセス・テクノロジー）技術が提案されている。このＳ
ＳＴによる製造技術については、例えば、特公昭５５−
２７４６９号公報等に記載されている。そのＳＳＴ技術
の一例の概要をアクティブ領域の製造を中心に説明すれ
ば下記のとおりである。

即ち、Ｎ＋型埋込層が形成されたＰ型車結晶基板（図示
せず）上にＮ型のエピタキシャル層１を形成した後、そ
のエピタキシャル層１の所定部分を削って核部にフィー
ルド酸化膜（図示せず）を形成する。次いで、エピタキ
シャル層１の形成された半導体基板の表面（主面）にシ
リコン酸化膜２およびボロン添加シリコン酸化膜３を順
次に形成し、次にボロン添加シリコン酸化膜３の表面に
、エミッタ領域に相当する開口４ａを持つホトレジスト
被膜４を形成する。次に、上記ホトレジスト被膜４をマ
スクとしてボロン添加シリコン酸化膜３およびシリコン
酸化膜２をエツチングする。その際、ボロン添加シリコ
ン酸化膜３およびシリコン酸化膜２がサイドエツチング
され、それによって形成される開口５がベース領域に相
当する大きさとなるようにする。さらに、上記ホトレジ
スト被膜４をマスクにして、エピタキシャル層１の表面
へ窒素イオンを打ち込んでエミッタ領域に相当する領域
に窒素イオン注入領域６を形成する。ここまで終了した
状態が第２図（Ａ）に示されている。

次に、上記でマスクとして用いたホトレジスト被膜４を
剥離し、無添加ポリシリコン／！！！！７を全面に形成
してから、熱処理によりボロン添加シリコン酸化膜３の
ボロンを無添加ポリシリコン層７に拡散させ、ボロン添
加ポリシリコン層７ａに変じさせる。その際、無添加ポ
リシリコンＭ７のうち窒素イオン注入領域６上側部分だ
けはボロンが拡散されず、無添加ポリシリコンＭ７とし
てそのまま残ることになる。また、このときボロン添加
シリコン酸化膜３からエピタキシャルＮＩｌ内にもボロ
ンが拡散される。これによってＰ”型半導体領域つまり
グラフトベース領域が形成される０次に、ポリシリコン
Ｍ７のボロン無添加部分をエツチングすると、第２図（
Ｂ）に図示のようになる。

その後、熱酸化すると、第２図（Ｃ）に示すようにボロ
ン添加ポリシリコン膜７ａとエピタキシャルＭ１の窒素
イオン注入領域６にシリコン酸化膜８が形成されるが、
窒素イオン注入領域６では、注入窒素イオンのために酸
化速度が遅くなり、その結果、その部分のシリコン酸化
膜８はボロン添加ポリシリコン膜７ａに形成されるシリ
コン酸化膜８の厚さよりも薄くなる。

次に、第２図（Ｄ）に図示のように窒素イオン注入領域
６上のシリコン酸化膜８とと窒素注入領域６とをエツチ
ングする。

その後、種々の工程を経て第２図（Ｅ）に示す半導体装
置が製造されることになる。

［発明が解決しようとする課題］ しかしながら、上記製造方法によれば下記のような問題
点が惹起される。

即ち、上記製造方法によれば、窒素イオン打込みのため
ホトレジスト被膜４の開口４ａはエミッタ領域に相当す
る大きさとなっており、このホトレジスト被膜４を用い
てエミッタ領域およびベース領域に相当する開口５を形
成している。つまり、ボロン添加シリコン酸化膜３およ
びシリコン酸化膜２をサイドエツチングし、それによっ
て形成される開口５がベース領域に相当する大きさとな
るようにしている。そして、このサイドエツチングされ
た部分にはベース引出し電極のコンタタクト部が形成さ
れることになるが、サイドエツチングの深さを精密に制
御するのは相当に困難である。

また、ベース領域に相当する開口５が正確に形成された
か否かを検査して、次の工程へ進むことが、品質管理上
不可欠であるが、開口５のサイドエツチングされた部分
は、ホトレジスト被８４の下になるので、上からｍｓす
ることができない。

その結果、品質管理が不可能になり、サイ・ドエッチン
グの制御が困難であることと相俟って製造された半導体
装置の信頼性・歩留りの低下が惹起されることになる。

この発明の目的は、いわゆるＳＳＴ構造のバイポーラト
ランジスタの信頼性・歩留りの向上が図れる半導体製造
技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

本発明に係る半導体装置の製造方法は、半導体基板の主
面に第１の絶縁層、不純物添加ポリシリコン層および第
２の絶縁層を順次に形成し、上記第２の絶縁層および不
純物添加ポリシリコン層のエミッタ領域およびベース領
域に相当する領域に方向性ドライエツチングによって開
口を形成し、次いで不純物添加ポリシリコン層の開口内
露出部分を酸化し、さらに上記開口内を含む全面に無添
加ポリシリコン層を形成し、無添加ポリシリコン層の開
口内側壁部分に絶縁膜からなるサイドウオールを形成し
、不純物の打込みによって上記無添加ポリシリコン層の
平坦部のみを不純物添加ポリシリコン層に変じさせ、上
記サイドウオールおよび無添加ポリシリコン層をエツチ
ングによって除去し、上記第２の絶縁層上および開口内
の平坦部に位置する不純物添加ポリシリコン層をマスク
に上記サイドウオールの厚さに相当するベースコンタク
ト溝を形成し、その後、ポリシリコンからなるサイドウ
オール形成および該サイドウオールへの不純物添加ポリ
シリコン層からの不純物拡散を通じてベース引出し電極
のコンタクト部を形成すると共に同時に該不純物拡散に
よって半導体基板内にグラフトベースを形成し、該ベー
スコンタクト部の酸化の後、真性ベース領域、エミッタ
領域およびエミッタ引出し電極の形成を行なうようにし
たものである。

［作用］ 上記した手段によれば、半導体基板上に第１の絶縁層お
よび不純物添加ポリシリコン層および第２の絶縁層を形
成し、この第２の絶縁層および不純物添加ポリシリコン
層のエミッタ領域およびベース領域に相当する領域に方
向性ドライエツチングによって開口を形成し、無添加ポ
リシリコン層の形成後に開口内に形成した絶縁膜からな
るサイドウオールを利用して該サイドウオールに相当す
るベースコンタクト溝を形成するようにしたので、ベー
スコンタクト溝の大きさ制御が容易化され、さらにベー
スコンタクト溝を形成後上方からの観察が容易化される
という作用によって、信頼性・歩留りの向上という上記
目的が達成されることになる。

［実施例］ 以下、本発明を実施例に従って説明する。

第１図（Ａ）〜（１）は、本発明の実施例によるＮＰＮ
トランジスタの形成を示すものである。

その概要をアクティブ領域の製造を中心に説明すれば下
記のとおりである。

即ち、Ｎ＋型埋込層が形成されたＰ型車結晶基板く図示
せず）上にＮ型のエピタキシャル層１０を形成した後、
そのエピタキシャル層１０の所定部分を削って腋部にフ
ィールド酸化膜（図示せず）を形成する。次いで、エピ
タキシャル層１０の形成された半導体基板の表面（主面
）に第１の絶縁層であるシリコン酸化膜１１およびシリ
コン窒化膜１２を形成する。ここでシリコン酸化１１１
１１の形成は半導体基板の表面を酸化させることによっ
て、またシリコン窒化膜１２の形成は低圧ＣＶＤ法によ
って行われ、それらの厚さはそれぞれ約５０ｎｍ程度と
なるようにされている。次いで、上記シリコン窒化膜１
２上に、将来のベース引出し電極となるボロン添加ポリ
シリコン膜（不純物添加ポリシリコン）１３および約１
１００ｎのシリコン酸化膜（第２の絶縁層）１４を低圧
ＣＶＤ法およびその他の方法により順次堆積する。ここ
まで終了した状態が第１図（Ａ）に示されている。

次に、エミッタ領域およびベース領域に相当する開口を
持つホトレジスト被膜をマスクにした方向性ドライエツ
チングにより、シリコン酸化膜１４およびボロン添加ポ
リシリコン膜１３のエミッタ領域およびベース領域に相
当する領域に開口１５を形成する。

さらに、上記ボロン添加ポリシリコン膜１３の開口１５
内に露出する面に熱酸化によって５〜１０ｎｍ程度のシ
リコン酸化膜１６を形成する。その後、開口１５内を含
む全面に、約２００ｎｍの無添加ポリシリコン膜１７と
約２００ｎｍのシリコン酸化ｗＡ１８とを例えば低圧Ｃ
ＶＤ法等の方法により順次に形成した状態が第２図（Ｂ
）に示されている。

次に、シリコン酸化膜）８に方向性ドライエツチングを
施すことによって該シリコン酸化膜１８からなるサイド
ウオール１８ａを開口１５側壁部分に形成する。

その後、ボロンを２０ＫｅＶ以下の加速電圧、つまり低
加速電圧でイオン打込みし、アニールを９００℃で１０
分程度行う。すると、サイドウオール１８ａの下側を除
く無添加ポリシリコン膜１７の平坦部はボロン添加ポリ
シリコン１７ａに変じる。一方、サイドウオール１８ａ
によってマスクされた平坦部分１７ｂと、ポリシリコン
膜１７の開口１５内直立部分１７ｃはそのまま無添加ポ
リシリコンとして残る。この状態が第２図（Ｃ）に示さ
れている。

次に、弗酸系のエツチング液で開口１５の側面のサイド
ウオール１８ａを除去し、続いて１例えばヒドラジンま
たは水酸化カリ溶液等のエツチング溶液でボロン無添加
部分１７ｂ、１７ｃのみを除去する。このとき、シリコ
ン酸化膜１４の上にあるボロン添加ポリシリコン膜１７
ａの端部が開口１５内に突出した状態となる（第２図（
Ｄ））。

その後、方向性のドライエツチングによってボロン添加
ポリシリコン膜１７ａをマスクとしてシリコン窒化膜１
２を選択的にエツチングする。すると、第１図（Ｅ）に
示すように、シリコン窒化膜１２には上記サイドウオー
ル１８ａの厚さに相当する約２００ｎｍの微細な溝１９
が形成されることになる。

次に、弗硝酸によりボロン添加ポリシリコン膜１７ａを
除去した後、弗酸系の薄いエツチング液によりシリコン
酸化膜１６を除去する。このエツチングでシリコン酸化
膜１１．１４も、シリコン酸化膜１６の膜厚と同量分同
時にエツチングされるが、元々の厚さに比較して、無視
できる量である。その後、第１図（Ｆ）に図示のように
方向性のドライエツチングによりシリコン窒化膜１２を
マスクにして、シリコン酸化膜を約７５ｎｍ除去すると
、溝１９に対応する部分のシリコン酸化膜１１が除去さ
れベースコンタクト溝１９ａが形成されることになる。

なお、シリコン酸化膜１４の方は約２５ｎｍ程度の膜厚
で残る。

次に、第１図（Ｇ）に図示のように、後述のＰ′″グラ
フトベースへのコンタクト部となるサイドウオール２１
をボロン添加ポリシリコン膜１３に連続するようにサイ
ドウオール形成技術によって形成する。つまり、約５０
０ｎｍの厚さのボロン添加ポリシリコン膜を低圧ＣＶＤ
法等のカバレッジの良い方法で開口１５内を含む全面に
均一な膜厚で形成した後、該ボロン添加ポリシリコン膜
を方向性ドライエツチングにより約５２５ｎｍ分を除去
して形成する。

次に、第１図（Ｈ）に図示のように、シリコン酸化膜２
２を、シリコン酸化膜１４とサイドウオール２１との上
に熱処理により形成する。その際、加熱によりサイドウ
オール２１のボロンがエピタキシャル層１０中に拡散し
、Ｐ＋グラフトベース２３が形成される。

次に、第１図（Ｉ）に図示のようにシリコン酸化膜２２
をマスクにして、方向性ドライエツチングによりシリコ
ン窒化膜１２とシリコン酸化膜１１を除去して、開口１
５内にエピタキシャルＭ１０の表面を露出させる。次に
、低圧ＣＶＤ法等により無添加ポリシリコン膜２４を約
２００ｎｍの膜厚で堆積する。その後、堆積した無添加
ポリシリコン膜２４に、２０ＫｅＶ程度の加速電圧でボ
ロンをイオン打込みしてから熱処理し、ポリシリコン膜
２４からボロンを拡散して、エピタキシャルＭ１０にＰ
＋型の真性ベース領域２５を形成する。さらに、ヒ素を
ポリシリコン［２４にイオン打込みし、続いて熱処理す
ることでＮ＋型のエミッタ領域２６を形成し、Ｎ＋型、
Ｐ＋型のそれぞれの領域と、引出し電極２４ａが形成さ
れる。その後、ホトリソプラノィの技術により、ポリシ
リコン膜２４をエミッタ領域２６を覆う適当な大きさに
加工し、トランジスタとしての形成を終了する。

上記実施例によれば下記のような効果を得ることができ
る。

即ち、上記実施例によれば、ベース引出し電極１３とＰ
＋型のグラフトベースとの接続はベースコンダクト溝１
９ａを通じて行なわれ、その溝１９ａの幅は、シリコン
酸化膜１８の膜厚で決まることになる。従って、サイド
ウオール１８ａの厚さを１１００ｎ程度に形成すること
によって、ベースコンタクトの幅を１１００ｎ程度まで
微細化することができる。そして、この微細化により。

グラフトベースを含めたベース領域２５の幅は、エミッ
タ領域２６の幅より約１μｍ大きくなる程度となる。こ
れにより従来のＳＳＴにより製造された半導体装置の溝
＠３５０〜５００に比較して１／１．５以下に縮小でき
ることになる。またベース領域の幅は、従来の１．５〜
２μｍのものが、１μｍ程度になるので１／１．２〜１
／２．０に縮小することができる。その結果、エミッタ
領域の幅が１μｍになることで、トランジスタのコレク
タベース間の寄生容量は、７〜８割に低減される。さら
に素子の寸法のばらつきが従来の±１１００ｎ程度から
±２０ｎｍに大きく低減できて、半導体集積回路自体の
性能も大きく向上する。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例では、開口１５の側面の無添加ポリ
シリコン膜を除去する手段として、ヒドラジンまたは水
酸化カリ溶液を利用したが、それ以外にボロンを添加し
た場合と無添加とでエツチングに対する選択性に差異が
生ずる手段であれば。

いずれも適用可能である。

なお、本発明の技術をバイポーラロジックＬＳＩに適用
すれば、効果的であるが、バイポーラメモリＬＳＩに応
用し得る。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

ベース領域およびエミッタ領域に対応する穴を、サイド
エツチングしないで本発明に係る半導体装置の製造方法
は、半導体基板の主面に第１の絶縁層、不純物添加ポリ
シリコン層および第２の絶縁層を順次に形成し、上記第
２の絶縁層および不純物添加ポリシリコン層のエミッタ
領域およびベース領域に相当する領域に方向性ドライエ
ツチングによって開口を形成し、次いで不純物添加ポリ
シリコン層の開口内露出部分を酸化し、さらに上記開口
内を含む全面に無添加ポリシリコン層を形成し、無添加
ポリシリコン層の開口内側壁部分に絶縁膜からなるサイ
ドウオールを形成し、不純物の打込みによって上記無添
加ポリシリコン層の平坦部のみを不純物添加ポリシリコ
ン層に変じさせ、上記サイドウオールおよび無添加ポリ
シリコン層をエツチングによって除去し、上記第２の絶
縁層上および開口内の平坦部に位置する不純物添加ポリ
シリコン層をマスクに上記サイドウオールの厚さに相当
するベースコンタクト溝を形成し、その後、ポリシリコ
ンからなるサイドウオール形成および該サイドウオール
への不純物添加ポリシリコン層からの不純物拡散を通じ
てベース引出し電極のコンタクト部を形成すると共に同
時に該不純物拡散によって半導体基板内にグラフトベー
スを形成し、該ベースコンタクト部の酸化の後、真性ベ
ース領域、エミッタ領域およびエミッタ引出し電極の形
成を行なうようにしたので、ベースコンタクト溝の大き
さ制御が容易化され、さらにベースコンタクト溝を形成
後上方からの観察が容易化され、その結果、信頼性・歩
留りの向上が図れることになる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｉ）は本発明を適用して得られるバイ
ポーラトランジスタの製造方法を工程順に示した縦断面
図、 第２図（Ａ）〜（Ｅ）は従来のバイポーラトランジスタ
の製造方法を工程順に示した縦断面図である。 １１．１４，１６，１８，２２・・・・シリコン酸化膜
、１２・・・・シリコン窒化膜、１３，１７゜２４°°
゛°ポリシリコン膜、１５・・・・穴、１８ａ。 ２１・・・・サイドウオール、１９ａ・・・・ベースコ
ンタクト溝、２５・・・・Ｐ″″型の真性ベース領域、
２６・・・・Ｎ＋型のエミッタ領域。 第 図 （ξう （−Ｆ） ｌｑａへ゛−スコニク７ト這 第 図 （Ｅ５ン （Ｃ） 第 （Ｄ） 図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面に第１の絶縁層、不純物添加ポリ
   シリコン層および第２の絶縁層を順次に形成し、上記第
   ２の絶縁層および不純物添加ポリシリコン層のエミッタ
   領域およびベース領域に相当する領域に方向性ドライエ
   ッチングによって開口を形成し、次いで不純物添加ポリ
   シリコン層の開口内露出部分を酸化し、さらに上記開口
   内を含む全面に無添加ポリシリコン層を形成し、無添加
   ポリシリコン層の開口内側壁部分に絶縁膜からなるサイ
   ドウォールを形成し、不純物の打込みによって上記無添
   加ポリシリコン層の平坦部のみを不純物添加ポリシリコ
   ン層に変じさせ、上記サイドウォールおよび無添加ポリ
   シリコン層をエッチングによって除去し、上記第２の絶
   縁層上および開口内の平坦部に位置する不純物添加ポリ
   シリコン層をマスクに上記サイドウォールの厚さに相当
   するベースコンタクト溝を形成し、その後、ポリシリコ
   ンからなるサイドウォールの形成と該サイドウォールへ
   の不純物添加ポリシリコン層からの不純物拡散を通じて
   ベース引出し電極のコンタクト部を形成すると共に同時
   に該不純物拡散によって半導体基板内にグラフトベース
   を形成し、該ベースコンタクト部の酸化の後、真性ベー
   ス領域、エミッタ領域およびエミッタ引出し電極の形成
   を行うようにしたことを特徴とする半導体装置の製造方
   法。 ２、前記第１の絶縁層は、シリコン酸化膜と、シリコン
   窒化膜とからなることを特徴とする特許請求の範囲第１
   項記載の半導体装置の製造方法。 ３、前記第２の絶縁層は、シリコン酸化膜からなること
   を特徴とする特許請求の範囲第１項または第２項記載の
   半導体装置の製造方法。