JPH028444Y2 - - Google Patents
Info
- Publication number
- JPH028444Y2 JPH028444Y2 JP1981101560U JP10156081U JPH028444Y2 JP H028444 Y2 JPH028444 Y2 JP H028444Y2 JP 1981101560 U JP1981101560 U JP 1981101560U JP 10156081 U JP10156081 U JP 10156081U JP H028444 Y2 JPH028444 Y2 JP H028444Y2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- voltage
- circuit
- output
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 22
- 238000009499 grossing Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
この考案は位相同期回路に関し、特にパルス符
号変調(以下PCMと称す)録音機のPCMエンコ
ーダおよびデコーダのクロツク再生、またはビデ
オテープレコーダ(以下VTRと称す)の垂直同
期信号等に使用される位相同期信号を発生する位
相同期回路に関する。
号変調(以下PCMと称す)録音機のPCMエンコ
ーダおよびデコーダのクロツク再生、またはビデ
オテープレコーダ(以下VTRと称す)の垂直同
期信号等に使用される位相同期信号を発生する位
相同期回路に関する。
第1図は従来の位相同期回路のブロツク図を示
す。構成において、従来の位相同期回路は電圧制
御発振器1、波形発生器(または波形整形器)
2、サンプルホールド回路3、および低域フイル
タ4から構成される。電圧制御発振器1は制御電
圧に比例した周波数で発振する。波形発生器2は
電圧制御発振器1の発振周波数に同期した三角波
または鋸歯状波に近似の波形もしくはパルスを発
生するものであれば、波形発生器2に替えて波形
整形器が用いられる。サンプルホールド回路3は
同期信号のある毎に波形発生器2の出力をサンプ
ルホールドする。低域フイルタ4はサンプルホー
ルド回路3の出力を平滑する。
す。構成において、従来の位相同期回路は電圧制
御発振器1、波形発生器(または波形整形器)
2、サンプルホールド回路3、および低域フイル
タ4から構成される。電圧制御発振器1は制御電
圧に比例した周波数で発振する。波形発生器2は
電圧制御発振器1の発振周波数に同期した三角波
または鋸歯状波に近似の波形もしくはパルスを発
生するものであれば、波形発生器2に替えて波形
整形器が用いられる。サンプルホールド回路3は
同期信号のある毎に波形発生器2の出力をサンプ
ルホールドする。低域フイルタ4はサンプルホー
ルド回路3の出力を平滑する。
第2図は第1図の位相同期回路の各回路部の出
力波形を示す。
力波形を示す。
第3図は同期信号の周波数が低下した場合の第
1図の位相同期回路の各回路部の出力波形を示
す。
1図の位相同期回路の各回路部の出力波形を示
す。
第4図は同期信号の周波数が上昇した場合の第
1図の位相同期回路の各回路部の出力波形を示
す。
1図の位相同期回路の各回路部の出力波形を示
す。
動作において、電圧制御発振器1の発振出力
(例えばパルス)信号は波形発生器2に入力され
る。応じて、波形発生器2は第2図aに示すよう
に発振出力に同期して相対的に大きな電圧から相
対的に小さな電圧に減衰する、例えば鋸歯状の波
形を出力する。波形発生器2の出力はサンプルホ
ールド回路3に入力される。また、サンプルホー
ルド回路3には第2図bに示すように一定周期
(具体的にはほぼ60Hz程度)の同期信号が入力端
子5を介して入力される。このため、サンプルホ
ールド回路3は一定同期の同期信号が与えられる
毎に波形発生器2の出力電圧をサンプルホールド
する。その結果、サンプルホールド回路3の出力
は第2図cに示すように同期信号に同期して波形
発生器2の出力電圧をサンプルホールドした電圧
となり、低域フイルタ4に入力される。応じて、
低域フイルタ4はサンプルホールド回路3の出力
信号に含まれる高調波成分を取り除き、第2図d
に示すように直流電圧を出力する。この低域フイ
ルタ4の出力は制御電圧として電圧制御発振器1
に入力される。このため、電圧制御発振器1は同
期信号の周波数とほぼ同じ周波数で発振動作す
る。
(例えばパルス)信号は波形発生器2に入力され
る。応じて、波形発生器2は第2図aに示すよう
に発振出力に同期して相対的に大きな電圧から相
対的に小さな電圧に減衰する、例えば鋸歯状の波
形を出力する。波形発生器2の出力はサンプルホ
ールド回路3に入力される。また、サンプルホー
ルド回路3には第2図bに示すように一定周期
(具体的にはほぼ60Hz程度)の同期信号が入力端
子5を介して入力される。このため、サンプルホ
ールド回路3は一定同期の同期信号が与えられる
毎に波形発生器2の出力電圧をサンプルホールド
する。その結果、サンプルホールド回路3の出力
は第2図cに示すように同期信号に同期して波形
発生器2の出力電圧をサンプルホールドした電圧
となり、低域フイルタ4に入力される。応じて、
低域フイルタ4はサンプルホールド回路3の出力
信号に含まれる高調波成分を取り除き、第2図d
に示すように直流電圧を出力する。この低域フイ
ルタ4の出力は制御電圧として電圧制御発振器1
に入力される。このため、電圧制御発振器1は同
期信号の周波数とほぼ同じ周波数で発振動作す
る。
ところで、入力端子5に入力される同期信号の
周波数が低下した場合はサンプルホールド回路3
の出力が第3図cに示すような波形となる。すな
わち、同期信号の周波数が低下すると、サンプル
ホールド回路3は波形発生器2の出力をサンプル
ホールドする位相が遅くなり、出力電圧が低下す
る。このため、電圧制御発振器1の制御電圧は減
少し、発振周波数が低下する。
周波数が低下した場合はサンプルホールド回路3
の出力が第3図cに示すような波形となる。すな
わち、同期信号の周波数が低下すると、サンプル
ホールド回路3は波形発生器2の出力をサンプル
ホールドする位相が遅くなり、出力電圧が低下す
る。このため、電圧制御発振器1の制御電圧は減
少し、発振周波数が低下する。
これとは逆に、入力端子5に入力される同期信
号の周波数が上昇した場合は、サンプルホールド
回路3の出力は第4図cに示すような波形とな
る。すなわち、同期信号の周波数が上昇すると、
サンプルホールド回路3は波形発生器2の出力を
サンプルホールドする位相が次第に早くなり、出
力電圧が上昇する。このため、電圧制御発振器1
の制御電圧は上昇し、発振周波数が高くなる。
号の周波数が上昇した場合は、サンプルホールド
回路3の出力は第4図cに示すような波形とな
る。すなわち、同期信号の周波数が上昇すると、
サンプルホールド回路3は波形発生器2の出力を
サンプルホールドする位相が次第に早くなり、出
力電圧が上昇する。このため、電圧制御発振器1
の制御電圧は上昇し、発振周波数が高くなる。
しかし、従来の位相同期回路では、同期信号が
一定時間入力されないと、サンプルホールド回路
3が周期的にサンプルホールド動作しないので、
サンプルホールド回路3の出力電圧が不安定とな
る。このため、電圧制御発振器1の発振周波数が
一定とならず、位相同期にいたるまでの同期引込
みができなかつたり、同期に時間を要するという
欠点があつた。
一定時間入力されないと、サンプルホールド回路
3が周期的にサンプルホールド動作しないので、
サンプルホールド回路3の出力電圧が不安定とな
る。このため、電圧制御発振器1の発振周波数が
一定とならず、位相同期にいたるまでの同期引込
みができなかつたり、同期に時間を要するという
欠点があつた。
それゆえに、この考案の目的は、簡単な回路構
成で同期信号が入力されないときの制御電圧およ
び発振周波数を一定にするとともに安定な位相同
期引込みができる位相同期回路を提供することで
ある。
成で同期信号が入力されないときの制御電圧およ
び発振周波数を一定にするとともに安定な位相同
期引込みができる位相同期回路を提供することで
ある。
この考案に係る位相同期回路は、制御電圧に応
じた周波数で発振動作する電圧制御発振手段と、
電圧制御発振手段の出力周波数に同期して三角波
を発生する波形発生手段と、波形発生手段の出力
電圧をサンプルホールドしまたは通過させるサン
プルホールド手段と、同期信号が与えられたとき
にサンプルホールド手段に波形発生手段の出力電
圧をサンプルホールドさせ、かつ同期信号が所定
時間与えられないときにサンプルホールド手段に
波形発生手段の出力電圧を通過させるよう制御す
るサンプル制御手段と、サンプルホールド手段の
出力電圧を平滑化しかつ平滑した電圧を制御電圧
として電圧制御発振手段に与える平滑手段とを含
む。
じた周波数で発振動作する電圧制御発振手段と、
電圧制御発振手段の出力周波数に同期して三角波
を発生する波形発生手段と、波形発生手段の出力
電圧をサンプルホールドしまたは通過させるサン
プルホールド手段と、同期信号が与えられたとき
にサンプルホールド手段に波形発生手段の出力電
圧をサンプルホールドさせ、かつ同期信号が所定
時間与えられないときにサンプルホールド手段に
波形発生手段の出力電圧を通過させるよう制御す
るサンプル制御手段と、サンプルホールド手段の
出力電圧を平滑化しかつ平滑した電圧を制御電圧
として電圧制御発振手段に与える平滑手段とを含
む。
動作において、同期信号が所定時間以上与えら
れないとき、サンプル制御手段は、サンプルホー
ルド手段が波形発生手段の出力電圧をそのまま通
過させるよう制御する。したがつて、平滑手段
は、波形発生手段の出力電圧を平滑化することと
なり、その平均値の電圧を出力する。出力された
その平均値の電圧が制御電圧として電圧制御発振
手段に与えられるので、電圧制御発振手段は可変
周波数範囲のほぼ中心の周波数で発振動作する。
れないとき、サンプル制御手段は、サンプルホー
ルド手段が波形発生手段の出力電圧をそのまま通
過させるよう制御する。したがつて、平滑手段
は、波形発生手段の出力電圧を平滑化することと
なり、その平均値の電圧を出力する。出力された
その平均値の電圧が制御電圧として電圧制御発振
手段に与えられるので、電圧制御発振手段は可変
周波数範囲のほぼ中心の周波数で発振動作する。
以下、図面を参照してこの考案の実施例につい
て説明する。
て説明する。
第5図はこの考案の一実施例の位相同期回路の
ブロツク図を示す。第5図において、第1図と同
一符号は同一あるいは相当する部分を示す。構成
において、この実施例は電圧制御発振手段の一例
の電圧制御発振器1、波形発生手段の一例の波形
発生器2、サンプルホールド手段の一例のサンプ
ルホールド回路3、平滑手段の一例の低域フイル
タ4、サンプル制御手段の一例のサンプル制御回
路6から構成される。電圧制御発振器1は波形発
生器2、およびサンプルホールド回路3を介して
低域フイルタ4の入力端に接続される。低域フイ
ルタ4の出力端は電圧制御発振器1に接続され
る。サンプルホールド回路3には入力端子5と接
続されたサンプル制御回路6が接続される。サン
プル制御回路6は入力端子5から同期信号が入力
されると、サンプルホールド回路3に波形発生器
2の出力をサンプルホールドさせる。また、サン
プル制御回路6は同期信号が一定時間、例えば数
秒程度入力されないことに応じて、波形発生器2
の出力電圧をそのままサンプルホールド回路3を
介して出力させる。
ブロツク図を示す。第5図において、第1図と同
一符号は同一あるいは相当する部分を示す。構成
において、この実施例は電圧制御発振手段の一例
の電圧制御発振器1、波形発生手段の一例の波形
発生器2、サンプルホールド手段の一例のサンプ
ルホールド回路3、平滑手段の一例の低域フイル
タ4、サンプル制御手段の一例のサンプル制御回
路6から構成される。電圧制御発振器1は波形発
生器2、およびサンプルホールド回路3を介して
低域フイルタ4の入力端に接続される。低域フイ
ルタ4の出力端は電圧制御発振器1に接続され
る。サンプルホールド回路3には入力端子5と接
続されたサンプル制御回路6が接続される。サン
プル制御回路6は入力端子5から同期信号が入力
されると、サンプルホールド回路3に波形発生器
2の出力をサンプルホールドさせる。また、サン
プル制御回路6は同期信号が一定時間、例えば数
秒程度入力されないことに応じて、波形発生器2
の出力電圧をそのままサンプルホールド回路3を
介して出力させる。
次に、第5図を参照してこの実施例の動作を説
明する。まず、同期信号が位相同期回路に入力さ
れている場合はサンプル制御回路6より同期信号
が出力される。このため、位相同期回路は従来と
同様に同期信号が波形発生器2の出力をサンプル
ホールドし、同期信号の周波数に応じて電圧制御
発振器1の制御電圧が制御され、発振周波数を変
化させる。
明する。まず、同期信号が位相同期回路に入力さ
れている場合はサンプル制御回路6より同期信号
が出力される。このため、位相同期回路は従来と
同様に同期信号が波形発生器2の出力をサンプル
ホールドし、同期信号の周波数に応じて電圧制御
発振器1の制御電圧が制御され、発振周波数を変
化させる。
第6図は、同期信号が与えられないときの第5
図に示された位相同期回路の各回路部の出力波形
図を示す。第5図および第6図を参照して、同期
信号が位相同期回路に入力されない場合は、サン
プル制御回路6は、第6図bに示すように、サン
プルホールド回路3を連続的にサンプル動作させ
る。すなわち、端子5に同期信号が与えられない
間、サンプルホールド回路3が信号透過状態とな
り、波形発生器2の出力波形をそのまま低域フイ
ルタ4に与える。その結果、同期信号が与えられ
ていたときの制御電圧に応答して出力された電圧
制御発振器1の発振周波数に基づいた波形発生器
2の出力電圧が低域フイルタ4に与えられること
となる(第6図aおよびb)。したがつて、低域
フイルタ4の出力電圧は、第6図dに示すよう
に、波形発生器2の出力電圧の相対的に大きな電
圧と相対的に小さな電圧を平均化したレベルとな
る。電圧制御発振器1は、波形発生器2の出力電
圧を平均化することによつて得られた制御電圧が
入力され、この制御電圧に基づいて発振する。
図に示された位相同期回路の各回路部の出力波形
図を示す。第5図および第6図を参照して、同期
信号が位相同期回路に入力されない場合は、サン
プル制御回路6は、第6図bに示すように、サン
プルホールド回路3を連続的にサンプル動作させ
る。すなわち、端子5に同期信号が与えられない
間、サンプルホールド回路3が信号透過状態とな
り、波形発生器2の出力波形をそのまま低域フイ
ルタ4に与える。その結果、同期信号が与えられ
ていたときの制御電圧に応答して出力された電圧
制御発振器1の発振周波数に基づいた波形発生器
2の出力電圧が低域フイルタ4に与えられること
となる(第6図aおよびb)。したがつて、低域
フイルタ4の出力電圧は、第6図dに示すよう
に、波形発生器2の出力電圧の相対的に大きな電
圧と相対的に小さな電圧を平均化したレベルとな
る。電圧制御発振器1は、波形発生器2の出力電
圧を平均化することによつて得られた制御電圧が
入力され、この制御電圧に基づいて発振する。
このように、サンプルホールド回路3を透過状
態にするだけで、同期信号が一時的に与えられな
くても、平均化された制御電圧が電圧制御発振器
1に与えられるので、位相同期回路の発振周波数
を容易に安定化できる。
態にするだけで、同期信号が一時的に与えられな
くても、平均化された制御電圧が電圧制御発振器
1に与えられるので、位相同期回路の発振周波数
を容易に安定化できる。
上述の位相同期回路は例えばVTRの再生に利
用される。すなわち、電圧制御発振器1の出力が
VTRの垂直同期信号の替りとして使用される。
この場合、同期信号としては垂直同期信号が入力
される。この実施例の位相同期回路をVTRの代
替垂直同期信号発生のために用いた場合は垂直同
期信号の欠損またはみだれが生じても、VTRに
は電圧制御発振器1から安定な再生信号が与えら
れるので、再生画面の欠損またはみだれが生じな
いという利点がある。
用される。すなわち、電圧制御発振器1の出力が
VTRの垂直同期信号の替りとして使用される。
この場合、同期信号としては垂直同期信号が入力
される。この実施例の位相同期回路をVTRの代
替垂直同期信号発生のために用いた場合は垂直同
期信号の欠損またはみだれが生じても、VTRに
は電圧制御発振器1から安定な再生信号が与えら
れるので、再生画面の欠損またはみだれが生じな
いという利点がある。
以上のように、この考案によれば、簡単な回路
構成で安価にでき、同期信号が入力されないとき
の制御電圧および発振周波数を一定にするととも
に安定な位相同期引込みができるという効果が得
られる。
構成で安価にでき、同期信号が入力されないとき
の制御電圧および発振周波数を一定にするととも
に安定な位相同期引込みができるという効果が得
られる。
第1図は従来の位相同期回路のブロツク図を示
す。第2図〜第4図は同期信号の周波数変化によ
る第1図の位相同期回路の各回路部の出力波形図
を示す。第5図はこの考案の一実施例の位相同期
回路のブロツク図を示す。第6図は同期信号が与
えられないときの第5図の位相同期回路の各回路
部の出力波形図を示す。 図において、1は電圧制御発振回路、2は波形
発生器、3はサンプルホールド回路、4は低域フ
イルタ、6はサンプル制御回路を示す。
す。第2図〜第4図は同期信号の周波数変化によ
る第1図の位相同期回路の各回路部の出力波形図
を示す。第5図はこの考案の一実施例の位相同期
回路のブロツク図を示す。第6図は同期信号が与
えられないときの第5図の位相同期回路の各回路
部の出力波形図を示す。 図において、1は電圧制御発振回路、2は波形
発生器、3はサンプルホールド回路、4は低域フ
イルタ、6はサンプル制御回路を示す。
Claims (1)
- 【実用新案登録請求の範囲】 位相同期回路において、 制御電圧に応じた周波数で発振動作する電圧制
御発振手段、 前記電圧制御発振手段の出力周波数に同期して
三角波を発生する波形発生手段、 前記波形発生手段の出力電圧をサンプルホール
ドしまたは通過させるサンプルホールド手段、 前記サンプルホールド手段を同期制御するため
の同期信号を受ける手段、 前記同期信号が与えられたときに前記サンプル
ホールド手段に前記波形発生手段の出力電圧をサ
ンプルホールドさせ、かつ前記同期信号が所定時
間与えられないときに前記サンプルホールド手段
に前記波形発生手段の出力電圧を通過させるよう
制御するサンプル制御手段、および 前記サンプルホールド手段の出力電圧を平滑化
し、かつ平滑した電圧を前記制御電圧として前記
電圧制御発振手段に与える平滑手段を備えた、位
相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10156081U JPS588240U (ja) | 1981-07-07 | 1981-07-07 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10156081U JPS588240U (ja) | 1981-07-07 | 1981-07-07 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS588240U JPS588240U (ja) | 1983-01-19 |
JPH028444Y2 true JPH028444Y2 (ja) | 1990-02-28 |
Family
ID=29896221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10156081U Granted JPS588240U (ja) | 1981-07-07 | 1981-07-07 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS588240U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315992U (ja) * | 1986-07-17 | 1988-02-02 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310415A (en) * | 1976-07-15 | 1978-01-30 | Olympus Optical Co Ltd | Winding of tape on hub of magnetic tape cassette |
-
1981
- 1981-07-07 JP JP10156081U patent/JPS588240U/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5310415A (en) * | 1976-07-15 | 1978-01-30 | Olympus Optical Co Ltd | Winding of tape on hub of magnetic tape cassette |
Also Published As
Publication number | Publication date |
---|---|
JPS588240U (ja) | 1983-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4694327A (en) | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop | |
JP2547562B2 (ja) | 周波数安定化回路 | |
US4689664A (en) | Circuit arrangement for deriving digital color signals from an analog television signal | |
US4438456A (en) | Time base corrector | |
KR940009722B1 (ko) | 캐리어리세트 fm변조기 및 fm신호의 변조방법 | |
JPH028444Y2 (ja) | ||
KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
JP3277432B2 (ja) | フェイズ・ロックド・ループ回路 | |
JP2529238B2 (ja) | クロツク信号再生装置 | |
KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
JP2692669B2 (ja) | クロック生成回路 | |
JP3258715B2 (ja) | 水平同期回路 | |
JPS6223284A (ja) | 水平同期回路 | |
JPS5944813B2 (ja) | 位相同期回路 | |
JPH01106522A (ja) | 位相同期回路 | |
JP3212201B2 (ja) | 時間軸補正回路 | |
JPH0141063B2 (ja) | ||
JPS62234189A (ja) | 映像位相回路 | |
JPH1070460A (ja) | 位相同期回路 | |
JPH0324895A (ja) | ビデオ信号用クロック発生回路 | |
JPH0231518A (ja) | 位相同期補償回路 | |
JPH03119881A (ja) | クロック発生回路 | |
JPH04154389A (ja) | 映像信号再生装置 | |
JPH0340684A (ja) | 時間軸補正装置の書き込みクロック発生装置 | |
JPS61295777A (ja) | 時間軸補正装置 |