JPH0283766A - データバッファ管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は比較的小規模なプロセッサ間通信に用いて好
適なデータバッファ管理方式に関する。

（従来の技術） 従来、共有メモリを介して行なうプロセッサ間通信の方
法には、共有メモリを各々のプロセッサからｌ１０（入
出力装置）として見せる第１の方法と、各プロセッサに
メモリ空間（論理アドレス空間）の一部として見せる第
２の方法とがある。

このうち、共有メモリを各々のプロセッサからＩｌｏに
見せる第１の方法は、一般的に多く使用されている方法
で、一つの共有メモリを多数のプロセッサからアクセス
する場合、または大容量の共有メモリを設ける場合等に
於いて有効である。

又、共有メモリをメモリ空間の一部に見せる上記第２の
方法は、上記第１の方法と比較すると、多数のプロセッ
サからのアクセスや大容量の共有メモリを必要とする場
合には不向きで、あまり一般的に使用されていなかった
。しかし、この第２の方法は、１プロセツサ内で論理的
に複数のチャネルから同時にアクセスができ、プロセッ
サ内でのデータの移動（データムーブ）をできるだけ少
なくして高速にデータの転送をしたい場合等に使用され
ることがある。即ち、上記した第１の方法ではメモリ上
に於いて実際にデータムーブが行なわれるが、第２の方
法では実際のメモリ上に於けるデータムーブの必要がな
く、データ送信の対象となるデータが貯えられたバッフ
ァのポインタだけを渡せばよいので、結果として高速の
データ転送か可能となる。

第５図は」−記憶２の方法により実現された従来の共有
メモリのデータバッファ管理シーケンスを示したもので
、従来では、プロセッサ間通信を行なう第１　第２のプ
ロセッサのうち、いずれか−方のプロセッサ（図では第
１のプロセッサ）が共有メモリの全てのデータバッファ
を管理している。

第４図は一般的なデータバッファの管理方法を示したも
ので、フリー（空）バッファを管理している状態を示す
。第４図に於いて、Ｈはフリーバッファの先頭アドレス
を記憶する領域（ｌ１ｅａｄｅｒ）。

Ｔは最後にリンクされたフリーバッファのアドレスを記
憶する領域（１″ａｌｌ）、Ａ−Ｇはある固定サイスの
データバッファ群である。第４図（ａ）は最初のフリー
バッファの管理状態を示し、同図（ｂ）はデータバッフ
ァＡをあるモジュールか使用するために取り出した状態
を示し、同図（ｃ）はあるモジュールかデータバッファ
Ａを使い終わって戻した状態を示している。ここではフ
リーリンクデータバッファの管理をファーストインファ
ストアウト （発明が解決しようとする課題） 」二記した従来のデータバッファ管理手段に於いては、
データバッファの管理か一現化しているため管理が容易
であるか、第５図に示すように、プロセッサ間に於ける
データバッファの受渡し頻度が多く、プロセッサ間通信
の効率低下を招いていた。

本発明は上記実情に鑑みなされたもので、プロセッサ間
通信を行なう各プロセッサに共有メモリを論理アドレス
空間の一部として見せる方法を採用したプロセッサ間通
信に於いて、プロセッサ間でのデータバッファの受渡し
頻度を低減してデータ転送効率を向」ニさせたデータバ
ッファ管理方式を提供することを１」的とする。

［発明の構成］ （課題を解決するための手段及び作用）本発明は、プロ
セッサ間通イ＾を行なう各プロセッサに共有メモリを論
理アドレス空間の一部古して見せる方法を採用したプロ
セッサ間通信に於いて、」二記共有メモリのデータバッ
ファ領域を上記各プロセッサが個別に同様の管理手段で
一管理する構成としたもので、これによりプロセッサ間
でのデータバッファの受渡し頻度を少なくして、ブタ転
送効率をあげることができる。

（実施例） 以ド図面を参照して本発明の一実施例を説明する。

第１図乃至第３図はそれぞれ本発明の一実施例を説明す
るためのもので、第１図（ａ）はプロセッサ間通信を実
現するためのハードウェア構成を示すブロック図、同図
（ｂ）は同図（ａ）に於ける第１のプロセッサ１と、第
２のプロセッサ２のメモリ空間を説明するための図であ
る。

第１図（ａ）に於いて、１は第１のプロセッサ、２は第
２のプロセッサ、３は第１，第２のプロセッサ］２２か
データ通信を行なうための共有メモリてあり、ここでは
、第１，第２のプロセッサー２それぞれのバッファ管理
テーブル［Ａ］．　　［Ｂ］をもつ。４は第１のプロセ
ッサーがもつローカルメモリ、５は第２のプロセッサ２
がもつローカルメモリ、６は第１のプロセッサーのバス
（アドレス／データ／コントロールハス）、７は第２の
プロセッサ２のハス（アドレス／データ／コントロール
バス）である。

第１図（ｂ）は上記第１のプロセッサ］と、第２のプロ
セッサ２のメモリ空間を説明するための図である。図中
、３１は共有メモリ３がもつメモリ空間、４１は第１の
プロセッサ１がもつローカルメモリ４のメモリ空間、５
１は第２のプロセッサ２がもつローカルメモリ５のメモ
リ空間である。ここでは、第１のプロセッサー全体のメ
モリ空間が［共有メモリ３＋ローカルメモリ４］でなり
、第２のプロセッサ２全体のメモリ空間が［共有メモリ
３＋ローカルメモリ５］でなることを示している。

このようなハードウェア環境に於いて、上記した従来の
共有メモリのデータバッファの管理方法は、どちらか一
方のプロセッサが共有メモリ領域３１の全てのデータバ
ッファを管理していたことから、プロセッサ間に於ける
データバッファの受渡し頻度が多く、プロセッサ間通信
の効率低下を招くという問題かあったが、この発明では
、上記共有メモリ３のデータバッファ領域を上記第１．
第２の各プロセッサ１，２が個別に同様の管理手段で管
理する構成としたもので、これによりプロセッサ間での
データバッファの受渡し頻度を少なくして、データ転送
効率をあげることができる。

第２図は本発明の一実施例によるバッファ管理手段を示
したもので、ここでは、第１図に示す共有メモリ３内の
バッファ管理テーブル［Ａ］。

［Ｂ］のうち、第１のプロセッサ１がバッファ管理テー
ブル［Ａ］を用いて、同バッファ管理テブル［Ａ］のヘ
ッダー（Ｈ）とティル（Ｔ）にリンクされているフリー
バッファ（図の状態下ではＡ、Ｂ、Ｄ、Ｅ、Ｈ）を管理
し、同様に、第２のプロセッサ２かバッファ管理テーブ
ル［Ｂ］を用いて、同バッファ管理テーブル［Ｂ］のヘ
ッダー（Ｈ）とティル（Ｔ）にリンクされているフリー
バッファ（図の状態下ではＣ，Ｆ、Ｇ）を管理する。

ここで、第１のプロセッサ１から第２のプロセッサ２へ
のデータ転送時に於いては、第１のプロセッサ１にて、
現在、自己管理対象下にある一つのフリーバッファ（例
えばＡ）に転送対象データが書込まれた後、そのバッフ
ァ（Ａ）のポインタが第２のプロセッサ２へ渡され、デ
ータ転送が終了する。この第１のプロセッサ１から第２
のプロセッサ２へ渡されたデータバッファ（Ａ）は以後
、次のデータバッファ（Ａ）を用いた第２のプロセッサ
２から第１のプロセッサ１ヘデータ転送が行なわれるま
で、第２のプロセッサ２の管理対象下におかれる。

この際の第１のプロセッサ１と第２のプロセッサ２との
交信状態の一例を第３図に示す。

この第３図に示す本発明の一実施例によるシーケンスと
上記第５図に示す従来技術によるシーケンスとを比較し
て明らかなように、第１のプロセッサ１と第２のプロセ
ッサ２との間の交信頻度は第３図に示す本発明の一実施
例によるシーケンスの方が少なくて済むことが分る。し
かし、第１゜第２のプロセッサ２のいずれか一方が一方
的にデ夕の送信をした場合には、一方のプロセッサが管
理するフリーバッファが無くなることがある。

このためバッファ管理ルーチンを設け、このような状態
にならないようにバッファ管理を行なう必要がある。こ
のバッファ管理ルーチンでは当然複数のデータバッファ
を一度に相手プロセッサに渡ずと言うようなことをしな
ければならない。

上記したように本発明の一実施例によれば、共有メモリ
３のデータバッファ領域を第１．第２の各プロセッサ１
．２か個別に同様の管理手段で管理する構成としだとに
より、プロセッサ間でのブタバッファの受渡し頻度を少
なくして、データ転送効率をあげることができる。

［発明の効果コ 以上詳記したように本発明のデータバッファ管理方式に
よれば、プロセッサ間通信を行なう各プロセッサに共有
メモリを論理アドレス空間の一部として見せる方法を採
用したプロセッサ間通信に於いて、上記共有メモリのデ
ータバッファ領域を上記各プロセッサが個別に同様の管
理手段で管理する構成としたことにより、プロセッサ間
でのデータバッファの受渡し頻度を少なくして、データ
転送効率をあげることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に於けるシステム構成を示す
ブロック図、第２図は上記実施例に於けるバッファ管理
手段を説明するためのバッファ管理状態を示す図、第３
図は上記実施例に於けるプロセッサ間のデータ転送シー
ケンスを示す図、第４図は既存の一般的なバッファ管理
手段を説明するためのバッファ管理状態を示す図、第５
図は従来のプロセッサ間のデータ転送シーケンスを示す
図である。 ■・・・第１のプロセッサ、２・・・第２のプロセッサ
、３・・共有メモリ、４，５・・・ローカルメモリ、［
Ａ］、　　［Ｂ］・・・バッファ管理テーブル。 ぐ

Claims (1)

【特許請求の範囲】
1. 第１のプロセッサと第２のプロセッサから同時にアクセ
   スでき、上記各プロセッサからメモリ空間の一部を見せ
   ることのできる共有メモリを有し、同メモリを共有のデ
   ータバッファ領域として、同領域を上記各プロセッサが
   個別に同様の管理手段で管理することを特徴とするデー
   タバッファ管理方式。