JPH0470944A - マルチプレクサチャネルの制御方式 - Google Patents
マルチプレクサチャネルの制御方式Info
- Publication number
- JPH0470944A JPH0470944A JP17902690A JP17902690A JPH0470944A JP H0470944 A JPH0470944 A JP H0470944A JP 17902690 A JP17902690 A JP 17902690A JP 17902690 A JP17902690 A JP 17902690A JP H0470944 A JPH0470944 A JP H0470944A
- Authority
- JP
- Japan
- Prior art keywords
- subchannel
- address
- sch
- channel
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 41
- 238000012545 processing Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 101100042793 Gallus gallus SMC2 gene Proteins 0.000 description 6
- 238000013519 translation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数個の入出力装置を時分割で動作させるマルチプレク
サチャネルでの、各入出力装置と１対１に割り当てられ
たサブチャネル（ＳＣＨ）へのアドレッシング方式に関
し、 サブチャネル（ＳＣＨ）のサブチャネルストレージへの
ストアを一回で行い、マルチプレクサチャネルの性能を
向上させることを目的とし、各入出力装置と１対１に割
り当てられたサブチャネル（ＳＣＨ）のサブチャネルス
トレージ内のアドレスを、各サブチャネル（ＳＣＨ）の
データブロック内アドレス （オフセット部）で巡回さ
せる手段を設けて、該マルチプレクサチャネルでの入出
力処理時におけるサブチャネル（ＳＣＨ）のマルチプレ
クサチャネル内のローカルストレージ（ＬＳ）へのロー
ド、及び、該ローカルストレージ（ＬＳ）上での処理結
果のサブチャネル（ＳＣＩ（）へのストア時のアドレス
の更新を、該サブチャネル（ＳＣＨ）内の上記「オフセ
ット部」のみで行うように構成する。
サチャネルでの、各入出力装置と１対１に割り当てられ
たサブチャネル（ＳＣＨ）へのアドレッシング方式に関
し、 サブチャネル（ＳＣＨ）のサブチャネルストレージへの
ストアを一回で行い、マルチプレクサチャネルの性能を
向上させることを目的とし、各入出力装置と１対１に割
り当てられたサブチャネル（ＳＣＨ）のサブチャネルス
トレージ内のアドレスを、各サブチャネル（ＳＣＨ）の
データブロック内アドレス （オフセット部）で巡回さ
せる手段を設けて、該マルチプレクサチャネルでの入出
力処理時におけるサブチャネル（ＳＣＨ）のマルチプレ
クサチャネル内のローカルストレージ（ＬＳ）へのロー
ド、及び、該ローカルストレージ（ＬＳ）上での処理結
果のサブチャネル（ＳＣＩ（）へのストア時のアドレス
の更新を、該サブチャネル（ＳＣＨ）内の上記「オフセ
ット部」のみで行うように構成する。
本発明は、複数個の入出力装置を時分割で動作させるマ
ルチプレクサチャネルでの、各入出力装置と１対１に割
り当てられたサブチャネル（ＳＣＨ）へのアドレッシン
グ方式に関する。
ルチプレクサチャネルでの、各入出力装置と１対１に割
り当てられたサブチャネル（ＳＣＨ）へのアドレッシン
グ方式に関する。
最近の計算機システムによるデータ処理の多様化、処理
量の増大化にともない、該計算機システムの性能向上に
対する要求は際限がなく、該計算機システムの、特に、
複数個の入出力装置との間で、１バイト宛、時分割でデ
ータ転送を行うマルチプレクサチャネルに対しては、該
１バイト宛のデータ転送が終了するごとに、該マルチプ
レクサチャネル内のローカルストレージの内容を、該入
出力装置に対応するサブチャネル（ＳＣＨ）に格納する
必要があることから、該格納処理の一層の高性能化が要
求される。
量の増大化にともない、該計算機システムの性能向上に
対する要求は際限がなく、該計算機システムの、特に、
複数個の入出力装置との間で、１バイト宛、時分割でデ
ータ転送を行うマルチプレクサチャネルに対しては、該
１バイト宛のデータ転送が終了するごとに、該マルチプ
レクサチャネル内のローカルストレージの内容を、該入
出力装置に対応するサブチャネル（ＳＣＨ）に格納する
必要があることから、該格納処理の一層の高性能化が要
求される。
〔従来の技術と発明が解決しようとする課題〕第３図は
、従来のマルチプレクサチャネルの制御方式を説明する
図であり、（ａ）はサブチャネル（ＳＣＩ−１）へのア
ドレッシング方式の構成例を示し、（ｂ）はサブチャネ
ル（ＳＣＨ）へのアクセス時の動作を模式的に示してい
る。
、従来のマルチプレクサチャネルの制御方式を説明する
図であり、（ａ）はサブチャネル（ＳＣＩ−１）へのア
ドレッシング方式の構成例を示し、（ｂ）はサブチャネ
ル（ＳＣＨ）へのアクセス時の動作を模式的に示してい
る。
先ず、図示されていない中央処理処理装置（ＣＰＵ）に
おいて、これも図示されていない主記憶装置（ＭＳＵ）
内のハードウェア専用領域（ｌ（ＳＡ）内のサブチャネ
ルストレージ２の、入出力装置に対応したサブチャネル
（ＳＣＩＩ） ２０のデータブロック（各サブチャネル
（ＳＣＨ）を構成している全データ領域）内のチャネル
プログラムアドレス領域２００に、チャネルアドレス語
（ＣＡＷ）を設定し、アドレス変換情報（アドレス変換
バッファ（ＴＬＢ）の先頭アドレスと。
おいて、これも図示されていない主記憶装置（ＭＳＵ）
内のハードウェア専用領域（ｌ（ＳＡ）内のサブチャネ
ルストレージ２の、入出力装置に対応したサブチャネル
（ＳＣＩＩ） ２０のデータブロック（各サブチャネル
（ＳＣＨ）を構成している全データ領域）内のチャネル
プログラムアドレス領域２００に、チャネルアドレス語
（ＣＡＷ）を設定し、アドレス変換情報（アドレス変換
バッファ（ＴＬＢ）の先頭アドレスと。
該アドレス変換バッファ（ＴＬＢ）のデータ長）をアド
レス変換情報領域２０ｃに設定した後、入出力命令を発
行する。
レス変換情報領域２０ｃに設定した後、入出力命令を発
行する。
マルチプレクサチャネル１が、該入出力命令を認識する
と、該サブチャネル（ＳＣＨ） ２０の上記チャネルプ
ログラムアドレス領域２０Ｄ内の、チャネルアドレス語
（ＣＩＶ）を読み出し、チャネルコマンド語（ＣＣＷ）
を、該マルチプレクサチャネル１内のローカルストレー
ジ（ＬＳ） １１ にロードし、そのデータアドレス
（論理アドレス）を、上記アドレス変換情報領域２０Ｃ
内の情報を基に実アドレスに変換して、該サブチャネル
（ＳＣ）Ｉ） ２０の物理データアドレス領域２〇八に
設定し、−旦、一連のアドレス変換処理を終了し、次の
入出力処理に移る。
と、該サブチャネル（ＳＣＨ） ２０の上記チャネルプ
ログラムアドレス領域２０Ｄ内の、チャネルアドレス語
（ＣＩＶ）を読み出し、チャネルコマンド語（ＣＣＷ）
を、該マルチプレクサチャネル１内のローカルストレー
ジ（ＬＳ） １１ にロードし、そのデータアドレス
（論理アドレス）を、上記アドレス変換情報領域２０Ｃ
内の情報を基に実アドレスに変換して、該サブチャネル
（ＳＣ）Ｉ） ２０の物理データアドレス領域２〇八に
設定し、−旦、一連のアドレス変換処理を終了し、次の
入出力処理に移る。
該マルチプレクサチャネル１が、ある時点で、該入出力
装置からのデータ転送要求を認識して、該入出力装置と
結合したとき、該入出力装置の入出力アドレス（Ｉ１０
アドレス）からサブチャネル（ＳＣ１（）の番号を認識
し、上記サブチャネルストレージ２から、対応するサブ
チャネル（ＳＣＩ（） ２０の必要部分、例えば、デー
タ転送時には、（ｂ）図の物理データアドレス領域２０
Ａを、ローカルストレージ（ＬＳ） １１にロード■し
、１バイトのデータ転送を行う。
装置からのデータ転送要求を認識して、該入出力装置と
結合したとき、該入出力装置の入出力アドレス（Ｉ１０
アドレス）からサブチャネル（ＳＣ１（）の番号を認識
し、上記サブチャネルストレージ２から、対応するサブ
チャネル（ＳＣＩ（） ２０の必要部分、例えば、デー
タ転送時には、（ｂ）図の物理データアドレス領域２０
Ａを、ローカルストレージ（ＬＳ） １１にロード■し
、１バイトのデータ転送を行う。
該データ転送後は、（ａ）図に示したサブチャネルアド
レスレジスタ１２を更新した値（物理データアドレス）
を、サブチャネル（ＳＣＩＩ） ２０の該当の領域２Ｏ
Ａにストア■する。
レスレジスタ１２を更新した値（物理データアドレス）
を、サブチャネル（ＳＣＩＩ） ２０の該当の領域２Ｏ
Ａにストア■する。
該データ転送で、転送すべきデータのアドレスがページ
（例えば、４にバイト）を越えると、該サブチャネル（
ＳＣ１１） ２０の必要部分、例えば、論理データアド
レス領域２０Ｂと、上記アドレス変換情報領域２０Ｃと
を、上記ローカルストレージ（ＬＳ） １１にロード■
し、アドレス変換を行った後、その実アドレスと、論理
アドレスとを、上記物理データアドレス領域２０Ａ、論
理データアドレス領域２０Ｂにストア■する。
（例えば、４にバイト）を越えると、該サブチャネル（
ＳＣ１１） ２０の必要部分、例えば、論理データアド
レス領域２０Ｂと、上記アドレス変換情報領域２０Ｃと
を、上記ローカルストレージ（ＬＳ） １１にロード■
し、アドレス変換を行った後、その実アドレスと、論理
アドレスとを、上記物理データアドレス領域２０Ａ、論
理データアドレス領域２０Ｂにストア■する。
又、チェーンデータ時には、上記サブチャネル（ＳＣＨ
） ２０の必要部分、例えば、アドレス変換情報領域２
０Ｃと、チャネルプログラムアドレス領域２０Ｄとを、
上記ローカルストレージ（ＬＳ） １１にロード■し、
該チェーンされたデータに対するチャネルコマンド語（
ＣＣＷ）の実アドレスを生成して、該チャネルコマンド
語（ＣＣＷ）をロードし、そのデータアドレス（論理ア
ドレス）から、実アドレスを生成して、それぞれ、サブ
チャネル（ＳＣＩ（） ２０のチャネルプログラムアド
レス領域２０Ｄ、物理データアドレス領域２０Ａ、論理
データアドレス領域２０Ｂにストア■、■する。
） ２０の必要部分、例えば、アドレス変換情報領域２
０Ｃと、チャネルプログラムアドレス領域２０Ｄとを、
上記ローカルストレージ（ＬＳ） １１にロード■し、
該チェーンされたデータに対するチャネルコマンド語（
ＣＣＷ）の実アドレスを生成して、該チャネルコマンド
語（ＣＣＷ）をロードし、そのデータアドレス（論理ア
ドレス）から、実アドレスを生成して、それぞれ、サブ
チャネル（ＳＣＩ（） ２０のチャネルプログラムアド
レス領域２０Ｄ、物理データアドレス領域２０Ａ、論理
データアドレス領域２０Ｂにストア■、■する。
従来方式においては、マルチプレクサチャネル１におけ
るサブチャネルアドレスレジスタ１２は（ａ）図に示し
たように、サブチャネル番号と、該サブチャネル（ＳＣ
Ｈ） ２０内の各領域を指示する「オフセット」値とを
一体化した内容を更新していた為、単純に、アドレス更
新を行っていると、他のサフ゛チャネル（ＳＣＨ） ２
０の令置載をアクセスすることになる為、上記チェーン
データ時には、（ｂ）図に示したように、チャネルプロ
グラムアドレス領域２００の部分と、物理データアドレ
ス領域２０Ａ、論理データアドレス領域２０Ｂの部分と
に分けて、２回サブチャネルストアを行う必要があり、
マルチプレクサチャネルの性能を低下させる要因となる
問題があった。
るサブチャネルアドレスレジスタ１２は（ａ）図に示し
たように、サブチャネル番号と、該サブチャネル（ＳＣ
Ｈ） ２０内の各領域を指示する「オフセット」値とを
一体化した内容を更新していた為、単純に、アドレス更
新を行っていると、他のサフ゛チャネル（ＳＣＨ） ２
０の令置載をアクセスすることになる為、上記チェーン
データ時には、（ｂ）図に示したように、チャネルプロ
グラムアドレス領域２００の部分と、物理データアドレ
ス領域２０Ａ、論理データアドレス領域２０Ｂの部分と
に分けて、２回サブチャネルストアを行う必要があり、
マルチプレクサチャネルの性能を低下させる要因となる
問題があった。
本発明は上記従来の欠点に鑑み、複数個の入出力装置を
時分割で動作させるマルチプレクサチャネルでの、各入
出力装置と１対１に割り当てられたサブチャネル（ＳＣ
Ｈ）へのアドレッシング方式において、如何なる入出力
処理においても、サブチャネル（ＳＣＨ）のサフ゛チ＋
ネルストレージへのストアを一回で行い、マルチプレク
サチャネルの性能を向上させることができるマルチプレ
クサチャネルの制御方式を提供することを目的とするも
のである。
時分割で動作させるマルチプレクサチャネルでの、各入
出力装置と１対１に割り当てられたサブチャネル（ＳＣ
Ｈ）へのアドレッシング方式において、如何なる入出力
処理においても、サブチャネル（ＳＣＨ）のサフ゛チ＋
ネルストレージへのストアを一回で行い、マルチプレク
サチャネルの性能を向上させることができるマルチプレ
クサチャネルの制御方式を提供することを目的とするも
のである。
第１図は本発明の原理説明図である。
上記の問題点は下記の如くに構成したマルチプレクサチ
ャネルの制御方式によって解決される。
ャネルの制御方式によって解決される。
複数個の入出力装置を時分割で動作させるマルチプレク
サチャネル１に、各入出力装置とｌ対ｌに割り当てられ
たサフ゛チャネル（ＳＣＨ） ２０のサブチャネルスト
レージ２内のアドレスを、各サブチャネル（ＳＣＨ）の
データブロック内アドレス（オフセット部）で巡回させ
る手段１２０を設けて、該マルチプレクサチャネル１で
の入出力処理時において、上記サブチャネル（ＳＣＩり
２０のマルチプレクサチャネル１内のローカルストレ
ージ（ＬＳ） １１へのロード、及び、該ローカルスト
レージ（ＬＳ）上での処理結果のサブチャネル（ＳＣＨ
） ２０へのストア時のアドレスの更新を、サブチャネ
ルアドレスレジスタ１２の、該サブチャネル（ＳＣ４１
） ２０内の各領域を指示する「オフセット部」のみで
行うように構成する。
サチャネル１に、各入出力装置とｌ対ｌに割り当てられ
たサフ゛チャネル（ＳＣＨ） ２０のサブチャネルスト
レージ２内のアドレスを、各サブチャネル（ＳＣＨ）の
データブロック内アドレス（オフセット部）で巡回させ
る手段１２０を設けて、該マルチプレクサチャネル１で
の入出力処理時において、上記サブチャネル（ＳＣＩり
２０のマルチプレクサチャネル１内のローカルストレ
ージ（ＬＳ） １１へのロード、及び、該ローカルスト
レージ（ＬＳ）上での処理結果のサブチャネル（ＳＣＨ
） ２０へのストア時のアドレスの更新を、サブチャネ
ルアドレスレジスタ１２の、該サブチャネル（ＳＣ４１
） ２０内の各領域を指示する「オフセット部」のみで
行うように構成する。
即ち、本発明によれば、複数個の入出力装置を時分割で
動作させるマルチプレクサチャネル１に、各入出力装置
と１対１に割り当てられたサブチャネル（ＳＣＩ（）
２０のサブチャネルストレージ２内のアドレスを、各サ
ブチャネル（ＳＣｆｆ）のデータブ０７−り内アドレス
（オフセット部）で巡回させるようにしているので、例
えば、チャネルコマンド語（ＣＣＷ）がチェーンデータ
を指示していて、該チェーンされたデータに対するチャ
ネルコマンド語（ＣＣＷ）をロードして生成した、該チ
ャネルコマンド語（ＣＣＷ）のアドレス、チェーンデー
タの実アドレス、論理アドレスを、該サブチャネル（Ｓ
ＣＨ）のチャネルプログラムアドレス領域２００と、物
理データアドレス領域２０Ａ、論理データアドレス領域
２０Ｂにストアするとき、そのストア開始アドレスを、
上記チャネルプログラムアドレス領域２００として、サ
ブチャネルアドレスレジスタの、上記サブチャネル（Ｓ
ＣＩＩ）の各領域を指示するｒオフセット」値部分のみ
を巡回させて更新させるだけで、該サブチャネル（ＳＣ
Ｈ）のチャネルプログラムアドレスＳ置載２００と、物
理データアドレス領域２０Ａ 、論理データアドレス領
域２０Ｂを、−回のストア動作■で、該サブチャネル（
ＳＣＩＩ）の該当領域にストアすることができる。
動作させるマルチプレクサチャネル１に、各入出力装置
と１対１に割り当てられたサブチャネル（ＳＣＩ（）
２０のサブチャネルストレージ２内のアドレスを、各サ
ブチャネル（ＳＣｆｆ）のデータブ０７−り内アドレス
（オフセット部）で巡回させるようにしているので、例
えば、チャネルコマンド語（ＣＣＷ）がチェーンデータ
を指示していて、該チェーンされたデータに対するチャ
ネルコマンド語（ＣＣＷ）をロードして生成した、該チ
ャネルコマンド語（ＣＣＷ）のアドレス、チェーンデー
タの実アドレス、論理アドレスを、該サブチャネル（Ｓ
ＣＨ）のチャネルプログラムアドレス領域２００と、物
理データアドレス領域２０Ａ、論理データアドレス領域
２０Ｂにストアするとき、そのストア開始アドレスを、
上記チャネルプログラムアドレス領域２００として、サ
ブチャネルアドレスレジスタの、上記サブチャネル（Ｓ
ＣＩＩ）の各領域を指示するｒオフセット」値部分のみ
を巡回させて更新させるだけで、該サブチャネル（ＳＣ
Ｈ）のチャネルプログラムアドレスＳ置載２００と、物
理データアドレス領域２０Ａ 、論理データアドレス領
域２０Ｂを、−回のストア動作■で、該サブチャネル（
ＳＣＩＩ）の該当領域にストアすることができる。
即ち、一つの入出力処理において、サブチャネル（ＳＣ
Ｈ）の一部をマルチプレクサチャネルのローカルストレ
ージ（シＳ）にロードし、該入出力処理を終了した後の
、該ローカルストレージ（ＬＳ）の内容のサブチャネル
（ＳＣＩＩ）へのストア動作を、如何なる場合において
も、−回で行うことができ、該マルチプレクサチャネル
の性能を向上させることができる効果がある。
Ｈ）の一部をマルチプレクサチャネルのローカルストレ
ージ（シＳ）にロードし、該入出力処理を終了した後の
、該ローカルストレージ（ＬＳ）の内容のサブチャネル
（ＳＣＩＩ）へのストア動作を、如何なる場合において
も、−回で行うことができ、該マルチプレクサチャネル
の性能を向上させることができる効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図が本発明の原理説明図であり、第２図は本
発明の一実施例を示した図であり、マルチプレクサチャ
ネル１内に設けられているサブチャネルアドレスレジス
タ１２の更新を、該サブチャネルアドレスレジスタ１２
の「オフセット」部分のみで巡回して行わせる手段１２
０が本発明を実施するのに必要な手段である。尚、全図
を通して同じ符号は同じ対象物を示している。
発明の一実施例を示した図であり、マルチプレクサチャ
ネル１内に設けられているサブチャネルアドレスレジス
タ１２の更新を、該サブチャネルアドレスレジスタ１２
の「オフセット」部分のみで巡回して行わせる手段１２
０が本発明を実施するのに必要な手段である。尚、全図
を通して同じ符号は同じ対象物を示している。
以下、第１図を参照しながら、第２図によって、本発明
のマルチプレクサチャネルの制御方式を説明する。
のマルチプレクサチャネルの制御方式を説明する。
本発明を実施しても、データ転送時、データアドレス変
換時での、該サブチャネル（ＳＣＨ） ２０の必要部分
のローカルストレージ（ＬＳ） １１へのロード■、■
の動作、及び、入出力処理終了後の該サブチャネル（Ｓ
ＣＨ） ２０の該当領域へのストア■、■の動作は、特
に、従来方式と変わることはないので省略し、ここでは
、今、実行したチャネルコマンド語（ＣＣＷ）がチェー
ンデータを指示しているときに、新たなチャネルコマン
ド語（ＣＣＷ）をロードし、必要な処理、即ち、データ
アドレスの実アドレスの変換を行って、サブチャ偉ルス
トレージ２の該当のサブチャネル（ＳＣＨ） ２０にス
トア■するときの動作を中心にして説明する。
換時での、該サブチャネル（ＳＣＨ） ２０の必要部分
のローカルストレージ（ＬＳ） １１へのロード■、■
の動作、及び、入出力処理終了後の該サブチャネル（Ｓ
ＣＨ） ２０の該当領域へのストア■、■の動作は、特
に、従来方式と変わることはないので省略し、ここでは
、今、実行したチャネルコマンド語（ＣＣＷ）がチェー
ンデータを指示しているときに、新たなチャネルコマン
ド語（ＣＣＷ）をロードし、必要な処理、即ち、データ
アドレスの実アドレスの変換を行って、サブチャ偉ルス
トレージ２の該当のサブチャネル（ＳＣＨ） ２０にス
トア■するときの動作を中心にして説明する。
前述のように、チェーンデータ時には、上記サブチャネ
ル（ＳＣＨ） ２０の必要部分、例えば、アドレス変換
情報領域２０Ｃと、チャネルプログラムアドレス領域２
００とを、上記ローカルストレージ（ＬＳ）１１にロー
ド■し、該チェーンされたデータに対するチャネルコマ
ンド語（ＣＣＷ）の実アドレスを生成して、該チャネル
コマンド語（ＣＣＷ）をロードし、そのデータアドレス
（論理アドレス）から、実アドレスを生成して、それぞ
れ、サブチャネル（ＳＣＨ）２０のチャネルプログラム
アドレス領域２０Ｄ、物理データアドレス領域２０Ａ、
論理データアドレス領域２０Ｂにストアする。
ル（ＳＣＨ） ２０の必要部分、例えば、アドレス変換
情報領域２０Ｃと、チャネルプログラムアドレス領域２
００とを、上記ローカルストレージ（ＬＳ）１１にロー
ド■し、該チェーンされたデータに対するチャネルコマ
ンド語（ＣＣＷ）の実アドレスを生成して、該チャネル
コマンド語（ＣＣＷ）をロードし、そのデータアドレス
（論理アドレス）から、実アドレスを生成して、それぞ
れ、サブチャネル（ＳＣＨ）２０のチャネルプログラム
アドレス領域２０Ｄ、物理データアドレス領域２０Ａ、
論理データアドレス領域２０Ｂにストアする。
このとき、従来方式においては、サブチャネルアドレス
レジスタ１２の全ビットが更新されていた為、例えば、
チャネルプログラムアドレス領域２００の開始アドレス
から、該領域を越えて更新すると、次のサブチャネル（
ＳＣＨ） ２０の領域に入ってしまうので、前述のよう
に、該チャネルプログラムアドレス領域２０Ｄをストア
■した後、該サブチャネルアドレスレジスタ１２に、該
当サブチャネル（ＳＣＨ） ２０の開始アドレスを再セ
ットし、物理データアドレス領域２０Ａ、論理データア
ドレス領域２０Ｂを再ストア■する必要があった。（第
３図（ｂ）参照） 然し、本発明におけるサブチャネルアドレスレジスタ１
２は、本図に示したように、該サブチャネル（ＳＣＨ）
２０の各領域を指示する「オフセット」部分のみを、
巡回的に更新するように構成されているので、上記の如
く、チェーンデータ時においても、該サブチャネル（Ｓ
ＣＨ） ２０のチャネルプログラムアドレス領域２００
の開始アドレスを、当該サブチャネルアドレスレジスタ
１２に一度セットして、該「オフセット」部分のみを更
新させるだけで、上記チャネルプログラムアドレス領域
２０Ｍ物理データアドレス領域２ＯＡ 、論理データア
ドレス領域２０Ｂの各領域を、−回のストア動作で、連
続して、該サブチャネル（ＳＣＨ） ２０の該当領域に
ストア■することができる。
レジスタ１２の全ビットが更新されていた為、例えば、
チャネルプログラムアドレス領域２００の開始アドレス
から、該領域を越えて更新すると、次のサブチャネル（
ＳＣＨ） ２０の領域に入ってしまうので、前述のよう
に、該チャネルプログラムアドレス領域２０Ｄをストア
■した後、該サブチャネルアドレスレジスタ１２に、該
当サブチャネル（ＳＣＨ） ２０の開始アドレスを再セ
ットし、物理データアドレス領域２０Ａ、論理データア
ドレス領域２０Ｂを再ストア■する必要があった。（第
３図（ｂ）参照） 然し、本発明におけるサブチャネルアドレスレジスタ１
２は、本図に示したように、該サブチャネル（ＳＣＨ）
２０の各領域を指示する「オフセット」部分のみを、
巡回的に更新するように構成されているので、上記の如
く、チェーンデータ時においても、該サブチャネル（Ｓ
ＣＨ） ２０のチャネルプログラムアドレス領域２００
の開始アドレスを、当該サブチャネルアドレスレジスタ
１２に一度セットして、該「オフセット」部分のみを更
新させるだけで、上記チャネルプログラムアドレス領域
２０Ｍ物理データアドレス領域２ＯＡ 、論理データア
ドレス領域２０Ｂの各領域を、−回のストア動作で、連
続して、該サブチャネル（ＳＣＨ） ２０の該当領域に
ストア■することができる。
このように、本発明は、複数個の入出力装置を時分割で
動作させるマルチプレクサチャネルでの、各入出力装置
と１対１に割り当てられたサブチャネル（ＳＣ１１）へ
のアドレッシングを行うのに、サブチャネルアドレスレ
ジスタの更新部分を、各サブチャネル（ＳＣＨ）のデー
タブロック内のアドレスを指示する「オフセット」部分
のみにして、チェーンデータ時に、マルチプレクサチャ
ネルのローカルストレージ（ＬＳ）上で処理した結果を
、該サブチャネル（ＳＣＨ）のチャネルプログラムアド
レス領域２００→物理データアドレス領域２０Ａ−＝＞
論理データアドレス領域２０Ｂの、それぞれに、ストア
する動−作を、−回のストア動作で済ませるようにした
所に特徴がある。
動作させるマルチプレクサチャネルでの、各入出力装置
と１対１に割り当てられたサブチャネル（ＳＣ１１）へ
のアドレッシングを行うのに、サブチャネルアドレスレ
ジスタの更新部分を、各サブチャネル（ＳＣＨ）のデー
タブロック内のアドレスを指示する「オフセット」部分
のみにして、チェーンデータ時に、マルチプレクサチャ
ネルのローカルストレージ（ＬＳ）上で処理した結果を
、該サブチャネル（ＳＣＨ）のチャネルプログラムアド
レス領域２００→物理データアドレス領域２０Ａ−＝＞
論理データアドレス領域２０Ｂの、それぞれに、ストア
する動−作を、−回のストア動作で済ませるようにした
所に特徴がある。
〔発明の効果］
以上、詳細に説明したように、本発明のマルチプレクサ
チャネルの制御方式は、複数個の入出力装置を時分割で
動作させるマルチプレクサチャネルでの、各入出力装置
と１対１に割り当てられたサブチャネル（ＳＣＨ）への
アドレッシングを行うのに、各入出力装置と１対１に割
り当てられたサブチャネル（ＳＣ［ｌ）のサブチャネル
ストレージ内のアドレスを、各サブチャネル（ＳＣＨ）
のデータブロック内アドレス（オフセット）で巡回させ
る手段を設けて、該マルチプレクサチャネルでの入出力
処理におけるサブチャネル（ＳＣＨ）のマルチプレクサ
チャネル内のローカルストレージ（ＬＳ）へのロード。
チャネルの制御方式は、複数個の入出力装置を時分割で
動作させるマルチプレクサチャネルでの、各入出力装置
と１対１に割り当てられたサブチャネル（ＳＣＨ）への
アドレッシングを行うのに、各入出力装置と１対１に割
り当てられたサブチャネル（ＳＣ［ｌ）のサブチャネル
ストレージ内のアドレスを、各サブチャネル（ＳＣＨ）
のデータブロック内アドレス（オフセット）で巡回させ
る手段を設けて、該マルチプレクサチャネルでの入出力
処理におけるサブチャネル（ＳＣＨ）のマルチプレクサ
チャネル内のローカルストレージ（ＬＳ）へのロード。
及び、該ローカルストレージ（ＬＳ）上での処理結果の
サブチャネル（ＳＣＥＩ）へのストア時のアドレスの更
新を、サブチャネルアドレスレジスタの該サブチャネル
（ＳＣＨ）内の各領域を指示する「オフセット部」のみ
で行うようにしたものであるので、一つの入出力処理に
おいて、サブチャネル（ＳＣＩＩ）の一部をマルチプレ
クサチャネルのローカルストレージ（ＬＳ）にロードし
、該入出力処理を終了した後の、該ローカルストレージ
（ＬＳ）の内容のサブチャネル（ＳＣＨ）へのストア動
作を、如何なる場合においても、−回で行うことができ
、該マルチプレクサチャネルの性能を向上させることが
できる効果がある。
サブチャネル（ＳＣＥＩ）へのストア時のアドレスの更
新を、サブチャネルアドレスレジスタの該サブチャネル
（ＳＣＨ）内の各領域を指示する「オフセット部」のみ
で行うようにしたものであるので、一つの入出力処理に
おいて、サブチャネル（ＳＣＩＩ）の一部をマルチプレ
クサチャネルのローカルストレージ（ＬＳ）にロードし
、該入出力処理を終了した後の、該ローカルストレージ
（ＬＳ）の内容のサブチャネル（ＳＣＨ）へのストア動
作を、如何なる場合においても、−回で行うことができ
、該マルチプレクサチャネルの性能を向上させることが
できる効果がある。
第１図は本発明の原理説明図。
第２図は本発明の一実施例を示した図。
第３図は従来のマルチプレクサチャネルの制御方式を説
明する図。 である。 図面において、 １はマルチプレクサチャネル。 １１はローカルストレージ（ＬＳ） 。 １２はサブチャネルアドレスレジスタ。 １２０はサブチャネルアドレスレジスタの更新手段。 ２はサブチャネルストレージ。 ２０はサブチャネル（ＳＣＨ） 。 ２０Ａ〜２００はサブチャネル（ＳＣＨ）の各領域。 ■〜■はサブチャネル（ＳＣＨ）からローカルストレー
ジ（ＬＳ）へのロード。 ■〜■、■はローカルストレージ（ＬＳ）からサブチャ
ネル（ＳＣＩ（）へのストア。 をそれぞれ示す。
明する図。 である。 図面において、 １はマルチプレクサチャネル。 １１はローカルストレージ（ＬＳ） 。 １２はサブチャネルアドレスレジスタ。 １２０はサブチャネルアドレスレジスタの更新手段。 ２はサブチャネルストレージ。 ２０はサブチャネル（ＳＣＨ） 。 ２０Ａ〜２００はサブチャネル（ＳＣＨ）の各領域。 ■〜■はサブチャネル（ＳＣＨ）からローカルストレー
ジ（ＬＳ）へのロード。 ■〜■、■はローカルストレージ（ＬＳ）からサブチャ
ネル（ＳＣＩ（）へのストア。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 複数個の入出力装置を時分割で動作させるマルチプレク
サチャネル（１）に、各入出力装置と１対１に割り当て
られたサブチャネル（ＳＣＨ）（２０）のサブチャネル
ストレージ（２）内のアドレスを、各サブチャネル（Ｓ
ＣＨ）（２０）のデータブロック内アドレス（オフセッ
ト部）で巡回させる手段（１２０）を設けて、 該マルチプレクサチャネル（１）での入出力処理時にお
ける、上記サブチャネル（ＳＣＨ）（２０）のマルチプ
レクサチャネル（１）内のローカルストレージ（ＬＳ）
（１１）へのロード、及び、該ローカルストレージ（Ｌ
Ｓ）（１１）上での処理結果のサブチャネル（ＳＣＨ）
（２０）へのストア時のアドレスの更新を、サブチャネ
ルアドレスレジスタ（１２）の、該サブチャネル（ＳＣ
Ｈ）（２０）内の各領域を指示する上記「オフセット部
」のみで行うことを特徴とするマルチプレクサチャネル
の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17902690A JPH0470944A (ja) | 1990-07-04 | 1990-07-04 | マルチプレクサチャネルの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17902690A JPH0470944A (ja) | 1990-07-04 | 1990-07-04 | マルチプレクサチャネルの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470944A true JPH0470944A (ja) | 1992-03-05 |
Family
ID=16058817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17902690A Pending JPH0470944A (ja) | 1990-07-04 | 1990-07-04 | マルチプレクサチャネルの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470944A (ja) |
-
1990
- 1990-07-04 JP JP17902690A patent/JPH0470944A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPH0350651A (ja) | 記憶再配置方法および階層化記憶システム | |
| US4318175A (en) | Addressing means for random access memory system | |
| EP1149341A1 (en) | Cache memory | |
| JPS6261132A (ja) | デ−タ転送命令制御方式 | |
| JPH0470944A (ja) | マルチプレクサチャネルの制御方式 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JPS5819953A (ja) | マイクロプログラム制御方式 | |
| Siegel et al. | Parallel memory system for a partitionable SIMD/MIMD machine | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JP3429880B2 (ja) | メモリ装置およびメモリアクセス方法 | |
| JP2708523B2 (ja) | チャネル装置およびその動作方法 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| JPH01108652A (ja) | アドレス変換方式 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JPH0740227B2 (ja) | デ−タのオ−バレイセグメント割当て方式 | |
| JPH04274537A (ja) | アドレス割振り装置 | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| JP2000029783A (ja) | プロセッサ及び計算機 | |
| JPH0216651A (ja) | ディスクキャッシュ制御方式 | |
| JPH07253930A (ja) | ダイナミックアドレス変換装置 | |
| JPH0477945B2 (ja) | ||
| JPS62290936A (ja) | アドレス制御回路 | |
| JPS60205643A (ja) | アドレス制御方式 |