JPS5819953A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS5819953A JPS5819953A JP11863281A JP11863281A JPS5819953A JP S5819953 A JPS5819953 A JP S5819953A JP 11863281 A JP11863281 A JP 11863281A JP 11863281 A JP11863281 A JP 11863281A JP S5819953 A JPS5819953 A JP S5819953A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- program
- control unit
- control
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチグー−にツナ・システムにおけるマイ
タロプログラムｏｍ＊方式に関する。
タロプログラムｏｍ＊方式に関する。
情報処理装置をマイタープログラム制御によ）実現する
方法は、広く一般的に行なわれている。
方法は、広く一般的に行なわれている。
このマイク−プログラムをデパツダする場合にはＲＡＭ
（うｙダム・アク竜ス・メモリ）が使用され、デパック
され九マイクロプログラムはＲＯＭ（リード・オンリー
・メ毫り）化されるか、或い社外部記憶媒体に格納され
、ＲＡＭＫａ−ディングされる。
（うｙダム・アク竜ス・メモリ）が使用され、デパック
され九マイクロプログラムはＲＯＭ（リード・オンリー
・メ毫り）化されるか、或い社外部記憶媒体に格納され
、ＲＡＭＫａ−ディングされる。
しかる〈従来、マイタ酋プ薗グラムのローディングシよ
びマイクロプログラム・デパッダ時０各種置御処３１１
（マイクロプログラムのストップ、スター）、）ラップ
等）は、マイクロプログラム制御ユニットと直結したコ
ンソールからの操作によ）行なってシ）、そのためマル
チプ窒竜ツナ・システムにシーては、マイクロプログラ
ムの四−デインダ時聞が長くかか）、ｔたデバッグ時Ｏ
効率が非電に悪（なると−う欠点があった。
びマイクロプログラム・デパッダ時０各種置御処３１１
（マイクロプログラムのストップ、スター）、）ラップ
等）は、マイクロプログラム制御ユニットと直結したコ
ンソールからの操作によ）行なってシ）、そのためマル
チプ窒竜ツナ・システムにシーては、マイクロプログラ
ムの四−デインダ時聞が長くかか）、ｔたデバッグ時Ｏ
効率が非電に悪（なると−う欠点があった。
零発＠ＯＩＩ的は、マルチプロセッサ・システムＫｋけ
る各種！イクーグ雪ダツムｆＩｉ譚エニットを共通パス
で結会し、前記各種マイクロプログラム制御ユニットを
マイタ冒プ田ダラム統合制御装置によって統合制御する
ととによシ上記欠点を解決し、マルチプロセッサ・シス
テムにおけるマイタ四プ交グラムのローデインダ時間を
短縮し、且つマイクロプログラムのデパック効率を良好
にしたｉイク繋プ璽グラム制御方式を提供するととＫＴ
。
る各種！イクーグ雪ダツムｆＩｉ譚エニットを共通パス
で結会し、前記各種マイクロプログラム制御ユニットを
マイタ冒プ田ダラム統合制御装置によって統合制御する
ととによシ上記欠点を解決し、マルチプロセッサ・シス
テムにおけるマイタ四プ交グラムのローデインダ時間を
短縮し、且つマイクロプログラムのデパック効率を良好
にしたｉイク繋プ璽グラム制御方式を提供するととＫＴ
。
る。
即ち、本発明は、演算、転送等ＯＩＪ＆理を行なう複数
の制御装置の各々に設けられて、各制御装置をマイクロ
プログラムにより制御するマイクロプログラム制御ユニ
ットと、これらの制御ユニットを共通パスを介して制御
するマイタロプログラム統合制御装置とを備え、前記マ
イク璽プロダラム制御：Ｌニットには、使用するマイク
ロプログラムの種類を示す種別番号（全種類の！イク四
プロダラムを示す全種別指定番号を含む、）と、同−糎
類のマイクロプロダラム■御ユエラＦを区別するユニッ
ト番号（同一種別内のすべてのマイクロプログラム制御
ユニットを示す種舅内金エニット指定番考を含む、）と
を割＾ててｌｉｅ、前記マイク−プロダラム統合制御装
置には、各種のマイクロプログラムのローディングｔ＊
は制御処理に先立って、前記ｉイタ習プログラム制御ユ
ニットに対し種別番号および＆ニット番号を送出する手
段を備え、前記マイタ陣プａグラム制御ユニットには、
受取つえ種別番号が全種別指定であるかまたは自ユニッ
トの種別番号と−激し、かつ受取ったユニット番号が種
肩肉全１ニット指定であるかｔたは自装置のユニット番
号と一歇した場會に、後続するファイル・四−ディｙ／
まえ社制御処履を行なう手段を備えて構成され為。
の制御装置の各々に設けられて、各制御装置をマイクロ
プログラムにより制御するマイクロプログラム制御ユニ
ットと、これらの制御ユニットを共通パスを介して制御
するマイタロプログラム統合制御装置とを備え、前記マ
イク璽プロダラム制御：Ｌニットには、使用するマイク
ロプログラムの種類を示す種別番号（全種類の！イク四
プロダラムを示す全種別指定番号を含む、）と、同−糎
類のマイクロプロダラム■御ユエラＦを区別するユニッ
ト番号（同一種別内のすべてのマイクロプログラム制御
ユニットを示す種舅内金エニット指定番考を含む、）と
を割＾ててｌｉｅ、前記マイク−プロダラム統合制御装
置には、各種のマイクロプログラムのローディングｔ＊
は制御処理に先立って、前記ｉイタ習プログラム制御ユ
ニットに対し種別番号および＆ニット番号を送出する手
段を備え、前記マイタ陣プａグラム制御ユニットには、
受取つえ種別番号が全種別指定であるかまたは自ユニッ
トの種別番号と−激し、かつ受取ったユニット番号が種
肩肉全１ニット指定であるかｔたは自装置のユニット番
号と一歇した場會に、後続するファイル・四−ディｙ／
まえ社制御処履を行なう手段を備えて構成され為。
以下、本発明を１ｌＩｉｌＫ示す実施例に！１ｉ−ｊい
て説明する。
て説明する。
館１ｆＭは本発＠が適７１１１れるマルチプロセッサ・
システムの一例を示すプルツタ図である。岡閣＃Ｃシー
て、本発−マイタロプログツ五制御方式は、片央処履装
置１０ 、１１ 、１！と、 これらに接続される転送
装置２Ｇ 、 ２１ 、 ！！とから成る制御装置群に
適用されるものであって、これらの中央処理装置１Ｇ
、 １１ 、１２ 、シよび転送装置２０ 、２１ 。
システムの一例を示すプルツタ図である。岡閣＃Ｃシー
て、本発−マイタロプログツ五制御方式は、片央処履装
置１０ 、１１ 、１！と、 これらに接続される転送
装置２Ｇ 、 ２１ 、 ！！とから成る制御装置群に
適用されるものであって、これらの中央処理装置１Ｇ
、 １１ 、１２ 、シよび転送装置２０ 、２１ 。
２２の各々ＫＷＩ！Ｉｌｌされるマイクロプログラム制
御ユニット４０ 、４１ 、４２ 、５０ 、５１ 、
５２と、これらの−御＆ニット４０ 、４１ 、４２
、５Ｇ 、 ５１ 、１！雪と共通パス６Ｇを介して接
続されてこれらを制御するマイタロプログラム統合制御
装置７０とを備えて構成される。
御ユニット４０ 、４１ 、４２ 、５０ 、５１ 、
５２と、これらの−御＆ニット４０ 、４１ 、４２
、５Ｇ 、 ５１ 、１！雪と共通パス６Ｇを介して接
続されてこれらを制御するマイタロプログラム統合制御
装置７０とを備えて構成される。
制御装置群を構成すみ中央処理装置１Ｇ 、 １１ 。
１２は、演算等のデーＩ処理を行な−、また、転送装置
２Ｇ 、 ２１ 、２２は、プロセッサ間通信パス３０
と接続され、各プ四セッサ関のデー−転送を行なう、′
Ｉｋシ、この実施例では、マイクロプログラム制御ユニ
ット４０ 、４１ 、４２ 、５Ｇ 、 ５１ 、５２
を中央処理装置１０ 、１１ 、１２＞よび転送装置
、２０ 、２１ 、２２の外部に設けているが、′各中
央処理装置１０ 、１１ 、１２および各転送装置２Ｇ
、 ２１ 。
２Ｇ 、 ２１ 、２２は、プロセッサ間通信パス３０
と接続され、各プ四セッサ関のデー−転送を行なう、′
Ｉｋシ、この実施例では、マイクロプログラム制御ユニ
ット４０ 、４１ 、４２ 、５Ｇ 、 ５１ 、５２
を中央処理装置１０ 、１１ 、１２＞よび転送装置
、２０ 、２１ 、２２の外部に設けているが、′各中
央処理装置１０ 、１１ 、１２および各転送装置２Ｇ
、 ２１ 。
２２に内蔵させてもよい。
鮪２−は、マイクロプログラム統合制御装置７０から各
マイクロプログラム制御ユニットを指定する際に使用さ
れる指定データの構成例を示す説明間である。同図にお
いて、ビット位置５〜７は、システム内で使用されるマ
イクロプログラムの種−を示す種別番号であって、本実
施例では、中央処理装置用マイクロプログラムと転送装
置用マイクロプログラムと０２種類が割ＪＰａｌｌｉて
られる。また３ビツトがａｌｌ ＠１’の場合上すべて
のマイクロプログラム種別を指定する。
マイクロプログラム制御ユニットを指定する際に使用さ
れる指定データの構成例を示す説明間である。同図にお
いて、ビット位置５〜７は、システム内で使用されるマ
イクロプログラムの種−を示す種別番号であって、本実
施例では、中央処理装置用マイクロプログラムと転送装
置用マイクロプログラムと０２種類が割ＪＰａｌｌｉて
られる。また３ビツトがａｌｌ ＠１’の場合上すべて
のマイクロプログラム種別を指定する。
次に、ビット位置Ｏ〜４は、同一種別のマイクロプログ
ラムを使用するマイタロプロゲラ五制御エエットの番号
を示すユニット番号であって、本実施例で杜、マイター
プログラム制御具、ニット４０゜４１ 、４２およびマ
イクロプログラム５０ 、５１ 、５２が割Ｉてられる
。マイクロプロゲラ１塾ニツＦ４０．４１．４２と！イ
ク■グ窒グラム制御エニット５０ 、１＄１ 、５２と
は、種別番号が異なる丸め、１Ｌ＋／％に同一のユニッ
ト番号を割〉壱ててもよい。
ラムを使用するマイタロプロゲラ五制御エエットの番号
を示すユニット番号であって、本実施例で杜、マイター
プログラム制御具、ニット４０゜４１ 、４２およびマ
イクロプログラム５０ 、５１ 、５２が割Ｉてられる
。マイクロプロゲラ１塾ニツＦ４０．４１．４２と！イ
ク■グ窒グラム制御エニット５０ 、１＄１ 、５２と
は、種別番号が異なる丸め、１Ｌ＋／％に同一のユニッ
ト番号を割〉壱ててもよい。
本実施例では、最大６種類のマイクロプログラムを、お
よび、同一種別内で最大３０台のマイタロ制書ユニット
を指定でき、！イクロプ冒グラム統合制御装置７０は、
各種のマイクロプログラムのローディングまたは制御処
理に先立って、前記マイクロプログラム制御ユニット４
０ 、４１ 、４２ 。
よび、同一種別内で最大３０台のマイタロ制書ユニット
を指定でき、！イクロプ冒グラム統合制御装置７０は、
各種のマイクロプログラムのローディングまたは制御処
理に先立って、前記マイクロプログラム制御ユニット４
０ 、４１ 、４２ 。
５０．５１．５２に対し種別番号およびユニット番号を
共通パス６Ｇを介して送出する。
共通パス６Ｇを介して送出する。
第３図は算１１ａＫ示した中央処理装置１００マイクａ
プログラム制御エエツト４０のよ）具体的な構成の一例
を示すプ四ツク図である。ＲＡＭ（ランダム・アクセス
・メモリ）１００には、マイクロプログラムが格納され
、このＲＡＭｌ０ＧＯアドレスは、アドレス・竜しタタ
１０１ を介して与えられる。了ＶレスーセレタＪ １
Ｇ１ Ｋは、中央処理装置１０からのマイクロプログラ
ム・アドレスとアドレス・レジスタ１０２からのアドレ
スとが入力される。データ・レジス１１０３は、！イク
ロプロダラム絖舎制御装置７０からＲＡＭ １０Ｇへデ
ータを書き込む場金シよびＲＡＭ１００からのデーＩを
読み取る場合に使用される。アドレス−レジスタ１０！
Ｂ ｓ ＲＡ Ｍ １０Ｇのアドレス・レジスタとし
て使用されるはかに、マイクロプロダラム制御ユニット
を指定する指定データ用しジスＩとしても使用される。
プログラム制御エエツト４０のよ）具体的な構成の一例
を示すプ四ツク図である。ＲＡＭ（ランダム・アクセス
・メモリ）１００には、マイクロプログラムが格納され
、このＲＡＭｌ０ＧＯアドレスは、アドレス・竜しタタ
１０１ を介して与えられる。了ＶレスーセレタＪ １
Ｇ１ Ｋは、中央処理装置１０からのマイクロプログラ
ム・アドレスとアドレス・レジスタ１０２からのアドレ
スとが入力される。データ・レジス１１０３は、！イク
ロプロダラム絖舎制御装置７０からＲＡＭ １０Ｇへデ
ータを書き込む場金シよびＲＡＭ１００からのデーＩを
読み取る場合に使用される。アドレス−レジスタ１０！
Ｂ ｓ ＲＡ Ｍ １０Ｇのアドレス・レジスタとし
て使用されるはかに、マイクロプロダラム制御ユニット
を指定する指定データ用しジスＩとしても使用される。
マイクロプログラムの四−ディングま九は各種制御４６
１１のための：ｆｆ！ン￥ ＃ｉ、コマンド・レジスタ
１０４ Ｋ入れられ、制御回路１０！！ Ｋよシ制御さ
れる。
１１のための：ｆｆ！ン￥ ＃ｉ、コマンド・レジスタ
１０４ Ｋ入れられ、制御回路１０！！ Ｋよシ制御さ
れる。
前記ローディングを食は各種制御処理に先立って、マイ
タ１ｈグラム統合制御装置７０より鎮２ＷＩＩＫ示し九
指定データが送出され、種別番号は種別書号一致回路１
０６ Ｋよシチヱツタされ、ユニット書号ｔｊ瓢エラト
書号一致回路１０７ Ｋよ）チェツタされる１種別番号
−款回路１０６にで自種別番号と受憚した種別番号とが
一致するか、ｔたは受信した種別番号がａｌｌ ”１’
の場合、かつユニット番号一致回路１０７ Ｋて自工二
ット書号と受信したユニット番号とが一致するか、また
は受信した為ニット番号がａｌｌ ’１’の場合に、Ａ
ＮＤゲート１０８の条件が成立する。制御回路１０５は
、ＡＮＤゲート１０８の条件成立時にのみマイクロプロ
グラムのローディングまたは各種制御処理のコマンドを
受けつける。
タ１ｈグラム統合制御装置７０より鎮２ＷＩＩＫ示し九
指定データが送出され、種別番号は種別書号一致回路１
０６ Ｋよシチヱツタされ、ユニット書号ｔｊ瓢エラト
書号一致回路１０７ Ｋよ）チェツタされる１種別番号
−款回路１０６にで自種別番号と受憚した種別番号とが
一致するか、ｔたは受信した種別番号がａｌｌ ”１’
の場合、かつユニット番号一致回路１０７ Ｋて自工二
ット書号と受信したユニット番号とが一致するか、また
は受信した為ニット番号がａｌｌ ’１’の場合に、Ａ
ＮＤゲート１０８の条件が成立する。制御回路１０５は
、ＡＮＤゲート１０８の条件成立時にのみマイクロプロ
グラムのローディングまたは各種制御処理のコマンドを
受けつける。
前記の処理は、他の！イタ撃プログラム制御ユニット４
１ 、４２ 、５０ 、５１ 、５２ においても同様
である丸め、統合マイクロブ■ダラ＾制御装置フＯよＪ
）＃定種別の複数個のマイタロブ−グラム制御ユニット
への一斉フアイル稔−デイング中、全マイクロプログラ
ム制御＆ニットの同時＊＊が出来る。
１ 、４２ 、５０ 、５１ 、５２ においても同様
である丸め、統合マイクロブ■ダラ＾制御装置フＯよＪ
）＃定種別の複数個のマイタロブ−グラム制御ユニット
への一斉フアイル稔−デイング中、全マイクロプログラ
ム制御＆ニットの同時＊＊が出来る。
本発明は以上説明したように、マルチプロセッサ・シス
テムにおけるマイクロプログラムのローディングおよび
制御を１台の統舎制御装置で行なわせることＫよｌ 、
ｆｆイクａプログラムのデバッグ時および初期設定時の
効率が飛躍的に向上するという効果がある。
テムにおけるマイクロプログラムのローディングおよび
制御を１台の統舎制御装置で行なわせることＫよｌ 、
ｆｆイクａプログラムのデバッグ時および初期設定時の
効率が飛躍的に向上するという効果がある。
第１１１は本発明が適用されるシステムの一実施例を示
すプ四ツク図、８２図は前記実施例で使用される！イク
ａプａグラム制御ユニットを指定する場合に使用される
指定データの一例を示す説明図、第３１１１は本発−マ
イクロプログラム制御方式で使用されるマイクロプログ
ラム制御ユニットの一実施例を示すブクツク図である。 １Ｇ、１１．１２−＄央ＩＩ＆ｍ１ｉｌｌ置２０．２１
．２２・・・転送装置 ３０・・・プロセッサ間通信バス ４Ｇ、４１．４２．５Ｇ、５１．５２・・・マイク四プ
ログラム制御ユニット５ｏ−ＪＬ通パス ７０・・・！
イクロプログラム統合制御装置１００・・・ＲＡＭ
１０１・−アＶレス・セレタ１１０２・・・アドレス
争レジスタ １０３・・・データ書レジスタ １０４・・・コマンド・レジスタ １０５・・・制御部 １０６・・・種別番号一致回路 １０７・・・ユニット番号一致回路 １０８・・・ＡＮＤ回路 出願人 日本電気株式会社
すプ四ツク図、８２図は前記実施例で使用される！イク
ａプａグラム制御ユニットを指定する場合に使用される
指定データの一例を示す説明図、第３１１１は本発−マ
イクロプログラム制御方式で使用されるマイクロプログ
ラム制御ユニットの一実施例を示すブクツク図である。 １Ｇ、１１．１２−＄央ＩＩ＆ｍ１ｉｌｌ置２０．２１
．２２・・・転送装置 ３０・・・プロセッサ間通信バス ４Ｇ、４１．４２．５Ｇ、５１．５２・・・マイク四プ
ログラム制御ユニット５ｏ−ＪＬ通パス ７０・・・！
イクロプログラム統合制御装置１００・・・ＲＡＭ
１０１・−アＶレス・セレタ１１０２・・・アドレス
争レジスタ １０３・・・データ書レジスタ １０４・・・コマンド・レジスタ １０５・・・制御部 １０６・・・種別番号一致回路 １０７・・・ユニット番号一致回路 １０８・・・ＡＮＤ回路 出願人 日本電気株式会社
Claims (1)
- 【特許請求の範囲】 演算、転送等Ｏ処雇を行なう複数の制御装置Ｏ各々に設
けられて、各制御装置をマイクロプログラムによシ制御
す為！イクロプログラム制御エエットと、これら６１１
１ｉ＆エツトを共通パスを介して制御するマイタ四プ四
グラム銃会■御装置とを偕え、前記！イタ−プログラム
−御具エツトには、使用するマイク璽プ■グラム０１１
ＷＡを示す種別番号（金種＠Ｏマイタープログラムを示
す金種別指定番号を含む、）と、同一種類のマイクロプ
ログラム■御息！ットを区別するエニット書号（同一種
別内のすべてのマイタープログラム制御＆ニットを示す
種脂内食為ニット指定書号を含む、）とを−蟲でてｊｌ
ｌ）、 前記マイタープーダラム銃合制書装置には、各種のマイ
クロプログラムのローディングまたは制御部１１に先立
って、前記！イク■プ田グラム制御ユニットに対し種別
番号および為ニット香寺を送出する手段を備え、 前記マイク賞プログラム制御ユニットには、受取った種
別番号が全種別指定であるかｔ九は自ユニットの種別番
号と−散し、か一つ受取、つた工＝ット香号が種別内金
エニット指定であるかｔ九は自装置の二ニット番号と一
款した場合に、後続するファイル・ローディングオえは
制御処理を行１５手段を備えて成ることを特徴とするマ
イクロブ四グラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11863281A JPS5819953A (ja) | 1981-07-29 | 1981-07-29 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11863281A JPS5819953A (ja) | 1981-07-29 | 1981-07-29 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5819953A true JPS5819953A (ja) | 1983-02-05 |
Family
ID=14741330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11863281A Pending JPS5819953A (ja) | 1981-07-29 | 1981-07-29 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819953A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969859A (ja) * | 1982-10-14 | 1984-04-20 | Fujitsu Ltd | 一元管理方式 |
| JPS60110471A (ja) * | 1983-11-21 | 1985-06-15 | Konishiroku Photo Ind Co Ltd | 感熱記録ヘッド |
| JPS6253097A (ja) * | 1985-09-02 | 1987-03-07 | Toshiba Corp | 制御デ−タ伝送方式 |
| JPS62226230A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | マイクロプログラムの修正制御方式 |
| JPH0223423A (ja) * | 1988-07-13 | 1990-01-25 | Agency Of Ind Science & Technol | 並列演算装置の単位演算回路 |
| JPH0223424A (ja) * | 1988-07-13 | 1990-01-25 | Agency Of Ind Science & Technol | 並列演算装置 |
-
1981
- 1981-07-29 JP JP11863281A patent/JPS5819953A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969859A (ja) * | 1982-10-14 | 1984-04-20 | Fujitsu Ltd | 一元管理方式 |
| JPS60110471A (ja) * | 1983-11-21 | 1985-06-15 | Konishiroku Photo Ind Co Ltd | 感熱記録ヘッド |
| JPH055670B2 (ja) * | 1983-11-21 | 1993-01-22 | Konishiroku Photo Ind | |
| JPS6253097A (ja) * | 1985-09-02 | 1987-03-07 | Toshiba Corp | 制御デ−タ伝送方式 |
| JPS62226230A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | マイクロプログラムの修正制御方式 |
| JPH0223423A (ja) * | 1988-07-13 | 1990-01-25 | Agency Of Ind Science & Technol | 並列演算装置の単位演算回路 |
| JPH0223424A (ja) * | 1988-07-13 | 1990-01-25 | Agency Of Ind Science & Technol | 並列演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3673576A (en) | Programmable computer-peripheral interface | |
| US3596257A (en) | Method and apparatus for allocating small memory spaces to a computer program | |
| US4145739A (en) | Distributed data processing system | |
| US3573851A (en) | Memory buffer for vector streaming | |
| US3283308A (en) | Data processing system with autonomous input-output control | |
| US5201040A (en) | Multiprocessor system having subsystems which are loosely coupled through a random access storage and which each include a tightly coupled multiprocessor | |
| US3510843A (en) | Digital data transmission system having means for automatically determining the types of peripheral units communicating with the system | |
| CA1181865A (en) | Microprogrammed control of extended integer instructions through use of a data type field in a central processor unit | |
| US3550133A (en) | Automatic channel apparatus | |
| US3936803A (en) | Data processing system having a common channel unit with circulating fields | |
| US3521240A (en) | Synchronized storage control apparatus for a multiprogrammed data processing system | |
| JPS5819953A (ja) | マイクロプログラム制御方式 | |
| EP0518479A2 (en) | Processing system including memory selection | |
| US4591971A (en) | Method and apparatus for parallel processing of digital signals using multiple independent signal processors | |
| US4799187A (en) | Memory address generator with device address type specifier | |
| CA1304517C (en) | Multiple computer interface | |
| CA1068006A (en) | Method and an arrangement intended to execute data processing instructions after each other in function units of a computer | |
| US3245047A (en) | Selective data transfer apparatus | |
| JPH0115098B2 (ja) | ||
| JPS6136845A (ja) | シングルチツプマイクロコンピユ−タ | |
| US5829043A (en) | Coupler circuit and its use in a card and process | |
| JPS6120154A (ja) | メモリアクセス制御装置 | |
| JPS6478361A (en) | Data processing system | |
| JPH04233649A (ja) | 周辺装置の管理システム | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 |