JPS6226550A - 実行中プログラムの外部記憶装置への退避方式 - Google Patents

実行中プログラムの外部記憶装置への退避方式

Info

Publication number
JPS6226550A
JPS6226550A JP60166474A JP16647485A JPS6226550A JP S6226550 A JPS6226550 A JP S6226550A JP 60166474 A JP60166474 A JP 60166474A JP 16647485 A JP16647485 A JP 16647485A JP S6226550 A JPS6226550 A JP S6226550A
Authority
JP
Japan
Prior art keywords
storage device
page table
page
pages
virtual memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60166474A
Other languages
English (en)
Inventor
Akira Ueshima
上嶋 暁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60166474A priority Critical patent/JPS6226550A/ja
Publication of JPS6226550A publication Critical patent/JPS6226550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想記憶計算機システムにおいて実記憶装置を
多重利用する際に必要となる実記憶装置上のプログラム
の外部記憶装置への退避方式に関する。
〔従来の技術〕
限られた実記憶装置に掻めて大きなプログラムをのせる
ため仮想記憶が提供されている。仮想記憶は実記憶装置
と同様にアドレッシングされた構造を持っており、仮想
記憶と実記憶装置または仮想記憶と二次記憶装置との対
応はページテーブルと呼ばれるアドレス変換テーブルに
よって対応づけられている。プロセッサはこのページテ
ーブルをもとに仮想アドレスを実アドレスに変換する機
構を持っている。つまり、仮想記憶上のデータがアクセ
スされると、プロセッサはページテーブルをもとに実ア
ドレスに変換し実記憶装置をアクセスすることになる。
このことは、人出力制御にも言え、入出力処理装置側に
もページテーブルによるアドレス変換機構が取り入れら
れ、仮想アドレスのままで入出力要求が受は付けられる
。ページテーブルはページテーブルワードを含み、各ペ
ージテーブルワードは、仮想記憶上の各ページの状態(
実記憶装置上に存在する又は存在しない等)を示すフラ
グと、各ページに対応する実記憶装置上のアドレスとを
含んでいる。
実行中プログラムの退避時には、一つの方法として、ペ
ージテーブルより、実記憶装置上に存在する領域を求め
、実記憶装置上に存在する領域のみをアドレス変換入出
力によって外部記憶装置に退避する方法がとられている
。逆に、復元する時には、退避時に実記憶装置上に存在
していたページが新しく確保した実記憶装置上の領域を
示すように、ページテーブルを作り直し、そのページテ
ーブルを使って先に退避していたプログラムイメージを
ロードする。
〔発明が解決しようとする問題点〕
ところで、一つの入出力要求によって転送できる領域は
例えば256にワードの如く比較的狭い範囲の領域に限
られる。従って、退避する必要のあるプログラム等は仮
想記憶上連続していることが望ましい。しかし、実記憶
装置上に存在するページは、仮想記憶が大きくなるのに
伴い、仮想記憶上分散する度合が非常に太き(なる。従
って、1回の入出力要求で出力できる実記憶装置上に存
在するページは少なくなり、退避すべきページを全て出
力するには幾度も入出力要求を発する必要があり、プロ
グラム退避時の入出力効率が低下するという問題がある
本発明はこのような従来の問題点を解決したもので、そ
の目的は、実行中プログラムの退避を少ない入出力要求
回数で実現し得るようにすることにある。
〔問題点を解決するための手段〕
本発明は上記問題点を解決するために、実記憶装置と仮
想記憶とを有し、この両者を対応づけるページテーブル
に従ってアドレス変換する機構が取り入れられた入出力
処理装置を有する仮想記憶計算機システムにおける実行
中プログラムの外部記憶装置への退避方式において、 仮想記憶上のページのうち、実記憶装置上に存在するペ
ージと存在しないページとをページテーブル上入れ替え
るページテーブル変換手段を設け、実記憶装置上に存在
する実行中プログラム部分の外部記憶装置への退避は、
前記実記憶装置上に存在する実行中プログラム部分を前
記ページテーブル変換手段によって仮想記憶上連続に存
在するようにした後、該実行中プログラム部分を外部記
憶装置に退避させるようにする。
なお、上記において、実記憶装置上に存在する実行中プ
ログラム部分を仮想記憶上連続に存在するようにすると
は、望ましくは仮想記憶上のアドレスが連続する一塊の
領域に実記憶装置上に存在する実行中プログラム部分を
存在させることであるが、本発明はそのような場合に限
らず、仮想記憶上の1箇所に集められた実行中プログラ
ム部分の中に僅かな隙間が生じている場合も含むもので
ある。
〔作用〕
実記憶装置上に存在する実行中プログラム部分を外部記
憶装置へ退避する際、ページテーブル変換手段により、
仮想記憶上のページのうち、実記憶装置上に存在するペ
ージと存在しないページとがページテーブル上入れ替え
られ、実記憶装置上に存在する実行中プログラム部分は
仮想記憶上連続に存在するように変換される。従って、
一つの入出力要求により転送できるページ数が増え、少
ない入出力要求回数により、退避すべき全てのプログラ
ム部分を外部記憶装置へ退避させることができる。
〔実施例〕
図は本発明の詳細な説明図であり、この実施例は、仮想
記憶1 (図では説明の便宜上仮想記憶Aと仮想記憶B
に分けている)と、実記憶装置2と、この両者を対応づ
けるページテーブル3 (図では説明の便宜上ページテ
ーブルAとページテーブルBに分けている)と、外部記
憶装置4と、ページテーブルに従ってアドレス変換する
機構が取り入れられた入出力処理袋W5と、仮想記憶1
上のページのうち実記憶装置2上に存在するページと存
在しないページとをページテーブル上入れ替え、るペー
ジテーブル変換手段6と、このページテーブル変換手段
6によって変換されたページテーブルを元に戻すページ
テーブル復元手段7とから構成されている。
実行中プログラムは仮想記憶Aに存在し、このうち実行
に必要な数ページV2.V4.V5は、実記憶装置2上
にも存在し、ページテーブルAの各ページテーブルワー
ドP2.P4.R5に従って実記憶装置2上のページR
3,R1,R2とそれぞれ対応づけられている。実行中
プログラムの退避時には、実記憶装置2上に存在するペ
ージV2、V4.V5を外部記憶装置4に退避する。こ
の際、ページテーブル変換手段6によってページテーブ
ルAをページテーブルBのように変換する。
この変換手段によって仮想記憶A上分散していたページ
V2.V4.V5が仮想記憶B上アドレス的に1箇所に
連続して存在するのでページ数が少なければ一つの入出
力要求により一括して外部記憶装置4に退避させること
ができる。逆に復元時は退避させたページ内容を一括し
て外部記憶装置4より実記憶装置2上に読込んだ後ペー
ジテーブル復元手段7によってページテーブルBをペー
ジテーブルAのように復元し、これによってプログラム
を退避以前の状態に復元する。
この制御をより詳しく説明すると、図では対応するペー
ジが実記憶装置2上に存在することを示すフラグMがペ
ージテーブルワードP2.P4゜R5にある。つまり仮
想記憶のページV2はページテーブルワードP2によっ
て実記憶装置2のページR3に存在し、同じく仮想記憶
のページ■4はページテーブルワードP4によって実記
憶装置2のページR1に存在し、同じ(仮想記憶のペー
ジV5はページチー1プルワードP5によって実記憶装
置2のページR2に存在するように対応づけられている
。また、対応するページが実記憶装置2上に存在するこ
とを示すフラグMがページテーブルワードPi、P3に
は無い、つまり、仮想記憶のページV1はページテーブ
ルワードP1に対応し実記憶装置2のページに存在せず
、同じく仮想記憶のページ■3はページテーブルワード
P3に対応した実記憶装置2上のページに存在しないこ
とを表している。
実行中プログラムは仮想記憶上及び実記憶装置2上に存
在するが、実記憶装置2上に存在するのは仮想記憶上に
存在する量のごく一部である。実行中プログラムを外部
記憶装置4に退避するためには、図において実記憶装置
2上のページR1゜R2,R3を退避しなければならな
い。しかし、ページR1,R2,R3は実記憶装置2上
分散しており、ページR1,R2,R3に対応するペー
ジV4.V5.V2も仮想記憶上分散して存在している
。従って、例えばページV4. V5. V2間の距離
が1回の入出力要求によって処理できる領域より大きく
離れている場合には少なくとも3回の入出力要求を発行
しなければならない。そこで、ページテーブルワードの
入れ替えによって、退避すべきページR1,R2,R3
を仮想記憶上1箇所に集め、一括して外部記憶装置4へ
退避できるようにする。5 ページテーブルワードの入れ替えは、例えば次のような
手順で行なわれる。なお、これは−例であり、本発明は
入れ替えの手順まで限定して解釈されるものではない。
実記憶装置2に存在する仮想アドレスの最も高いアドレ
スのページに対応するページテーブルワードと、実記憶
装置2に存在しない仮想アドレスの最も低いアドレスの
ページに対応するページテーブルワードを交換していく
。このページテーブルワードの交換は、実記憶装置に存
在する仮想アドレス上最も高いアドレスのページの方が
、実記憶装置に存在しない仮想アドレス上最も低いアド
レスのページより低くなるまで行なう。また、交換した
ページを示すためページテーブルワードにフラグCをた
てる。
図においてページテーブルAをこの方法で変換すると、
ページP1とページP5とを入れ替え、次にページP3
とページP4とを入れ替え、ページテーブルBのように
なる。この変換によって仮想記憶上の形式が仮想記憶へ
から仮想記憶Bのように変わる。仮想記憶B上では、ペ
ージV5.V2、■4が1箇所に集まっているので、ペ
ージV5、V2.V4全体の領域が1回の入出力要求で
処理できる範囲であれば僅か1回の入出力要求で一括し
て外部記憶装置4に退避することができる。
逆に外部記憶装置から復元するためには、退避時のペー
ジテーブルの交換したページを示すフラグCに従って次
のようにする。
実記憶装置2に存在し、かつ、ページテーブルワードを
交換したことを示すフラグCの有る最も低い仮想アドレ
スに対応するページテーブルワードと、実記憶装置2に
存在せず、かつ、ページテーブルワードを交換したこと
を示すフラグCが有る最も高い仮想アドレスに対応する
ページテーブルワードとを交換していく、このページテ
ーブルワードの交換は実記憶装置に存在し、かつ、ペー
ジテーブルワードを交換したことを示すフラグCの有る
最も低い仮想アドレスの方が、実記憶装置に存在せず、
かつ、ページテーブルワードを交換したことを示すフラ
グCの有る最も高い仮想アドレスより高くなるまで行な
う。また、交換したページを示すためのフラグCをペー
ジテーブルワードから消す。
このようにして退避時のページテーブルを復元する。
〔発明の効果〕
以上説明したように、本発明によれば、実行中プログラ
ムを退避する際、仮想記憶上分散して存在する退避必要
な実記憶装置上に存在するページを仮想記憶上アドレス
的に連続したものに変換してから退避させるので、例え
ば1回の入出力要求によって退避できる情報量は入出力
要求の1回当たりの限度量にほぼ相当し、従って退避す
べきページ数が穫めて太き(なっても従来より少ない入
出力要求回数で効率よく外部記憶装置に退避することが
可能となる。
【図面の簡単な説明】
図は本発明の詳細な説明図である。 図において、1は仮想記憶、2は実記憶装置、3はペー
ジテーブル、4は外部記憶装置、5は入出力処理装置、
6はページテーブル変換手段、7はページテーブル復元
手段である。

Claims (1)

  1. 【特許請求の範囲】 実記憶装置と仮想記憶とを有し、この両者を対応づける
    ページテーブルに従ってアドレス変換する機構が取り入
    れられた入出力処理装置を有する仮想記憶計算機システ
    ムにおける実行中プログラムの外部記憶装置への退避方
    式において、 仮想記憶上のページのうち、実記憶装置上に存在するペ
    ージと存在しないページとをページテーブル上入れ替え
    るページテーブル変換手段を設け、実記憶装置上に存在
    する実行中プログラム部分の外部記憶装置への退避は、
    前記実記憶装置上に存在する実行中プログラム部分を前
    記ページテーブル変換手段によって仮想記憶上連続に存
    在するようにした後、該実行中プログラム部分を外部記
    憶装置に退避させるようにしたことを特徴とする実行中
    プログラムの外部記憶装置への退避方式。
JP60166474A 1985-07-26 1985-07-26 実行中プログラムの外部記憶装置への退避方式 Pending JPS6226550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60166474A JPS6226550A (ja) 1985-07-26 1985-07-26 実行中プログラムの外部記憶装置への退避方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60166474A JPS6226550A (ja) 1985-07-26 1985-07-26 実行中プログラムの外部記憶装置への退避方式

Publications (1)

Publication Number Publication Date
JPS6226550A true JPS6226550A (ja) 1987-02-04

Family

ID=15832065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60166474A Pending JPS6226550A (ja) 1985-07-26 1985-07-26 実行中プログラムの外部記憶装置への退避方式

Country Status (1)

Country Link
JP (1) JPS6226550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330947B2 (en) 2003-06-24 2008-02-12 Fujitsu Limited Method and apparatus for backing up data in virtual storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330947B2 (en) 2003-06-24 2008-02-12 Fujitsu Limited Method and apparatus for backing up data in virtual storage medium

Similar Documents

Publication Publication Date Title
JP2625385B2 (ja) マルチプロセッサシステム
KR950033840A (ko) 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리
JP2774862B2 (ja) Dma制御装置および情報処理装置
JPH01181163A (ja) 図形表示システム
JPH0195347A (ja) アドレス変換方式
KR960704275A (ko) 컴퓨터 구조
JPS6226550A (ja) 実行中プログラムの外部記憶装置への退避方式
EP0430500A2 (en) System and method for atomic access to an input/output device with direct memory access
JPS63244152A (ja) 拡張記憶装置アクセス制御装置
JPH0353659B2 (ja)
JPS6349807B2 (ja)
JPH0744489A (ja) データ転送方法
JP2001022640A (ja) メモリ管理方法
JPS5812187A (ja) 情報処理装置
JPS608971A (ja) 中央処理装置
JPS62126480A (ja) 画像処理装置
JPH0731310Y2 (ja) メモリ装置
JPS63142416A (ja) 入出力制御方式
JPS6349806B2 (ja)
JPS63233431A (ja) タグ付きデ−タ記憶制御方式
JPS63245743A (ja) メモリアクセス方式
JPS59119386A (ja) バツフア領域の制御方式
JPS6360427B2 (ja)
JPS63271567A (ja) 非対称密結合マルチプロセツサシステム
JPS6331816B2 (ja)