JPS62126480A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS62126480A JPS62126480A JP26644285A JP26644285A JPS62126480A JP S62126480 A JPS62126480 A JP S62126480A JP 26644285 A JP26644285 A JP 26644285A JP 26644285 A JP26644285 A JP 26644285A JP S62126480 A JPS62126480 A JP S62126480A
- Authority
- JP
- Japan
- Prior art keywords
- information
- semiconductor memory
- address
- page
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、大容量画像情報を処理する画像処理装置に
関するものである。
関するものである。
第4図は従来の画像処理装置の構成図であり、図におい
て、101は画像情報およびプログラムとそのデータを
記憶する高速アクセスが可能な半導体メモリ、103は
アドレスやデータ等のバス、104は上記バス103を
経由して半導体メモリ101に記憶しているプログラム
とそのデータを取出し、命令を実行して半導体メモリ1
01に記憶された画像情報の処理を遂行する画像処理部
である。
て、101は画像情報およびプログラムとそのデータを
記憶する高速アクセスが可能な半導体メモリ、103は
アドレスやデータ等のバス、104は上記バス103を
経由して半導体メモリ101に記憶しているプログラム
とそのデータを取出し、命令を実行して半導体メモリ1
01に記憶された画像情報の処理を遂行する画像処理部
である。
上記構成において、画像処理部104は半導体メモリ1
01に記憶しである処理プログラムおよびそのデータを
取出し、この処理プログラムに従って画像の切出し、拡
大/縮小、細線化、ノイズ除去等の画像処理を実行する
。一般に画像情報は画像がそのまま記憶されるので大容
量となり、処理時間を要するが、画像処理部104の高
速アクセスに対応可能な半導体メモリ101上に画像情
報を記憶して処理を行なうことにより、効率良く画像処
理を行なうことができる。
01に記憶しである処理プログラムおよびそのデータを
取出し、この処理プログラムに従って画像の切出し、拡
大/縮小、細線化、ノイズ除去等の画像処理を実行する
。一般に画像情報は画像がそのまま記憶されるので大容
量となり、処理時間を要するが、画像処理部104の高
速アクセスに対応可能な半導体メモリ101上に画像情
報を記憶して処理を行なうことにより、効率良く画像処
理を行なうことができる。
〔発明が解決しようとする問題点〕
しかしながら、従来の画像処理装置は以上のように構成
されているので、例えば、A4サイズの文書画像(分解
能;16ドツト/龍)を半導体メモリ101に記憶する
と、約2メガ・バイト容量の半導体メモリ101が必要
になり、画像処理装置が高価になるなどの問題点があっ
た。
されているので、例えば、A4サイズの文書画像(分解
能;16ドツト/龍)を半導体メモリ101に記憶する
と、約2メガ・バイト容量の半導体メモリ101が必要
になり、画像処理装置が高価になるなどの問題点があっ
た。
なお、多重プログラミングの可能な情報処理装置におい
て、通常用いられる仮想記憶方式を通用して、半導体メ
モリと補助記憶装置間で必要に応じて情報の転送を行な
うことも考えられるが、大容量となる画像情報と小容量
で済むプログラム及びそのデータとを一緒に扱うこの種
装置においては、転送単位を太き(するとメモリアクセ
ス性能の劣化は防げるが、メモリ使用効率の低下を招き
、又転送単位を小さくするとメモリ使用効率は良くなる
がメモリアクセス性能が劣化し、画像処理には適さない
という問題点があった。
て、通常用いられる仮想記憶方式を通用して、半導体メ
モリと補助記憶装置間で必要に応じて情報の転送を行な
うことも考えられるが、大容量となる画像情報と小容量
で済むプログラム及びそのデータとを一緒に扱うこの種
装置においては、転送単位を太き(するとメモリアクセ
ス性能の劣化は防げるが、メモリ使用効率の低下を招き
、又転送単位を小さくするとメモリ使用効率は良くなる
がメモリアクセス性能が劣化し、画像処理には適さない
という問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、装置が安価に実現できるともに、画像情報の
仮想記憶化によるメモリ使用効率の低下やメモリアクセ
ス性能の劣化が生じない画像処理装置を得ることを目的
とする。
たもので、装置が安価に実現できるともに、画像情報の
仮想記憶化によるメモリ使用効率の低下やメモリアクセ
ス性能の劣化が生じない画像処理装置を得ることを目的
とする。
この発明に係る画像処理装置は、大容量記憶が可能な補
助記憶装置を備えるとともに、画像処理部がアクセスす
る情報が大容量情報を成すものであるか否かを示すタイ
プ・フラグと当該情報が半導体メモリに存在するか否か
を示すフォルト・フラグを備えたアドレス変換テーブル
を有し、大容量情報はセグメント単位に管理し、小容量
情報は上記セグメントより小さな管理単位であるページ
単位に管理するメモリ管理手段を備えたものである。
助記憶装置を備えるとともに、画像処理部がアクセスす
る情報が大容量情報を成すものであるか否かを示すタイ
プ・フラグと当該情報が半導体メモリに存在するか否か
を示すフォルト・フラグを備えたアドレス変換テーブル
を有し、大容量情報はセグメント単位に管理し、小容量
情報は上記セグメントより小さな管理単位であるページ
単位に管理するメモリ管理手段を備えたものである。
この発明においては、処理プログラムとそのデータおよ
び画像情報を高速アクセスが可能な半導体メモリと大容
量記憶を可能にする補助記憶装置に分散して記憶し、ア
クセス頻度が高く、しかも最近アクセスされた処理プロ
グラムおよび画像情報を半導体メモリに置き、アクセス
頻度が低く、最近アクセスされていないプログラムおよ
び画像情報を補助記憶装置に記憶するとともに、記憶す
る情報の種類によってメモリ管理単位を変えるように作
用する。すなわち、画像情報などの大容量情報の場合に
はメモリ管理単位を大きくすることにより半導体メモリ
と補助記憶装置間のデータ転送回数を減らし、プログラ
ム及びそのデータなどの小容量情報の場合にはメモリ管
理単位を小さくして半導体メモリの使用効率を良くし、
高価な半導体メモリを大量に使用するかわりに補助記憶
装置を使用しても、仮想記憶化によるメモリ使用効率の
低下やメモリアクセス性能劣化が生じない効果を達成し
ている。
び画像情報を高速アクセスが可能な半導体メモリと大容
量記憶を可能にする補助記憶装置に分散して記憶し、ア
クセス頻度が高く、しかも最近アクセスされた処理プロ
グラムおよび画像情報を半導体メモリに置き、アクセス
頻度が低く、最近アクセスされていないプログラムおよ
び画像情報を補助記憶装置に記憶するとともに、記憶す
る情報の種類によってメモリ管理単位を変えるように作
用する。すなわち、画像情報などの大容量情報の場合に
はメモリ管理単位を大きくすることにより半導体メモリ
と補助記憶装置間のデータ転送回数を減らし、プログラ
ム及びそのデータなどの小容量情報の場合にはメモリ管
理単位を小さくして半導体メモリの使用効率を良くし、
高価な半導体メモリを大量に使用するかわりに補助記憶
装置を使用しても、仮想記憶化によるメモリ使用効率の
低下やメモリアクセス性能劣化が生じない効果を達成し
ている。
以下、この発明の一実施例を図について説明する。第1
図はこの発明の実施例を示す 画像処理装置の構成図で
あり、101はアクセス頻度が高く最近アクセスされた
処理プログラム及びそのデータと画像情報を記憶する半
導体メモリ、102は半導体メモリ101に記憶出来ず
にあふれた処理プログラムや画像情報等を退職し、一時
記憶する補助記憶装置、103はバス、104は半導体
メモリ101に記憶されている処理プログラムや画像情
報等をバス103を経由して取出し、画像処理を実行す
る画像処理部、105は画像処理部104がアクセスす
る情報の論理アドレス空間を固定サイズのセグメントに
分割し、そのセグメント内の情報が大容量情報を成す画
像情報であるか否かを示すタイプ・フラグと、セグメン
ト内の情報が半導体メモリ101に存在するか否かを示
すフォルト・フラグを備え、セグメント内の情報が半導
体メモリ101に存在している時に画像処理部104が
アクセスした論理アドレスを半導体メモリ101の物理
アドレスに変換するためのアドレス情報を記憶したセグ
メント・アドレス変換テーブルと、上記各セグメントを
固定サイズのページに分割し、そのページ内の情報が半
導体メモリ101に存在するか否かを示すフォルト・フ
ラグを備え、ページ内の情報が半導体メモリ101に存
在している時には上記と同様なアドレス変換を行なうた
めのアドレス情報を記憶したページ・アドレス変換テー
ブルとを有するメモリ管理手段であり、このメモリ管理
手段105は上記いずれのアドレス変換テーブルを用い
る場合にも、半導体メモリ101に該当する情報が存在
しない場合には、補助記憶装置102上の当該する情報
と半導体メモリ101上の最もアクセス頻度の低くなっ
た情報とをタイプ・フラグに対応する管理単位。
図はこの発明の実施例を示す 画像処理装置の構成図で
あり、101はアクセス頻度が高く最近アクセスされた
処理プログラム及びそのデータと画像情報を記憶する半
導体メモリ、102は半導体メモリ101に記憶出来ず
にあふれた処理プログラムや画像情報等を退職し、一時
記憶する補助記憶装置、103はバス、104は半導体
メモリ101に記憶されている処理プログラムや画像情
報等をバス103を経由して取出し、画像処理を実行す
る画像処理部、105は画像処理部104がアクセスす
る情報の論理アドレス空間を固定サイズのセグメントに
分割し、そのセグメント内の情報が大容量情報を成す画
像情報であるか否かを示すタイプ・フラグと、セグメン
ト内の情報が半導体メモリ101に存在するか否かを示
すフォルト・フラグを備え、セグメント内の情報が半導
体メモリ101に存在している時に画像処理部104が
アクセスした論理アドレスを半導体メモリ101の物理
アドレスに変換するためのアドレス情報を記憶したセグ
メント・アドレス変換テーブルと、上記各セグメントを
固定サイズのページに分割し、そのページ内の情報が半
導体メモリ101に存在するか否かを示すフォルト・フ
ラグを備え、ページ内の情報が半導体メモリ101に存
在している時には上記と同様なアドレス変換を行なうた
めのアドレス情報を記憶したページ・アドレス変換テー
ブルとを有するメモリ管理手段であり、このメモリ管理
手段105は上記いずれのアドレス変換テーブルを用い
る場合にも、半導体メモリ101に該当する情報が存在
しない場合には、補助記憶装置102上の当該する情報
と半導体メモリ101上の最もアクセス頻度の低くなっ
た情報とをタイプ・フラグに対応する管理単位。
すなわちセグメント単位又はページ単位で入替えてから
アドレス変換を実行する。
アドレス変換を実行する。
次に作用について説明する。
第2図はメモリ管理手段105における画像情報のアド
レス変換方式を説明するための図であり、200は画像
処理部104から指定される論理アドレスのフィールド
構成図、201はセグメント番号、202はオフセット
・アドレスであり、論理空間を8ビツトから成るセグメ
ント番号201で256個のセグメントに等分割してメ
モリ管理を実施する。210は論理アドレス200のセ
グメント番号201をインデックにして半導体メモリ1
01上の物理アドレスに変換するだめのセグメント・ア
ドレス変換テーブルである。211はセグメント内に格
納されている情報が画像情報であるか否かを識別するた
めのタイプ・フラグで、212はセグメント情報が半導
体メモリ101に存在するか否かを示すセグメント・フ
ォルト・フラグである。又゛、213はセグメント番号
201で指示されるセグメント情報が記憶されている半
導体メモリ101上のをグメント物理アドレスを示すフ
ィールドである。220はセグメント・アドレス変換テ
ーブル210から指示されるセグメント物理アドレス・
フィールド213の内容と論理アドレス200のオフセ
ント・アドレス202を合成したアドレスで、論理アド
レス200の内容が実際に記憶されている物理アドレス
を示す。
レス変換方式を説明するための図であり、200は画像
処理部104から指定される論理アドレスのフィールド
構成図、201はセグメント番号、202はオフセット
・アドレスであり、論理空間を8ビツトから成るセグメ
ント番号201で256個のセグメントに等分割してメ
モリ管理を実施する。210は論理アドレス200のセ
グメント番号201をインデックにして半導体メモリ1
01上の物理アドレスに変換するだめのセグメント・ア
ドレス変換テーブルである。211はセグメント内に格
納されている情報が画像情報であるか否かを識別するた
めのタイプ・フラグで、212はセグメント情報が半導
体メモリ101に存在するか否かを示すセグメント・フ
ォルト・フラグである。又゛、213はセグメント番号
201で指示されるセグメント情報が記憶されている半
導体メモリ101上のをグメント物理アドレスを示すフ
ィールドである。220はセグメント・アドレス変換テ
ーブル210から指示されるセグメント物理アドレス・
フィールド213の内容と論理アドレス200のオフセ
ント・アドレス202を合成したアドレスで、論理アド
レス200の内容が実際に記憶されている物理アドレス
を示す。
セグメントに記憶している情報が画像情報であれば、以
下のアドレス変換手順が実施される。セグメント番号2
01をインデックスにしてセグメント・アドレス変換テ
ーブル210を引くと、タイプ・フラグ211は画像情
報であることを示している。次にセグメント・フォルト
・フラグ212を検査し、半導体メモリ101にセグメ
ント情報が存在しなければ補助記憶装置102に待避し
であるセグメント情報を半導体メモリ101に復帰させ
るとともに復帰先の半導体メモリ101の物理アドレス
を該当セグメントのセグメント物理アドレス・フィール
ド213に記憶する。
下のアドレス変換手順が実施される。セグメント番号2
01をインデックスにしてセグメント・アドレス変換テ
ーブル210を引くと、タイプ・フラグ211は画像情
報であることを示している。次にセグメント・フォルト
・フラグ212を検査し、半導体メモリ101にセグメ
ント情報が存在しなければ補助記憶装置102に待避し
であるセグメント情報を半導体メモリ101に復帰させ
るとともに復帰先の半導体メモリ101の物理アドレス
を該当セグメントのセグメント物理アドレス・フィール
ド213に記憶する。
更に、セグメント・フォルト・フラグ212を反転し、
セグメント情報が半導体メモリ104上に存在している
ことを宣言する。これにより、いずれにしてもセグメン
ト情報が半導体メモリ101上に存在することになり、
セグメント番号201に対応したセグメント物理アドレ
ス・フィールド213の内容と論理アドレス200のオ
フセット・アドレス202を合成することによって物理
アドレス220を得ることができる。
セグメント情報が半導体メモリ104上に存在している
ことを宣言する。これにより、いずれにしてもセグメン
ト情報が半導体メモリ101上に存在することになり、
セグメント番号201に対応したセグメント物理アドレ
ス・フィールド213の内容と論理アドレス200のオ
フセット・アドレス202を合成することによって物理
アドレス220を得ることができる。
第3図はメモリ管理手段105における処理プログラム
、データのアドレス変換方式を説明するための図であり
、記憶領域の未使用部分を減らすためにセグメントをさ
らに小さいブロックであるページに分割して管理する。
、データのアドレス変換方式を説明するための図であり
、記憶領域の未使用部分を減らすためにセグメントをさ
らに小さいブロックであるページに分割して管理する。
すなわち、第2図のオフセット・アドレス202を2つ
のサブ・フィールドに分割し、記憶領域の断片化を防止
する。
のサブ・フィールドに分割し、記憶領域の断片化を防止
する。
302はセグメントを16個のページに均等分割した単
位領域を指定する4ビツトで示されるページ番号、30
3はページ内オフセット・アドレス、313は第2図に
示したセグメント物理アドレス・フィールド213と物
理的に同一のフィールドであるが、ページ管理を目的に
したフィールドであるのでページ・テーブル・エントリ
・フィールドと定義する。330はページ・テーブル・
エントリ・フィールド313の内容とページ番号302
を合成することによって得られるページ・テーブル・イ
ンデックスを基にして、ページが存在している半導体メ
モリ101上の物理アドレスを得るためのページ・アド
レス変換テーブルである。
位領域を指定する4ビツトで示されるページ番号、30
3はページ内オフセット・アドレス、313は第2図に
示したセグメント物理アドレス・フィールド213と物
理的に同一のフィールドであるが、ページ管理を目的に
したフィールドであるのでページ・テーブル・エントリ
・フィールドと定義する。330はページ・テーブル・
エントリ・フィールド313の内容とページ番号302
を合成することによって得られるページ・テーブル・イ
ンデックスを基にして、ページが存在している半導体メ
モリ101上の物理アドレスを得るためのページ・アド
レス変換テーブルである。
331はページ情報が半導体メモリ101上に存在する
か否かを示すページ・フォルト・フラグである。332
はページ・テーブル・インデックスで指示されるページ
情報が記憶されている半導体メモリ101上のページ物
理アドレスを示すフィールドである。
か否かを示すページ・フォルト・フラグである。332
はページ・テーブル・インデックスで指示されるページ
情報が記憶されている半導体メモリ101上のページ物
理アドレスを示すフィールドである。
セグメントに記憶している情報が処理プログラム、デー
タである場合のアドレス変換半袖を第3図に従って説明
する。セグメント番号201をインデックスにしてセグ
メント・アドレス変換テーブル210を引くと、タイプ
・フラグ211は処理プログラム、データであることを
示している。
タである場合のアドレス変換半袖を第3図に従って説明
する。セグメント番号201をインデックスにしてセグ
メント・アドレス変換テーブル210を引くと、タイプ
・フラグ211は処理プログラム、データであることを
示している。
この場合、セグメント・フォルト・フラグ212を参照
しなくともよい。該当セグメントに対応するページ・テ
ーブル・エントリ・フィールド313の内容とページ番
号302を合成したページ・テーブル・インデックスを
基にして、ページ・アドレス変換テーブル330を引く
。次に、ページ・フォルト・フラグ331を検査し、半
導体メモリ101上にページ情報が存在しなければ補助
記憶装置102に待避しであるページ情報を半導体メモ
リ101に復帰させるとともに、復帰先の半導体メモリ
101の物理アドレスを該当ページのページ物理アドレ
ス・フィールド332に記憶する。更に、ページ・フォ
ルト・フラグ331を反転し、ページ情報が半導体メモ
リ101上に存在していることを宣言する。これにより
、いずれにしてもページ情報が半導体メモリ101上に
存在することにより、ページ物理アドレス・フィールド
332の内容と論理アドレス200のページ内オフセッ
ト・アドレス303を合成することによって物理アドレ
ス220を得ることができる。
しなくともよい。該当セグメントに対応するページ・テ
ーブル・エントリ・フィールド313の内容とページ番
号302を合成したページ・テーブル・インデックスを
基にして、ページ・アドレス変換テーブル330を引く
。次に、ページ・フォルト・フラグ331を検査し、半
導体メモリ101上にページ情報が存在しなければ補助
記憶装置102に待避しであるページ情報を半導体メモ
リ101に復帰させるとともに、復帰先の半導体メモリ
101の物理アドレスを該当ページのページ物理アドレ
ス・フィールド332に記憶する。更に、ページ・フォ
ルト・フラグ331を反転し、ページ情報が半導体メモ
リ101上に存在していることを宣言する。これにより
、いずれにしてもページ情報が半導体メモリ101上に
存在することにより、ページ物理アドレス・フィールド
332の内容と論理アドレス200のページ内オフセッ
ト・アドレス303を合成することによって物理アドレ
ス220を得ることができる。
なお、上記実施例では画像情報をセグメント単位に管理
し、処理プログラム、データをページ単位に管理する場
合について説明したが、処理プログラムの容量が大きい
時には画像情報と処理プログラムをセグメント単位に管
理し、データをページ単位に管理する場合も上記実施例
と同様の効果を奏する。
し、処理プログラム、データをページ単位に管理する場
合について説明したが、処理プログラムの容量が大きい
時には画像情報と処理プログラムをセグメント単位に管
理し、データをページ単位に管理する場合も上記実施例
と同様の効果を奏する。
以上のように、この発明によれば、補助記憶装置を備え
るともに、大容量情報か否かを識別するタイプ・フラグ
及びアクセスする情報が半導体メモリに存在するか否か
を示すフォルト・フラグを備えたアドレス変換テーブル
を有するメモリ管理手段を設け、大容量情報をセグメン
ト単位に管理することにより、補助記憶装置への格納、
半導体メモリへの復帰性能が向上でき、さらに、セグメ
ントより小さな管理単位であるページ単位に小容量情報
を管理することにより記憶領域の断片化が防止できるの
で、少ない半導体メモリ容量で装置が安価に実現できる
とともに、画像情報の仮想記憶化によるメモリ使用効率
の低下やメモリアクセス性能の劣化が生じない画像処理
装置が得られる効果がある。
るともに、大容量情報か否かを識別するタイプ・フラグ
及びアクセスする情報が半導体メモリに存在するか否か
を示すフォルト・フラグを備えたアドレス変換テーブル
を有するメモリ管理手段を設け、大容量情報をセグメン
ト単位に管理することにより、補助記憶装置への格納、
半導体メモリへの復帰性能が向上でき、さらに、セグメ
ントより小さな管理単位であるページ単位に小容量情報
を管理することにより記憶領域の断片化が防止できるの
で、少ない半導体メモリ容量で装置が安価に実現できる
とともに、画像情報の仮想記憶化によるメモリ使用効率
の低下やメモリアクセス性能の劣化が生じない画像処理
装置が得られる効果がある。
第1図はこの発明の一実施例による画像処理装置の構成
図、第2図は画像情報のアドレス変換方式を説明するた
めの図、第3図は処理プログラム。 データのアドレス変換方式を説明するための図、第4図
は従来の画像処理装置の構成図である。 101は半導体メモリ、102は補助記憶装置、103
はバス、104は画像処理部、105はメモリ管理手段
、200は論理アドレス、201はセグメント番号、2
02はオフセット・アドレス、210はセグメント・ア
ドレス変換テーブル、211はタイプ・フラグ、212
はセグメント・フォルト・フラグ、213はセグメント
物理アドレス・フィールド、220は物理アドレス、3
02はページ番号、303はページ内オフセット・アド
レス、313はページ・テーブル・エントリ・フィール
ド、330はページ・アドレス変換テーブル、331は
ページ・フォルト・フラグ、332はページ物理アドレ
ス・フィールドである。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄(ばか2名)2二〇7
クノントアドーヌ2::ニラ−7ノ第4図 194
101 昭和 年 月 日
図、第2図は画像情報のアドレス変換方式を説明するた
めの図、第3図は処理プログラム。 データのアドレス変換方式を説明するための図、第4図
は従来の画像処理装置の構成図である。 101は半導体メモリ、102は補助記憶装置、103
はバス、104は画像処理部、105はメモリ管理手段
、200は論理アドレス、201はセグメント番号、2
02はオフセット・アドレス、210はセグメント・ア
ドレス変換テーブル、211はタイプ・フラグ、212
はセグメント・フォルト・フラグ、213はセグメント
物理アドレス・フィールド、220は物理アドレス、3
02はページ番号、303はページ内オフセット・アド
レス、313はページ・テーブル・エントリ・フィール
ド、330はページ・アドレス変換テーブル、331は
ページ・フォルト・フラグ、332はページ物理アドレ
ス・フィールドである。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄(ばか2名)2二〇7
クノントアドーヌ2::ニラ−7ノ第4図 194
101 昭和 年 月 日
Claims (1)
- 高速アクセスが可能な半導体メモリと、上記半導体メモ
リに記憶された画像情報を当該半導体メモリに記憶され
たプログラム及びそのデータに基づき処理する画像処理
部とを備えた画像処理装置において、大容量記憶が可能
な補助記憶装置を備えるとともに、上記画像処理部がア
クセスする情報の論理アドレス空間をセグメント単位に
管理し、各セグメント内の情報が大容量情報を成すもの
であるか否かを示すタイプ・フラグと当該情報が半導体
メモリに存在するか否かを示すフォルト・フラグを備え
、半導体メモリに存在するセグメントの物理アドレスが
記憶されたセグメント・アドレス変換テーブルと上記各
セグメント内の情報をセグメントを細分化したページ単
位に管理し、各ページ内の情報が半導体メモリに存在す
るか否かを示すフォルト・フラグを備え、半導体メモリ
に存在するページの物理アドレスが記憶されたページ・
アドレス変換テーブルとを有し、上記画像処理部がアク
セスする情報の論理アドレスを半導体メモリの物理アド
レスに変換するアドレス変換処理を、上記タイプ・フラ
グに対応してアドレス変換テーブルを切替えて用いると
ともに、フォルト・フラグに基づき対応する情報が半導
体メモリに存在しないときは、補助記憶装置上の上記論
理アドレスで示される情報と半導体メモリ上のアクセス
頻度が低い情報とを上記タイプ・フラグに対応する管理
単位で入替え、対応するアドレス変換テーブルのフォル
ト・フラグと物理アドレスを書替えてから実行するメモ
リ管理手段を備えたことを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26644285A JPS62126480A (ja) | 1985-11-27 | 1985-11-27 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26644285A JPS62126480A (ja) | 1985-11-27 | 1985-11-27 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62126480A true JPS62126480A (ja) | 1987-06-08 |
Family
ID=17430986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26644285A Pending JPS62126480A (ja) | 1985-11-27 | 1985-11-27 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62126480A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006072441A (ja) * | 2004-08-31 | 2006-03-16 | Sony Corp | メモリ装置および不揮発性メモリの制御方法 |
-
1985
- 1985-11-27 JP JP26644285A patent/JPS62126480A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006072441A (ja) * | 2004-08-31 | 2006-03-16 | Sony Corp | メモリ装置および不揮発性メモリの制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8799621B2 (en) | Translation table control | |
US4742450A (en) | Method to share copy on write segment for mapped files | |
US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
KR950033840A (ko) | 다중 페이지 크기를 지원하는 가상메모리 컴퓨터시스템에 대한 논리적 주소지정가능 실제메모리 | |
JPH0652511B2 (ja) | 情報処理装置のアドレス変換方式 | |
US8151076B2 (en) | Mapping memory segments in a translation lookaside buffer | |
US20090164715A1 (en) | Protecting Against Stale Page Overlays | |
US7117337B2 (en) | Apparatus and method for providing pre-translated segments for page translations in segmented operating systems | |
JPS62100851A (ja) | 仮想記憶装置における領域管理方法 | |
JP2010134956A (ja) | 状況切換え環境中におけるアドレス変換技術 | |
US6446186B1 (en) | Method, apparatus and article of manufacture for mapping physical memory in a virtual address system | |
US7107431B2 (en) | Apparatus and method for lazy segment promotion for pre-translated segments | |
JPS62126480A (ja) | 画像処理装置 | |
JP3208160B2 (ja) | コンピュータにおける記憶管理方式 | |
JPS595480A (ja) | グル−プ・ペ−ジ管理処理方式 | |
JP2014048895A (ja) | 仮想記憶管理システム、仮想記憶管理装置、仮想記憶初期化方法および仮想記憶初期化プログラム | |
JP2006260395A (ja) | プログラムローディング方法及びその装置 | |
JP3456727B2 (ja) | データ処理装置 | |
JPS6237754A (ja) | 仮想拡張記憶方式 | |
JPH1091527A (ja) | 記憶装置および記録媒体 | |
JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
JP2004355187A (ja) | 仮想メモリ・システム、仮想メモリのアドレス管理方法、並びにアドレス変換テーブル生成装置 | |
JPS6349807B2 (ja) | ||
JPS6226550A (ja) | 実行中プログラムの外部記憶装置への退避方式 | |
JPS5953633B2 (ja) | 計算機システム |