JP2006072441A - メモリ装置および不揮発性メモリの制御方法 - Google Patents
メモリ装置および不揮発性メモリの制御方法 Download PDFInfo
- Publication number
- JP2006072441A JP2006072441A JP2004251759A JP2004251759A JP2006072441A JP 2006072441 A JP2006072441 A JP 2006072441A JP 2004251759 A JP2004251759 A JP 2004251759A JP 2004251759 A JP2004251759 A JP 2004251759A JP 2006072441 A JP2006072441 A JP 2006072441A
- Authority
- JP
- Japan
- Prior art keywords
- logical
- group
- addresses
- segment
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】 不揮発性メモリ20に割り当てられる物理アドレス0〜2047を四つのセグメント(セグメント番号0〜4)に分割する。物理アドレス0〜2047対応する論理アドレス0〜1983を下位グループ0〜1023と上位グループ1024〜1983とに分割し、下位グループおよび上位グループを四つのセグメントに分割し、セグメント番号0〜4の物理アドレスに割り当てる。
【選択図】 図2
Description
また、本発明の不揮発性メモリの制御方法は、連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリの制御方法であり、前記複数の物理アドレスをそれぞれが連続する複数の物理アドレスを含む複数のセグメントに分割し、分割された複数のセグメントのそれぞれに対応して連続する複数のセグメント番号を割り当てるステップと、前記セグメント番号と、前記セグメント番号が割り当てられる前記セグメントの前記複数の物理アドレスと、前記複数の物理アドレスのそれぞれに割り当てられる複数の論理アドレスとを対応付けたアドレス変換テーブルを記憶するステップと、前記不揮発性メモリへのデータのアクセス命令に基づいて前記論理アドレスが指定されたとき、前記記憶部に記憶されたアドレス変換テーブルを参照し、前記論理アドレスが属する前記セグメント番号を特定し、特定された前記セグメント番号の前記複数の物理アドレスの中から前記論理アドレスに対応する前記物理アドレスを検索して前記論理アドレスに対応する前記物理アドレスを特定するステップとを含む不揮発性メモリの制御方法であって、前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる前記複数の論理アドレスを複数のグループに分割する論理アドレス分割ステップと、前記論理アドレス分割ステップで分割された前記グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てるセグメント設定ステップとを含むことを特徴とする。
また、本発明の不揮発性メモリの制御方法は、連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリの制御方法であり、前記複数の物理アドレスをそれぞれが連続する複数の物理アドレスを含む複数のセグメントに分割し、分割された複数のセグメントのそれぞれに対応して連続する複数のセグメント番号を割り当てるステップと、前記セグメント番号と、前記セグメント番号が割り当てられる前記セグメントの前記複数の物理アドレスと、前記複数の物理アドレスのそれぞれに割り当てられる複数の論理アドレスとを対応付けたアドレス変換テーブルを記憶するステップと、前記不揮発性メモリへのデータのアクセス命令に基づいて前記論理アドレスが指定されたとき、前記記憶部に記憶されたアドレス変換テーブルを参照し、前記論理アドレスが属する前記セグメント番号を特定し、特定された前記セグメント番号の前記複数の物理アドレスの中から前記論理アドレスに対応する前記物理アドレスを検索して前記論理アドレスに対応する前記物理アドレスを特定するステップとを含む不揮発性メモリの制御方法であって、前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスを前記不揮発性メモリのファイル管理に使用される下位アドレスの複数の論理アドレスを含む管理グループとユーザのデータが書き込まれる前記下位アドレスより上位の複数の論理アドレスを含むユーザグループとに分割する論理アドレス分割ステップと、前記論理アドレス分割ステップで分割された前記管理グループおよび前記ユーザグループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てる論理セグメント設定ステップとを含むことを特徴とする。
したがって、アクセス頻度が高いグループの論理アドレスとアクセス頻度が低いグループの論理アドレスとが各セグメントに分散されて割り当てられることになるので、各セグメントのアクセス頻度を平均化し、これにより不揮発性メモリの寿命を長くすることができる。
したがって、アクセス頻度が最も高い管理グループの論理アドレスと管理グループに比べアクセス頻度が低いユーザグループの論理アドレスとが各セグメントに割り当てられるので、各セグメントのアクセス頻度を平均化し、これにより不揮発性メモリの寿命を長くすることができる。
図1は、実施例1のメモリ装置の概略構成を示す図である。
図1に示すように、実施例1のメモリ装置1は、例えばメモリスティック(登録商標)のようなカード型のメモリ装置からなり、図示しないホスト機器に装着され、ホスト機器により出力されるデータを記憶する。メモリ装置1は、前記ホスト装置に接続される10本の信号線を転送する接続端子群11と、接続端子群11に接続されたメモリ制御部10と、メモリ制御部10により制御される不揮発性メモリ20と、不揮発性メモリ20へのデータの書き込みを防止するスイッチ30とを備える。
パラレルI/F12は、接続端子群11に接続されている。パラレルI/F12、レジスタ回路13、データバッファ14およびECC回路15は、バス18を介して相互に接続されている。また、パラレルI/F12、レジスタ回路13、データバッファ14およびECC回路15は、メモリI/Fコントローラ16に接続されている。レジスタ回路13は、スイッチ30に接続されている。
ECC回路15は、不揮発性メモリ20に書き込まれるデータに対して誤り訂正コード(ECC)を付加する。また、ECC回路15は、不揮発性メモリ20から読み出されたデータに付加された誤り訂正コードに基づいて読み出されたデータに誤り訂正処理を行う。
なお、この実施例1では、メモリ制御部10は、不揮発性メモリ20に割り当てられる複数の物理アドレスおよび前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスを、ファイルデータ本体とファイル配置情報を分割して管理するFAT(File Allocation Table)ファイルシステムに従って管理するとして説明するが、他のファイルシステム、例えばDVD−ROM、DVD−RAM、DVD−Video、DVD−Rが採用しているファイルデータ本体とファイル配置情報を分割して管理するUDF(Universal Disk Format)ファイルシステムに従って管理する構成であっても良い。
また、この実施例1では、アドレス変換テーブルは、ホスト機器によりアクセスされるデータの連結関係を記述したアロケーション情報として前記不揮発性メモリ20のシステムエリアに記憶されるが、メモリ装置1の外部に記憶される構成であってもよい。
図2に示すように、実施例1のアドレス変換テーブルは、物理アドレス0〜2047に論理アドレス0〜1983を割り当てる。論理アドレス数に比べ物理アドレス数が多いのは、物理ブロックには、有効ブロックと予備ブロックとが設けられているからである。有効ブロックは、ファイルのデータ等を記録する。予備ブロックは、後発性の不良の代替データを記録する。有効ブロックに不良が生じた場合には、未記録の予備ブロックに対して不良ブロックの論理アドレスが書き込まれ、論理アドレスの代替が行われる。これにより消去ブロックを確保し、不揮発性メモリの寿命を長くしている。
また、この実施例1のアドレス変換テーブルでは、論理アドレス0〜1983は、論理アドレス0〜1023の下位アドレスのグループと論理アドレス1024〜1983の上位アドレスのグループとに分けられ、さらに、下位アドレスのグループの論理アドレス0〜1023および上位アドレスのグループの論理アドレス1024〜1983がそれぞれ四つのセグメントに分割され、論理アドレスが小さいセグメントに小さいセグメント番号が割り当てられている。
ホスト機器のアクセス命令に基づいて論理アドレスが指定されると、メモリI/Fコントローラ16によりアドレス変換テーブルが参照され、指定された論理アドレスが属するセグメント番号が特定され、特定されたセグメント番号の複数の物理アドレスの中から論理アドレスに対応する物理アドレスが検索され、論理アドレスに対応する物理アドレスが特定される。したがって、不揮発性メモリ20の全ての論理アドレスの中から指定された論理アドレスを検索する必要がないので、不揮発性メモリ20のアクセス速度を向上させることができる。
したがって、下位の論理アドレスが頻繁にアクセスされた場合でも、セグメント番号0〜4のセグメントの物理アドレスが平均的に使用されるので、不揮発性メモリ20の寿命を長くすることができる。
また、論理アドレス0〜1983を下位アドレスのグループと上位アドレスのグループの二つに分ける構成として説明したが、この論理アドレスのグループ分割数は二つに限定されるものではなく、さらに細かく多数のグループに分ける構成であっても良い。
このように、論理アドレス0〜1983をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号0〜4のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をさらによりいっそう長くすることができる。
実施例2のメモリ装置は、図2に示される実施例1のアドレス変換テーブルを図3に示されるアドレス変換テーブルに置き換えたものである。実施例2のメモリ装置の他の構成は図1に示される実施例1のメモリ装置の構成と同様であり、その説明を省略する。
したがって、下位の論理アドレスが頻繁にアクセスされた場合でも、セグメント番号0〜4のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をいっそう長くすることができる。
このように、論理アドレス0〜1983をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号0〜4のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をさらによりいっそう長くすることができる。
実施例3のメモリ装置は、図2に示される実施例1のアドレス変換テーブルを図4に示されるアドレス変換テーブルに置き換えたものである。実施例3のメモリ装置の他の構成は図1に示される実施例1のメモリ装置の構成と同様であり、その説明を省略する。
実施例3のアドレス変換テーブルは、論理アドレス0〜1981を論理アドレス0〜95のシステムエリアと論理アドレス96〜1983のユーザエリアとに分け、さらに、ユーザエリアの論理アドレス96〜1983を論理アドレス96〜1039の下位アドレスのグループと論理アドレス1040〜1983の上位アドレスのグループとに分ける。
このため、最もアクセス頻度が高いシステムリアの論理アドレスを四つのセグメントに分散させることができる。したがって、セグメント番号0〜4のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をいっそう長くすることができる。
したがって、ユーザエリアの下位の論理アドレスが頻繁にアクセスされた場合でも、セグメント番号0〜4のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をいっそう長くすることができる。
このように、論理アドレス96〜1983をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号0〜4のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をさらによりいっそう長くすることができる。
実施例4のメモリ装置は、図4に示される実施例3のアドレス変換テーブルを図5に示されるアドレス変換テーブルに置き換えたものである。実施例4のメモリ装置の他の構成は図1に示される実施例1のメモリ装置の構成と同様であり、その説明を省略する。
したがって、セグメント番号0〜4のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をいっそう長くすることができる。
アロケーション情報の記憶部を不揮発性メモリ20に設ければ、メモリI/Fコントローラ16によりユーザエリアのデータと同様にアクセスすることができるので、制御が簡単になる。一方、アロケーション情報の記憶部を不揮発性メモリ20と別途に設ければ、例えば、書き換え回数の制限のない記憶部を構成し、不揮発性メモリ20にユーザデータのみを記憶し、その寿命を長くすることが可能となる。
また、この実施例4では、セグメント分割数を四つとして説明したが、このセグメント分割数は四つに限定されるものではない。
また、この実施例4では、システムエリアの論理アドレス0〜95を下位および上位アドレスの二つのグループに分け、さらにユーザエリアの論理アドレス96〜1983を下位アドレスのグループと上位アドレスのグループの二つに分けるものとして説明したが、これらシステムエリアやユーザエリアのグループ分割については、下位アドレスのグループと上位アドレスのグループの二つに限定されるものではなく、さらに細かく多数のグループに分ける構成であっても良い。
このように、システムエリアの論理アドレス0〜95やユーザエリアの論理アドレス96〜1983をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号0〜4のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ20の寿命をさらによりいっそう長くすることができる。
Claims (44)
- 連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリと、
前記複数の物理アドレスをそれぞれが連続する複数の物理アドレスを含む複数のセグメントに分割し、分割された複数のセグメントのそれぞれに対応して連続する複数のセグメント番号を割り当て、前記不揮発性メモリの動作を制御するメモリ制御部とを備え、
前記メモリ制御部は、前記セグメント番号と、前記セグメント番号が割り当てられる前記セグメントの前記複数の物理アドレスと、前記複数の物理アドレスのそれぞれに割り当てられる複数の論理アドレスとを対応付けたアドレス変換テーブルを記憶する記憶部を有し、前記不揮発性メモリへのデータのアクセス命令に基づいて前記論理アドレスが指定されたとき、前記記憶部に記憶されたアドレス変換テーブルを参照し、前記論理アドレスが属する前記セグメント番号を特定し、特定された前記セグメント番号の前記複数の物理アドレスの中から前記論理アドレスに対応する前記物理アドレスを検索して前記論理アドレスに対応する前記物理アドレスを特定するメモリ装置であって、
前記メモリ制御部は、
前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる前記複数の論理アドレスを複数のグループに分割する論理アドレス分割手段と、
前記論理アドレス分割手段により分割されたグループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てるセグメント設定手段とを有する、
ことを特徴とするメモリ装置。 - 前記メモリ制御部は、前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる前記複数の論理アドレスを所定の論理アドレス以下の複数の論理アドレスを含む下位グループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位グループとに分割する論理アドレス分割手段と、前記論理アドレス分割手段により分割された前記下位グループおよび前記上位グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てるセグメント設定手段とを有することを特徴とする請求項1記載のメモリ装置。
- 前記所定の論理アドレスは、前記不揮発性メモリに割り当てられる前記複数の物理アドレスのそれぞれに対応して割り当てられる前記複数の論理アドレスの略中央値であることを特徴とする請求項2記載のメモリ装置。
- 前記メモリ制御部は、前記不揮発性メモリに割り当てられる前記複数の物理アドレスを前記複数のセグメントに昇順に分割し、前記物理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項2記載のメモリ装置。
- 前記セグメント設定手段は、前記下位グループおよび前記上位グループの複数の論理アドレスをそれぞれ前記複数のセグメントに昇順に分割し、前記下位グループおよび前記上位グループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項4記載のメモリ装置。
- 前記セグメント設定手段は、前記下位グループおよび前記上位グループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記下位グループおよび前記上位グループの一方のグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当て、前記下位グループおよび前記上位グループの他方のグループの前記論理アドレスが大きい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項5記載のメモリ装置。
- 前記メモリ制御部は、不揮発性メモリに割り当てられる前記複数の物理アドレスおよび前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスをFAT(File Allocation Table)ファイルシステムやUDF(Universal Disk Format)ファイルシステムを含むファイルデータ本体とファイル配置情報を分割して管理するファイルシステムに従って管理することを特徴とする請求項1記載のメモリ装置。
- 前記記憶部は、前記不揮発性メモリのいずれかの前記物理ブロックに設けられていることを特徴とする請求項1記載のメモリ装置。
- 連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリの制御方法であり、
前記複数の物理アドレスをそれぞれが連続する複数の物理アドレスを含む複数のセグメントに分割し、分割された複数のセグメントのそれぞれに対応して連続する複数のセグメント番号を割り当てるステップと、
前記セグメント番号と、前記セグメント番号が割り当てられる前記セグメントの前記複数の物理アドレスと、前記複数の物理アドレスのそれぞれに割り当てられる複数の論理アドレスとを対応付けたアドレス変換テーブルを記憶するステップと、
前記不揮発性メモリへのデータのアクセス命令に基づいて前記論理アドレスが指定されたとき、記憶部に記憶されたアドレス変換テーブルを参照し、前記論理アドレスが属する前記セグメント番号を特定し、特定された前記セグメント番号の前記複数の物理アドレスの中から前記論理アドレスに対応する前記物理アドレスを検索して前記論理アドレスに対応する前記物理アドレスを特定するステップとを含む不揮発性メモリの制御方法であって、
前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる前記複数の論理アドレスを複数のグループに分割する論理アドレス分割ステップと、
前記論理アドレス分割ステップで分割された前記グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てるセグメント設定ステップとを含む、
ことを特徴とする不揮発性メモリの制御方法。 - 前記論理アドレス分割ステップは、前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる前記複数の論理アドレスを所定の論理アドレス以下の複数の論理アドレスを含む下位グループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位グループとに分割し、前記セグメント設定ステップは、前記論理アドレス分割ステップで分割された前記下位グループおよび前記上位グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てることを特徴とする請求項9記載の不揮発性メモリの制御方法。
- 前記所定の論理アドレスは、前記不揮発性メモリに割り当てられる前記複数の物理アドレスのそれぞれに対応して割り当てられる前記複数の論理アドレスの略中央値であることを特徴とする請求項10記載の不揮発性メモリの制御方法。
- 前記セグメント設定ステップは、前記不揮発性メモリに割り当てられる前記複数の物理アドレスを前記複数のセグメントに昇順に分割し、前記物理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項10記載の不揮発性メモリの制御方法。
- 前記セグメント設定ステップは、前記下位グループおよび前記上位グループの複数の論理アドレスをそれぞれ前記複数のセグメントに昇順に分割し、前記下位グループおよび前記上位グループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項12記載の不揮発性メモリの制御方法。
- 前記セグメント設定ステップは、前記下位グループおよび前記上位グループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記下位グループおよび前記上位グループの一方のグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当て、前記下位グループおよび前記上位グループの他方のグループの前記論理アドレスが大きい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項12記載の不揮発性メモリの制御方法。
- 前記メモリ制御部は、不揮発性メモリに割り当てられる前記複数の物理アドレスおよび前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスをFAT(File Allocation Table)ファイルシステムやUDF(Universal Disk Format)ファイルシステムを含むファイルデータ本体とファイル配置情報を分割して管理するファイルシステムに従って管理することを特徴とする請求項9記載の不揮発性メモリの制御方法。
- 前記記憶部は、前記不揮発性メモリのいずれかの物理ブロックに設けられていることを特徴とする請求項9記載の不揮発性メモリの制御方法。
- 連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリと、
前記複数の物理アドレスをそれぞれが連続する複数の物理アドレスを含む複数のセグメントに分割し、分割された複数のセグメントのそれぞれに対応して連続する複数のセグメント番号を割り当て、前記不揮発性メモリの動作を制御するメモリ制御部とを備え、
前記メモリ制御部は、前記セグメント番号と、前記セグメント番号が割り当てられる前記セグメントの前記複数の物理アドレスと、前記複数の物理アドレスのそれぞれに割り当てられる複数の論理アドレスとを対応付けたアドレス変換テーブルを記憶する記憶部を有し、前記不揮発性メモリへのデータのアクセス命令に基づいて前記論理アドレスが指定されたとき、前記記憶部に記憶されたアドレス変換テーブルを参照し、前記論理アドレスが属する前記セグメント番号を特定し、特定された前記セグメント番号の前記複数の物理アドレスの中から前記論理アドレスに対応する前記物理アドレスを検索して前記論理アドレスに対応する前記物理アドレスを特定するメモリ装置であって、
前記メモリ制御部は、
前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスを前記不揮発性メモリのファイル管理に使用される下位アドレスの複数の論理アドレスを含む管理グループとユーザのデータが書き込まれる前記下位アドレスより上位の複数の論理アドレスを含むユーザグループとに分割する論理アドレス分割手段と、
前記論理アドレス分割手段により分割された前記管理グループおよび前記ユーザグループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てる論理セグメント設定手段とを有する、
ことを特徴とするメモリ装置。 - 前記メモリ制御部は、前記不揮発性メモリに割り当てられる前記複数の物理アドレスを前記複数のセグメントに昇順に分割し、前記物理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項17記載のメモリ装置。
- 前記論理セグメント設定手段は、前記管理グループおよび前記ユーザグループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記管理グループおよび前記ユーザグループの前記物理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項18記載のメモリ装置。
- 前記論理セグメント分割手段は、前記管理グループの複数の論理アドレスを複数のグループに分割する管理グループ分割手段と、前記管理グループ分割手段により分割された前記グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てる管理セグメント設定手段とを有することを特徴とする請求項18記載のメモリ装置。
- 前記管理グループ分割手段は、前記管理グループの複数の論理アドレスを所定の論理アドレス以下の複数の論理アドレスを含む下位管理グループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位管理グループとに分割し、前記管理セグメント設定手段は、前記管理グループ分割手段により分割された前記下位管理グループおよび前記上位管理グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てることを特徴とする請求項20記載のメモリ装置。
- 前記所定の論理アドレスは、前記管理グループの前記複数の論理アドレスの略中央値であることを特徴とする請求項21記載のメモリ装置。
- 前記管理セグメント設定手段は、前記下位管理グループおよび前記上位管理グループの複数の論理アドレスをそれぞれ前記複数のセグメントに昇順に分割し、前記下位管理グループおよび前記上位管理グループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項21記載のメモリ装置。
- 前記管理セグメント設定手段は、前記下位管理グループおよび前記上位管理グループの複数の論理アドレスをそれぞれ前記複数のセグメントに昇順に分割し、前記下位管理グループおよび前記上位管理グループの一方のグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当て、前記下位管理グループおよび前記上位管理グループの他方のグループの前記論理アドレスが大きい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項21記載のメモリ装置。
- 前記論理セグメント設定手段は、前記ユーザグループの複数の論理アドレスを所定の論理アドレス以下の複数の論理アドレスを含む下位ユーザグループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位ユーザグループとに分割するユーザグループ分割手段と、前記ユーザグループ分割手段により分割された前記下位ユーザグループおよび前記上位ユーザグループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てるユーザセグメント設定手段とを有することを特徴とする請求項18記載のメモリ装置。
- 前記所定の論理アドレスは、前記ユーザグループの前記複数の論理アドレスの略中央値であることを特徴とする請求項25記載のメモリ装置。
- 前記ユーザセグメント設定手段は、前記下位ユーザグループおよび前記上位ユーザグループの複数の論理アドレスをそれぞれ前記複数のセグメントに昇順に分割し、前記下位ユーザグループおよび前記上位ユーザグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項25記載のメモリ装置。
- 前記ユーザセグメント設定手段は、前記下位ユーザグループおよび前記上位ユーザグループの複数の論理アドレスをそれぞれ前記複数のセグメントに昇順に分割し、前記下位ユーザグループおよび前記上位ユーザグループの一方のグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当て、前記下位ユーザグループおよび前記上位ユーザグループの他方のグループの前記論理アドレスが大きい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項25記載のメモリ装置。
- 前記メモリ制御部は、不揮発性メモリに割り当てられる前記複数の物理アドレスおよび前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスをFAT(File Allocation Table)ファイルシステムやUDF(Universal Disk Format)ファイルシステムを含むファイルデータ本体とファイル配置情報を分割して管理するファイルシステムに従って管理することを特徴とする請求項17記載のメモリ装置。
- 前記記憶部は、前記管理グループの前記複数の論理アドレスのうちのいずれかの論理ブロックに対応する物理アドレスの物理ブロックに設けられていることを特徴とする請求項17記載のメモリ装置。
- 連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリの制御方法であり、
前記複数の物理アドレスをそれぞれが連続する複数の物理アドレスを含む複数のセグメントに分割し、分割された複数のセグメントのそれぞれに対応して連続する複数のセグメント番号を割り当てるステップと、
前記セグメント番号と、前記セグメント番号が割り当てられる前記セグメントの前記複数の物理アドレスと、前記複数の物理アドレスのそれぞれに割り当てられる複数の論理アドレスとを対応付けたアドレス変換テーブルを記憶するステップと、
前記不揮発性メモリへのデータのアクセス命令に基づいて前記論理アドレスが指定されたとき、前記記憶部に記憶されたアドレス変換テーブルを参照し、前記論理アドレスが属する前記セグメント番号を特定し、特定された前記セグメント番号の前記複数の物理アドレスの中から前記論理アドレスに対応する前記物理アドレスを検索して前記論理アドレスに対応する前記物理アドレスを特定するステップとを含む不揮発性メモリの制御方法であって、
前記不揮発性メモリに割り当てられる前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスを前記不揮発性メモリのファイル管理に使用される下位アドレスの複数の論理アドレスを含む管理グループとユーザのデータが書き込まれる前記下位アドレスより上位の複数の論理アドレスを含むユーザグループとに分割する論理アドレス分割ステップと、
前記論理アドレス分割ステップで分割された前記管理グループおよび前記ユーザグループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てる論理セグメント設定ステップとを含む、
ことを特徴とする不揮発性メモリの制御方法。 - 前記不揮発性メモリに割り当てられる前記複数の物理アドレスを前記複数のセグメントに昇順に分割し、前記物理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項31記載の不揮発性メモリの制御方法。
- 前記論理セグメント設定ステップは、前記管理グループおよび前記ユーザグループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記管理グループおよび前記ユーザグループの前記物理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項32記載の不揮発性メモリの制御方法。
- 前記論理セグメント設定ステップは、前記管理グループの複数の論理アドレスを複数のグループに分割する管理グループ分割ステップと、前記管理グループ分割ステップで分割された前記グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てる管理セグメント設定ステップとを含むことを特徴とする請求項32記載の不揮発性メモリの制御方法。
- 前記管理グループ分割ステップは、前記管理グループの複数の論理アドレスを所定の論理アドレス以下の複数の論理アドレスを含む下位管理グループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位管理グループとに分割し、前記管理セグメント設定ステップは、前記管理グループ分割ステップで分割された前記下位管理グループおよび前記上位管理グループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てることを特徴とする請求項34記載の不揮発性メモリの制御方法。
- 前記所定の論理アドレスは、前記管理グループの前記複数の論理アドレスの略中央値であることを特徴とする請求項35記載の不揮発性メモリの制御方法。
- 前記管理セグメント設定ステップは、前記下位管理グループおよび前記上位管理グループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記下位管理グループおよび前記上位管理グループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項35記載の不揮発性メモリの制御方法。
- 前記管理セグメント設定ステップは、前記下位管理グループおよび前記上位管理グループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記下位管理グループおよび前記上位管理グループの一方のグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当て、前記下位管理グループおよび前記上位管理グループの他方のグループの前記論理アドレスが大きい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項35記載の不揮発性メモリの制御方法。
- 前記論理セグメント設定ステップは、前記ユーザグループの複数の論理アドレスを所定の論理アドレス以下の複数の論理アドレスを含む下位ユーザグループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位ユーザグループとに分割するユーザグループ分割ステップと、前記ユーザグループ分割ステップで分割された前記下位ユーザグループおよび前記上位ユーザグループの複数の論理アドレスをそれぞれ連続する複数の論理アドレスを含む前記複数のセグメントに分割して割り当てるユーザセグメント設定ステップとを含むことを特徴とする請求項32記載の不揮発性メモリの制御方法。
- 前記所定の論理アドレスは、前記ユーザグループの前記複数の論理アドレスの略中央値であることを特徴とする請求項39記載の不揮発性メモリの制御方法。
- 前記ユーザセグメント設定ステップは、前記下位ユーザグループおよび前記上位ユーザグループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記下位ユーザグループおよび前記上位ユーザグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項39記載の不揮発性メモリの制御方法。
- 前記ユーザセグメント設定ステップは、前記下位ユーザグループおよび前記上位ユーザグループの複数の論理アドレスをそれぞれ複数のセグメントに昇順に分割し、前記下位ユーザグループおよび前記上位ユーザグループの一方のグループの前記論理アドレスが小さい前記セグメントに小さい前記セグメント番号を割り当て、前記下位管理グループおよび前記上位管理グループの他方のグループの前記論理アドレスが大きい前記セグメントに小さい前記セグメント番号を割り当てることを特徴とする請求項39記載の不揮発性メモリの制御方法。
- 前記メモリ制御部は、不揮発性メモリに割り当てられる前記複数の物理アドレスおよび前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスをFAT(File Allocation Table)ファイルシステムやUDF(Universal Disk Format)ファイルシステムを含むファイルデータ本体とファイル配置情報を分割して管理するファイルシステムに従って管理することを特徴とする請求項31記載の不揮発性メモリの制御方法。
- 前記記憶部は、前記管理グループの前記複数の論理アドレスのうちのいずれかの論理ブロックに対応する物理アドレスの物理ブロックに設けられていることを特徴とする請求項31記載の不揮発性メモリの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251759A JP4561246B2 (ja) | 2004-08-31 | 2004-08-31 | メモリ装置 |
US11/207,340 US7647470B2 (en) | 2004-08-31 | 2005-08-19 | Memory device and controlling method for elongating the life of nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251759A JP4561246B2 (ja) | 2004-08-31 | 2004-08-31 | メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006072441A true JP2006072441A (ja) | 2006-03-16 |
JP4561246B2 JP4561246B2 (ja) | 2010-10-13 |
Family
ID=35944801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004251759A Expired - Fee Related JP4561246B2 (ja) | 2004-08-31 | 2004-08-31 | メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7647470B2 (ja) |
JP (1) | JP4561246B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008123241A (ja) * | 2006-11-13 | 2008-05-29 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
US8589618B2 (en) | 2009-04-20 | 2013-11-19 | Samsung Electronics Co., Ltd. | Memory system comprising nonvolatile memory device and controller |
JP2017162068A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8024172B2 (en) * | 2002-12-09 | 2011-09-20 | Netapp, Inc. | Method and system for emulating tape libraries |
US8190809B2 (en) * | 2004-11-23 | 2012-05-29 | Efficient Memory Technology | Shunted interleave for accessing plural memory banks, particularly those having partially accessed cells containing data for cache lines |
CN101069211A (zh) * | 2004-11-23 | 2007-11-07 | 高效存储技术公司 | 分页存储器及其智能存储器区段的交错寻址的多次缩略的方法和装置 |
JP4751163B2 (ja) * | 2005-09-29 | 2011-08-17 | 株式会社東芝 | メモリシステム |
JP4575410B2 (ja) * | 2007-08-29 | 2010-11-04 | 株式会社東芝 | 半導体記憶装置およびその動作方法 |
JP2009211192A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
HUE024548T2 (hu) | 2010-07-09 | 2016-01-28 | Grieshaber Vega Kg | Szerelési szerkezet egy szerelési egység rögzítésére egy szerkezetrészen, fõként egy további szerelési egység külsõ házán |
US9996303B2 (en) * | 2014-05-08 | 2018-06-12 | Kabushiki Kaisha Toshiba | Hybrid-HDD that gives up old NAND data at the last moment |
KR20160024546A (ko) * | 2014-08-26 | 2016-03-07 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
IT201700057287A1 (it) * | 2017-05-26 | 2018-11-26 | St Microelectronics Srl | Procedimento per gestire schede a circuito integrato, scheda ed apparecchiatura corrispondenti |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126480A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 画像処理装置 |
JPS63137343A (ja) * | 1986-11-29 | 1988-06-09 | Toshiba Corp | アドレス管理装置 |
JP2002007204A (ja) * | 2000-06-26 | 2002-01-11 | Sony Corp | 情報処理装置、情報処理方法 |
JP2004206615A (ja) * | 2002-12-26 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 記憶装置 |
JP2004234473A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0613088A1 (en) * | 1993-02-24 | 1994-08-31 | Digital Equipment Corporation | Method of memory interleaving and memory systems interleaved thereby |
US5603001A (en) * | 1994-05-09 | 1997-02-11 | Kabushiki Kaisha Toshiba | Semiconductor disk system having a plurality of flash memories |
JP3604466B2 (ja) * | 1995-09-13 | 2004-12-22 | 株式会社ルネサステクノロジ | フラッシュディスクカード |
JPH10112166A (ja) * | 1996-10-04 | 1998-04-28 | Sony Corp | 光ディスクのファイナライゼーション方法および光ディスクのファイナライゼーション装置 |
EP0931290A1 (en) * | 1997-03-21 | 1999-07-28 | International Business Machines Corporation | Address mapping for system memory |
WO2000050997A1 (fr) * | 1999-02-22 | 2000-08-31 | Hitachi, Ltd. | Carte memoire, procede d'affectation d'adresse logique, et procede d'ecriture de donnees |
WO2002035548A2 (en) * | 2000-10-26 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Storing device, storing control method and program |
US7020739B2 (en) * | 2000-12-06 | 2006-03-28 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
US6938144B2 (en) * | 2001-03-22 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Address conversion unit for memory device |
US6675281B1 (en) * | 2002-01-22 | 2004-01-06 | Icreate Technologies Corporation | Distributed mapping scheme for mass storage system |
JP4238514B2 (ja) | 2002-04-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置 |
ATE372578T1 (de) * | 2002-10-28 | 2007-09-15 | Sandisk Corp | Automatischer abnutzungsausgleich in einem nicht- flüchtigen speichersystem |
US7631138B2 (en) * | 2003-12-30 | 2009-12-08 | Sandisk Corporation | Adaptive mode switching of flash memory address mapping based on host usage characteristics |
-
2004
- 2004-08-31 JP JP2004251759A patent/JP4561246B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-19 US US11/207,340 patent/US7647470B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126480A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 画像処理装置 |
JPS63137343A (ja) * | 1986-11-29 | 1988-06-09 | Toshiba Corp | アドレス管理装置 |
JP2002007204A (ja) * | 2000-06-26 | 2002-01-11 | Sony Corp | 情報処理装置、情報処理方法 |
JP2004206615A (ja) * | 2002-12-26 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 記憶装置 |
JP2004234473A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008123241A (ja) * | 2006-11-13 | 2008-05-29 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP4636005B2 (ja) * | 2006-11-13 | 2011-02-23 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
US8589618B2 (en) | 2009-04-20 | 2013-11-19 | Samsung Electronics Co., Ltd. | Memory system comprising nonvolatile memory device and controller |
JP2017162068A (ja) * | 2016-03-08 | 2017-09-14 | 東芝メモリ株式会社 | ストレージシステム、情報処理システムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060047889A1 (en) | 2006-03-02 |
US7647470B2 (en) | 2010-01-12 |
JP4561246B2 (ja) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7647470B2 (en) | Memory device and controlling method for elongating the life of nonvolatile memory | |
KR100441587B1 (ko) | 블록 얼라인먼트 기능을 갖는 반도체 기억 장치 | |
JP4931810B2 (ja) | 最適化されたシーケンシャルなクラスタの管理のためのfat分析 | |
US7395384B2 (en) | Method and apparatus for maintaining data on non-volatile memory systems | |
JP5178514B2 (ja) | 記憶装置用デュアルモードアクセスのための方法およびシステム | |
US7461198B2 (en) | System and method for configuration and management of flash memory | |
US7752412B2 (en) | Methods of managing file allocation table information | |
JP5129156B2 (ja) | アクセス装置、および、ライトワンス記録システム | |
JP5480913B2 (ja) | 記憶装置、およびメモリコントローラ | |
JP2019020788A (ja) | メモリシステムおよび制御方法 | |
JPWO2005103903A1 (ja) | 不揮発性記憶システム | |
US20080082773A1 (en) | Systems for Managing File Allocation Table Information | |
CN1227591C (zh) | 记录系统、数据记录设备、存储设备和数据记录方法 | |
JP2007265265A (ja) | フラッシュメモリを用いた記憶装置、その消去回数平準化方法、及び消去回数平準化プログラム | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
TW201005520A (en) | Solid state storage system for data merging and method of controlling the same according to both in-place method and out-of-place method | |
JP2006268776A (ja) | メモリカード | |
JP2010146326A (ja) | 記憶装置、その制御方法及びその記憶装置を用いた電子装置 | |
EP3752905A1 (en) | Append only streams for storing data on a solid state device | |
JP2007220101A (ja) | ブロック方式のメモリにおいてデータの変更類型に応じてブロックを管理する方法および装置 | |
WO2005003952A1 (ja) | 記憶装置および記憶システム | |
JP2005135116A (ja) | ストレージ装置及びそのアクセス制御方法 | |
JP4130808B2 (ja) | フォーマット方法 | |
JP2005196609A (ja) | 情報記録フォーマットおよび情報記録媒体 | |
JP2006252137A (ja) | 不揮発性記憶装置の最適化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090807 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |