JPH0277867A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステムに関し、特に、マ
ルチプロセッサシステムを構成する各々の中央処理装置
が独立のオペレーティングシステムで動作する疎結合の
マルチプロセッサシステムにおいて、システムの性能を
向上させるマルチプロセッサシステムに関するものであ
る。

〔従来の技術〕

データ処理システムの性能を向上させるために、複数台
の中央処理装置よりシステムを構成するマルチプロセッ
サシステムが実現されている。マルチプロセッサシステ
ムは、中央処理装置の結合方法の相異により、密結合の
マルチプロセッサシステムと疎結合のマルチプロセッサ
システムとの２種類のシステム構成法がある。

疎結合のマルチプロセッサシステムは、独立の中央処理
装置および主記憶装置を持つ複数台のシステム（独立の
オペレーティングシステムで動作するシステム）が、直
接アクセス記憶装置（ＤＡＳＤ）および磁気テープ装置
を共用し、チャネル間結合装置（ＣＴＣＡ　：　Ｃｈａ
ｎｎｅｌ　Ｔｏ　Ｃｈａｎｎｅｌ　Ａｄａｐｔｅｒ）で
結合されることにより、１システムイメージで運転され
るシステムである。また、密結合のマルチプロセッサシ
ステムは、複数台の中央処理装置が１つの主記憶装置を
共用して、複数台の中央処理装置で、１つのオペレーテ
ィングシステムで動作するシステムである。

疎結合のマルチプロセッサシステムは、構成要素の各々
の中央処理装置が独立のオペレーティングシステムで動
作し、その間の結合がチャネル結合装置により結合され
るだけなので、密結合のマルチプロセッサシステムに比
べて、システムの拡張が容易であり、大きなシステムを
構成できる。

この疎結合のマルチプロセッサシステムでは、異なるタ
イプの中央処理装置を結合できる利点がある。これは、
疎結合のマルチプロセッサシステムがチャネル間結合装
置により、共通の標準インタフェースで各々の中央処理
装置の間の通信を行うシステム構成としているためであ
る。

ところで、このようなチャネル結合装置により各々の中
央処理装置の間を結合する疎結合マルチプロセッサシス
テムの構成では、入出力チャネルの入出力インタフェー
スのデータ転送のスループットが小さいこと、また、あ
る中央処理装置から他の中央処理装置への通信を行う場
合に、データ送出元の中央処理装置のオペレーティング
システムによる入出力命令作成のオーバーヘッド、受取
り側のオペレーティングシステムによるソフトウェア処
理のオーバーヘッド等により、システムの性能の向上に
は限度がある。

これに対しては、例えば、特公昭６１−２５１７９号公
報に記載のように、あるプロセッサの主記憶装置中に共
用メモリ領域を設け、各々のプロセッサにプロセッサ間
通信機能を備えたマルチプロセッサシステムの提案があ
る。このマルチプロ＝８− セッサシステムでは、プロセッサ間通信機能により、あ
るプロセッサから共用メモリ領域のある他の中央処理装
置内の主記憶装置の直接的なアクセスが可能となってい
る。このシステムにおける共用メモリ領域は主記憶装置
の一部の領域であるため、その容量は小さい。

また、主記憶装置の記憶領域を拡張するために拡張記憶
装置を設けるシステム構成のデータ処理システムは、例
えば、特開昭５８−９２７６号公報に記載されている。

このデータ処理システムには、拡張記憶装置として、ペ
ージ記憶装置が設けられている。ページ記憶装置は、そ
れが設けられている中央処理装置で専用的に用いられる
ものであり、ある中央処理装置のプロセッサから他の中
央処理装置内のページ記憶装置（拡張記憶装置）への直
接的なアクセスはできない構成となっている。

〔発明が解決しようとする課題〕

ところで、疎結合のマルチプロセッサシステムにおいて
は、各々の中央処理装置の間のデータ転送はチャネル間
結合装置を使用して、チャネル経由で行うシステム構成
が一般的な方法である。しかし、このチャネル結合によ
るマルチプロセッサ化の方法は、前述のように、■チャ
ネル間結合装置のチャネルインタフェースのスループッ
トが小さいことと、■データの送出側と受信側との中央
処理装置でそれぞれに入出力起動と入出力割込みのソフ
トウェア処理を要することのため、システム性能の向上
には限度がある。このため、例えば、前述した特公昭６
１−２５１７９号公報に記載のマルチプロセッサシステ
ムでは、ある中央処理装置内の主記憶装置に共用メモリ
領域を設け、他の中央処理装置からインタフェース制御
部により直接的にアクセス可能として、システムの性能
向上を図る構成としている。

しかしながら、このようなマルチプロセッサシステムの
構成では、プロセッサ間の通信を行うために用いる共用
メモリ領域は、ある中央処理装置の主記憶装置の一部の
メモリ領域であるため、共用メモリ領域をあまり大きく
できず、共用メモリ領域には大容量のデータを置くこと
ができない。

このため、大容量のデータを複数台のプロセッサで共有
して処理する必要がある場合には、頻繁にプロセッサ間
の通信を行うか、また、チャネル結合装置を介してデー
タ転送を行なわなければならず、システムのデータ処理
の性能は向上されていない。

本発明は上記の問題点を解決するためになされたもので
ある。

本発明の第１の目的は、マルチプロセッサシステムにお
ける各々の中央処理装置の間で大容量のデータを直接的
にアクセス可能な状態で共有することを可能とし、マル
チプロセッサシステムの性能を向上させることにある。

本発明の第２の目的は、マルチプロセッサシステムの各
々の中央処理装置の間で、大容量のデータを各々の拡張
記憶装置に格納して共有し、各々の中央処理装置から他
の中央処理装置の拡張記憶装置に直接的にアクセスを行
うことを可能とし、マルチプロセッサシステムの性能を
向上させることにある。

本発明の第３の目的は、マルチプロセッサシステムの各
々の中央処理装置の間で、各々の拡張記憶装置に格納し
ている大量データをアクセスして、読み出し書込む場合
のデータ転送の転送制御を容易に行い、各々の中央処理
装置の間で、大容量データを共有化して、マルチプロセ
ッサシステムの性能を向上させることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のマルチプロセッサシ
ステムは、各々の中央処理装置が拡張記憶装置を備える
マルチプロセッサシステムであって、一方の中央処理装
置から他方の中央処理装置の拡張記憶装置をアクセスす
る手段を備えたことを特徴とする。

また、本発明においては、主記憶装置と、拡張記憶装置
と、記憶制御装置を介して主記憶装置ま一１２＝ たは拡張記憶装置をアクセスする命令処理装置と、他の
中央処理装置との間の通信を行うインタフェース制御部
を含む記憶制御装置とを備えた中央処理装置の各々が、
インタフェース制御部を介して結合されたマルチプロセ
ッサシステムにおいて、各中央処理装置の拡張記憶装置
に対して予め設定された識別番号により拡張記憶装置を
識別して、当該拡張記憶装置をアクセスすることを特徴
とする。

本発明のマルチプロセッサシステムにおいては、更に、
共通クロックを発生する共通クロック発生手段を備え、
インタフェース制御部が、他の中央処理装置との間で通
信を行い、他の中央処理装置の拡張記憶装置に格納され
たデータのデータ転送を行う場合、共通クロックにより
自己の中央処理装置と通信を行う他の中央処理装置を同
一の時間系で動作させて、他の中央処理装置内の拡張記
憶装置のデータのアクセスを行い、中央処理装置の間の
データ転送を行うことを特徴とする。

〔作　用〕

前記手段によれば、マルチプロセッサシステムにおいて
、各中央処理装置には、主記憶装置、拡張記憶装置、記
憶制御装置を介して主記憶装置または拡張記憶装置をア
クセスする命令処理装置。

他の中央処理装置との間の通信を行うインタフェース制
御部を含む記憶制御装置が備えられる。この記憶制御装
置のインタフェース制御部により複数個の中央処理装置
が結合されて、疎結合のマルチプロセッサシステムが構
成される。このマルチプロセッサシステムにおける各々
の中央処理装置は、独立したオペレーティングシステム
で動作する。各々の中央処理装置に備えられる各拡張記
憶装置に対しては、予め識別番号が設定され、各中央処
理装置の命令処理装置は、拡張記憶装置の識別番号を指
定して、当該拡張記憶装置をアクセスする。これにより
、マルチプロセッサシステムにおいて、データ処理で使
用する大容量データが記憶される拡張記憶装置は、各々
の中央処理装置で独立して動作しているオペレーティン
グシステムによりアクセス可能となり、拡張記憶装置の
データが任意の各中央処理装置のオペレーティングシス
テムから共通に直接的に利用可能となる。

すなわち、マルチプロセッサシステムにおいて、各中央
処理装置で独立して動作するオペレーティングシステム
（命令処理装置）から、各々の拡張記憶装置に対して、
その識別番号を指定してアクセスを行い、アクセスした
中央処理装置と当該拡張記憶装置との間でのデータ転送
を行う場合、データ転送は、インタフェース制御部によ
るプロセッサ間通信機能を用いて直接的に行う。また、
インタフェース制御部を介してプロセッサ間通信を行う
場合、インタフェース制御部は共通クロックを用いて、
自己の中央処理装置と通信を行う他の中央処理装置を同
一の時間系で動作させ、一連のデータ転送動作を行う。

これにより、データ転送における同期化が容易に行え、
非同期で中央処理装置間のデータ転送を行う場合に比較
して、発生する同期化損失を無くすることができる。

これにより、本発明のマルチプロセッサシステムにおい
ては、各々の中央処理装置の間で大容量を拡張記憶装置
に格納して、データを共有することが可能となり、また
、各々の中央処理装置は任意の拡張記憶装置のデータの
アクセスを容易に行えるので、マルチプロセッサシステ
ムの性能を向上させることが可能となる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の第１の実施例にかかるマルチプロセ
ッサシステムの要部の構成を示したブロック図である。

第１図のブロック図では、２台の中央処理装置から成る
疎結合のマルチプロセッサシステムを示している。第１
図において、１０は第１の処理系（ＣＰＵ＃Ｏ）の中央
処理装置である。

この中央処理装置１０には、命令処理の実行を行う命令
処理装置（ＩＰ）１１．記憶制御装置１２．主記憶装置
（Ｍ　Ｓ　）１３．拡張記憶装置（ＥＳ）１４が備えら
れている。記憶制御装置１２には、記憶制御部５ｃ１２
ａおよびインタフェース制御部（ＩＦ）１５が含まれて
いる。また、２０は第２の処理系（ＣＰＵ＃１）の中央
処理装置である。この中央処理装置２０には、命令処理
装置２１．記憶制御装置２２．主記憶装置２３゜拡張記
憶装置２４が備えられている。記憶制御装置２２には、
記憶制御部２２ａおよびインタフェース制御部２５が含
まれている。第１の処理系の拡張記憶装置１４には、識
別番号ＥＳＩＤとしてｒＥＳＩＤ＝０」が設定され、第
２の処理系の拡張記憶装置２４には、識別番号ＩＤとし
てｒＥｓＩＤ＝ＩＪが設定されている。各インタフェー
ス制御部１５．２５は、各々の中央処理装置の間でデー
タ転送のためのインタフェース制御を行う。このインタ
フェース制御部は、高速のデータ転送を行うため、例え
ば、ハードウェア回路で構成される。または、インタフ
ェース制御部は、記憶制御装置１２が行う各々の諸機能
に含まれて実現される。

マルチプロセッサシステムにおいて、主記憶装置と拡張
記憶装置との間のデータ転送には、同期転送と非同期転
送との２形態がある。同期転送の形態のデータ転送は、
命令処理装置の命令処理において、命令語で起動し、そ
の命令実行中にデ−夕転送を行うものである。このデー
タ転送の命令処理が実行されると、データ転送の処理完
了まで、命令処理装置は待ち状態となり、次の命令処理
が行なわれない。このため、データ転送は命令実行と同
期して行われるので、これを同期転送と呼ぶ。

他の一つの非同期転送のデータ転送は、スタート■／○
、スタートサブチャネルなどの入出力命令により、入出
力処理を行うチャネルコマンド語（ＣＣＷ）のコマンド
で起動され、命令処理装置の命令実行とは非同期にデー
タ転送を行なうものである。このため、この形態のデー
タ転送を非同期転送と呼ぶ。

第２ａ図および第２ｂ図は、主記憶装置と拡張記憶装置
との間の同期転送命令の形式の一例を示す図である。デ
ータ転送命令は、第２ａ図に示すように、命令コードと
主記憶上の１オペランドを指定する形式となっている。

主記憶上で指定されるオペランドは、第２ｂ図に示すよ
うに、３ワード（ＷＯ，Ｗｌ、Ｗ２）から構成されてい
る。具体的には、オペランドの３ワード（ＷＯワード。

Ｗ１ワード、Ｗ２ワード）の各ワードは、それぞれデー
タ転送のための指示制御データが格納される。ＷＯワー
ドには、データ転送の種類、即ち主記憶から拡張記憶か
又はその逆かを示すコマンド（ＣＯＭＭＡＮＤ）と、デ
ータ転送する対象の拡張記憶装置を指定する識別番号（
ＥＳＩＤ）と、転送するデータ量（Ｌ）とが格納される
。Ｗ１ワードにはデータ転送先またはデータ転送元の拡
張記憶アドレス（ＥＳ　ＡＤＤＲＥＳＳ）が格納され、
また、Ｗ２ワードにはデータ転送先またはデータ転送元
の主記憶アドレス（ＭＳ　　ＡＤＤＲＥＳＳ）が格納さ
れる。

第２ａ図および第２ｂ図を参照して、主記憶装置と拡張
記憶装置との間のデータ転送の動作を説明する。まず、
第１の処理系（ＣＰＵ＃Ｏ）内で、中央処理装置１０が
主記憶装置１３と拡張記憶装置１４との間のデータ転送
を実行する時の動作を説明する。命令処理装置１１は、
主記憶装置１３より、第２ａ図で示す命令を読出した時
、記憶制御部１２ａに対して、拡張記憶と主記憶との間
のデータ転送を指示する。データ転送処理を開始すると
、命令処理装置１１は、第２ｂ図に示すようなオペラン
ドデータを読出し、記憶制御部１２ａに対して、コマン
ド、拡張記憶の識別番号ＥＳＩＤ、転送するデータ量、
拡張記憶アドレス、および、主記憶アドレスを送出する
。この場合、記憶制御部１２ａに送られたＥＳＩＤがＯ
であるので、対象とする拡張記憶は第１の処理系（ＣＰ
Ｕ＃Ｏ）の中央処理装置１０に内臓されている拡張記憶
装置１４を指示している。

したがって、記憶制御装置１２は、指定されたアドレス
により該当する拡張記憶装置１４と主記憶装置１３の間
のデータ転送を行う。また、ＥＳＩＤが１である時、対
象とする拡張記憶は第２の処理系（ＣＰＵＳ１）の中央
処理装置２０に内臓されている拡張記憶装置２４を指示
している。この場合には、記憶制御装置１２は、インタ
ーフェイス部１５により記憶制御装置２２を経由して、
指定されたアドレスにしたがい該当する拡張記憶装置２
４と主記憶装置１３の間のデータ転送を行うことになる
。これを次に説明する。

第１の処理系（ＣＰＵ＃Ｏ）の中央処理装置１０で実行
するデータ転送命令のコマンドが第２の処理系（ＣＰＵ
Ｓ１）の拡張記憶装置２４に対するストアである時には
、記憶制御装置１２において、データ転送リクエスト、
拡張記憶アドレス、送出データをインタフェース制御部
１５にそれぞれセットする。

インタフェース制御部１５は、これらの転送制御データ
を、第２の処理系（ＣＰＵＳ１）の中央処理装置２０に
送出し、記憶制御装置２２におけるインタフェース制御
部２５にセットする。これにより、インタフェース制御
部２５から記憶制御部２２ａにそれらの転送制御データ
を伝達し、記憶制御装置２２は、与えられた転送制御デ
ータにもとづき、第１の処理系（ＣＰＵ＃Ｏ）の主記憶
装置１３と第２の処理系（ＣＰＵＳ１）の拡張記憶装置
２４との間のデータ転送を実行する。すなわち、コマン
ドが拡張記憶装置２４に対するストアを指示するもので
あれば、インタフェース制御部２５にセットされた拡張
記憶アドレスにより、転送データを拡張記憶装置２４に
ストアして、動作を終了する。

また、第１の処理系（ＣＰＵ＃Ｏ）の中央処理装置１０
で実行するデータ転送命令のコマンドが、第２の処理系
（ＣＰＵ＃１）の拡張記憶装置２４からのデータ読出し
を指示するものであれば、記憶制御装置２２は、指示さ
れた拡張記憶アドレスでデータを読出し、インタフェー
ス制御部２５内にデータをセットする。この時、インタ
フェース制御部２５には、データ転送先の主記憶装置１
３ヘデータストアを指示するデータ転送リクエストがセ
ットされており、かつその拡張記憶アドレスがセットさ
れている。これらのデータは、インタフェース制御部１
５からインタフェース制御部２５に送出されたものであ
る。拡張記憶装置２４から読出されたデータは、インタ
フェース制御部２５を介して、インタフェース制御部１
５にセットされる。そして、記憶制御部１２ａが主記憶
装置１３に対するデータの書込みを指示し、この書込み
終了により、中央処理装置１０が起動した拡張記憶装置
２４に対する読出し動作が終了する。第２の処理系（Ｃ
ＰＵ＃１）の中央処理装置２０の側から、この種のデー
タ転送命令を実行する動作も上述と同様な動作となる。

第３図は、第１の実施例における記憶制御装置ＳＣを内
部構成を中心に、第１の処理系の中央処理装置から第２
の処理系の拡張記憶をアクセスする論理処理部の細部の
構成を示すブロック図である。第１図と同じものは同一
符号が付しである。

第１図におけるインタフェース制御部１５は、優先順位
決定回路３６ｂ　、　３６ｃ　、　３６ｄ　、レジスタ
３８．３９が該当する。

第３図を参照して、主記憶から拡張記憶へデータを同期
転送する場合と、拡張記憶からの主記憶へデータを同期
転送する場合の動作を説明する。

まず、前者について説明する。命令処理装置１１は、主
記憶装置１３より、第２ａ図で示す命令を読出し、ＣＯ
ＭＭＡＮＤを解読して、主記憶から拡張記憶への動作指
示を知る。この時、命令処理装置１１はこの動作指示リ
クエストとともに、第２ｂ図に示す主記憶データアドレ
ス（Ｒ１）、ＥＳＩＤ、拡張記憶アドレス、転送データ
Ｌをレジスタ３１ａに送る。優先順位決定回路は、複数
のＩＰ。

工○Ｐのうちの１つを予め決められた優先順位に従って
選択する。リクエストと付随情報は、優先順位決定回路
（Ｐ　ＲＩ　）　３６ａを通過した後、記憶制御部１２
ａに入る。記憶制御部１２ａは、ＭＳ制御回路３４ａに
、主記憶データアドレスを送り、主記憶装置１３より、
１単位のデータを読出す。記憶制御部１２ａは、読み出
したデータを拡張記憶へ転送する。この場合、拡張記憶
絶対アドレスのＥＳＩＤがｒＥｓＩＤ＝ＯＪであれば、
優先順位決定回路（ＰＲＩ）３６ｄに対して、書込みリ
クエストと拡張記憶ブロックアドレスと主記憶データを
送る。

ＰＲＩ３６ｄは、このリクエストを選択した後、リクエ
ストと付随情報をＥＳ制御回路３５ａに送る。

ＥＳ制御回路３５ａは、拡張記憶装置１４に主記憶デー
タを格納し、その完了を、優先順位決定回路（ＰＲＩ）
３６ｃを経由して、記憶制御部１２ａに報告する。記憶
制御部１２ａは、転送ブロック数を調べ、未だ転送すべ
きブロックが残っていれば、それが無くなる迄、前述と
同様な動作で主記憶から拡張記憶へのデータ転送を実行
する。

＝２４− 次に拡張記憶絶対アドレスのＥＳＩＤがｒＥＳＩＤ＝Ｉ
Ｊの場合の動作を説明する。記憶制御部１２ａは、主記
憶装置１３から１単位のデータを読出した後、読み出し
たデータを転送すべき拡張記憶装置のＥＳＩＤが１であ
ることを知ると、レジスタ３８．優先順位決定回路（Ｐ
ＲＩ）３６ｂ、レジスタ３９を経由して、ＣＰＵ＃０の
出力ポートＡＯよりインターフェイス線２７ｂを介して
ＣＰＵ＃１の入力ポートＢＯに対して、拡張記憶ブロッ
クアドレス、書込みデータ、書込みリクエストを送る。

このリクエストおよび付随情報は、優先順位決定回路（
ＰＲＩ）４６ｄを通って、ＥＳ制御回路４５ａに入る。

ＥＳ制御回路４５ａは、１単位のデータを拡張記憶装置
２４に書込んだ後、その完了を、優先順位決定回路（Ｐ
ＲＩ）４６ｂ、Ｌ／レジスタ９．ＣＰＵ＃１の出力ポー
トＡＯからインタフェース線２７ｂを介して、ＣＰＵ＃
Ｏの入力ポートＢＯに送出する。ＣＰＵ＃Ｏでは、この
情報を受けて、ＰＲＩ３６ｃを介して記憶制御部１２ａ
に入力する。記憶制御部１２ａは、この情報から転送ブ
ロック数を調ベ、未だ転送すべきデータが残っていれば
、同様の手順でデータの転送処理を続行し、転送すべき
データが無くなる迄、主記憶装置１３から拡張記憶装置
２４へのデータ転送を実行する。

次に、拡張記憶装置から、主記憶装置へデータを同期転
送する場合（拡張記憶の読出し）の動作を説明する。こ
の場合、命令処理装置１１が、拡張記憶から主記憶への
データ転送リクエスト、主記憶データアドレス、拡張記
憶アドレス、転送データ数をレジスタ３１ａに送るまで
の動作は、上述した場合の動作と同様である。このデー
タ転送リクエストと付随情報は、ＰＲＩ３６ａを通過し
た後、記憶制御部１２ａに入る。記憶制御部１２ａは、
拡張記憶絶対アドレスを調べ、ＥＳＩＤ＝Ｏならば、Ｐ
ＲＩ３６ｄを介してＥＳ制御回路３５ａに、拡張記憶ア
ドレスと読出しリクエストを送る。ＥＳ制御回路３５ａ
は、１単位のデータを読出し、データと読出し完了報告
を、ＰＲＩ３６ｃを介して記憶制御部１２ａに送る。記
憶制御部１２ａは、このデータと主記憶データアドレス
をＭＳ制御回路３４ａに送って、主記憶装置１３にデー
タを書込む。ＭＳ制御回路３４ａは、この書込み完了を
記憶制御部１２ａに報告する。記憶制御部１２ａは、転
送データ数を調べ、未だ転送すべきデータが残っていれ
ば、同様の手順でそれが無くなる迄、拡張記憶装置１４
から主記憶装置１３へのデータ転送を実行する。

次に、拡張記憶絶対アドレスのＥＳ　ＩＤが「ＥＳＩＤ
＝ＩＪの場合の動作を説明する。記憶制御部１２ａはＥ
ＳＩＤが１であることを知ると、レジスタ３８．　Ｐ　
Ｒｌ３６ｂ　、レジスタ３９を経由して、ＣＰＵ＃Ｏの
出力ポートＡＯよりインタフェース線２７ａを介してＣ
ＰＵ＃１の入力ボートＢＯに対して、拡張記憶アドレス
とデータ転送リクエストを送る。このリクエストおよび
付随情報は、ＰＲＩ４６ｄを通ってＥＳ制御回路４５ａ
に入る。ＥＳ制御回路４５ａは、拡張記憶装置２４より
データを読出し、データと読出し完了報告を、ＰＲＩ４
６ｂ、レジスタ４９を介してＣＰＵ＃１の出力ポートＡ
Ｏより、インタフェース線２７ｂを介してＣＰＵ＃Ｏの
入力ボートＢＯに送る。このデータと完了報告は、ＰＲ
Ｉ３６ｃを介して記憶制御部１２ａに入力される。

記憶制御部１２ａは、ＭＳ制御回路３４ａに対し、主記
憶データアドレス、データ、データ転送リクエストを送
り、ＭＳ制御回路３４ａはデータの書込みを行なった後
、その完了報告を記憶制御部１２ａに送る。記憶制御部
１２ａは、転送ブロック数を調べ、未だ転送すべきデー
タが残っていれば、同様の手順で、データ転送およびデ
ータ書込みを続行し、それが無くなる迄、拡張記憶装置
２４から主記憶装置１３へのデータ転送を実行する。

以上の実施例においては、命令中のオペランドで直接Ｅ
ＳＩＤを指定する例を示したが１次に間−接的にＥＳ　
ＩＤを指定した場合の同期転送によるデータ転送命令の
例を示す。

この例では、１テラバイトの容量を持つファイルという
概念を導入し、このファイルを一つの単位としてデータ
を扱うことにしている。

本実施例におけるデータ転送命令は、第４ａ図に示すよ
うに、データ転送命令が、命令コードＯＰと２つのレジ
スタＲ１，Ｒ２を指定する形式と一２８＝ なっている。レジスタＲ１，Ｒ２の内容は、第４ｂ図に
示すように、Ｒ１には主記憶データアドレスが格納され
、次番地のレジスタＲ１＋１には、データ転送の途中で
、既に転送されたブロック数と主記憶参照のためのキー
を格納する。この例では、主記憶装置のブロックのサイ
ズは４ＫＢとしている。また、レジスタＲ２には、主記
憶上のＥＳ制御パラメータを指定するため、ＥＳ制御パ
ラメータの記憶領域アドレスをポイントするＥＳ制御パ
ラメータアドレスが格納される。ＥＳ制御パラメータは
、第４ｂ図の下部に示すように、拡張記憶相対アドレス
と、転送すべきブロック数が設定され、記憶領域に格納
されている。この例では、拡張記憶におけるフラグメン
テーション防止の為に、同期転送時の拡張記憶のアドレ
スは絶対アドレスでなく、相対アドレスとしている。相
対アドレスより絶対アドレスへの変換過程は、３段階の
アドレス変換テーブル参照によるアドレス変換機構によ
り行われる。このアドレス変換過程を、第５図により説
明する。

第５図は、拡張記憶相対アドレスから拡張記憶絶対アド
レスへのアドレス変換を行うアドレス変換機構を説明す
る図である。

拡張記憶相対アドレスレジスタ６７に、拡張記憶相対ア
ドレスが格納される。リロケーションテーブルオリジン
レジスタ（ＲＴＯＲ）６６内には、第１リロケーシヨン
テーブル７７の先頭アドレスが格納されている。この先
頭アドレスと拡張記憶相対アドレスのＦＩＤ　（ファイ
ルＩＤ）部を加算して、第１リロケーシヨンテーブル７
７を参照し、第１リロケーシヨンテーブル７７からＥＳ
ＩＤ６９ａを求めると共に、第２リロケーシヨンテーブ
ル７８の先頭アドレスを求める。次に、この第２リロケ
ーシヨンテーブル７８の先頭アドレスと拡張記憶相対ア
ドレスのＣｐ（Ｃ部）を加算して、第２リロケーシヨン
テーブル７８を参照し、第３リロケーシヨンテーブル７
９の先頭アドレスをもとめる。次に、この第３リロケー
シヨンテーブル７８の先頭アドレスに、拡張記憶相対ア
ドレスのＢｐ（Ｂ部）を加えて、第３リロケーシヨンテ
ーブル７９を参照し、第３リロケーシヨンテーブル７９
内の拡張記憶絶対アドレスの一部を求め、これと拡張記
憶相対アドレスのＡｐ（Ａ部）を結合して、拡張記憶絶
対アドレス６９ｂを得る。

このように、ユーザは使用したいファイルが、どの中央
処理装置の拡張記憶装置に存在しているかを知らなくて
も、ＦＤＩＤをＥＳＩＤに変換し、そのＥＳＩＤを持つ
拡張記憶装置を利用することができる。

次に、第３図を参照して、本実施例の命令により主記憶
から拡張記憶へデータを同期転送する場合と、拡張記憶
から主記憶へデータを同期転送する場合の動作を説明す
る。

まず、前者について説明する。命令処理装置１１は、主
記憶装置１３より、第４ａ図で示す命令を読出し、オペ
レーションコード（ＯＰ）を解読して、主記憶から拡張
記憶への動作指示を知る。この時、命令処理装置１１は
この動作指示リクエストとともに、第４ｂ図に示す主記
憶データアドレス（Ｒ１）、拡張記憶相対アドレスを変
換した結果の拡張記−３１＝ 憶絶対アドレス（ＥＳＩＤと拡張記憶ブロックアドレス
；第５図）、転送ブロック数をレジスタ３１ａに送る。

リクエストと付随情報は、優先順位決定回路（ＰＲＩ）
３６ａを通過した後、記憶制御部１２ａに入る。記憶制
御部１２ａは、ＭＳ制御回路３４ａに、主記憶データア
ドレスを送り、主記憶装置１３より、１ブロツク分のデ
ータを読出す。記憶制御部１２ａは、読み出したデータ
を拡張記憶へ転送する。この場合、拡張記憶絶対アドレ
スのＥＳＩＤがｒＥｓＩＤ＝ＯＪであれば、優先順位決
定回路（ＰＲＩ）３６ｄに対して、書込みリクエストと
拡張記憶ブロックアドレスと主記憶データ１ブロツクを
送る。ＰＲＩ３５ｄは、このリクエストを選択した後、
リクエストと付随情報をＥＳ制御回路３５ａに送る。Ｅ
Ｓ制御回路３５ａは、拡張記憶装置１４に主記憶データ
を格納し、その完了を、優先順位決定回路（ＰＲＩ）３
６ｃを経由して、記憶制御部３７に報告する。記憶制御
部１２ａは、転送ブロック数を調べ、未だ転送すべきブ
ロックが残っていれば、それが無くなる迄、前述と同様
な動作で主記憶から拡張記憶へのデータ転送を実行する
。

次に拡張記憶絶対アドレスのＥＳＩＤがｒＥＳＩＤ＝Ｉ
Ｊの場合の動作を説明する。拡張記憶相対アドレスを変
換した結果ｒＥｓＩＤ＝ＩＪであれば記憶制御部１２ａ
は、主記憶装置１３から１ブロツクのデータを読出した
後、レジスタ３８．優先順位決定回路（ｐＲＩ）３６ｂ
、レジスタ３９を経由して、ＣＰＵ＃Ｏの出力ポートＡ
Ｏよりインターフェイス線２？ａを介してＣＰＵ＃１の
入力ポートＢＯに対して、拡張記憶ブロックアドレス、
書込みデータ、書込みリクエストを送る。このリクエス
トおよび付随情報は、優先順位決定回路（ＰＲＩ）４６
ｄを通って、ＥＳ制御回路４５ａに入る。ＥＳ制御回路
４５ａは、１ブロツクのデータを拡張記憶装置２４に書
込んだ後、その完了を、優先順位決定回路（ＰＲＩ）４
６ｂ、レジスタ４９．ＣＰＵ＃１の出力ポートＡｏから
インタフェース線２？ｂを介して、ＣＰＵ＃Ｏの入力ボ
ートＢＯに送出する。ＣＰＵ＃０では、この情報を受け
て、ＰＲＩ３６ｃを介して記憶制御部１２ａに入力する
。記憶制御部１２ａは、この情報から転送ブロック数を
調べ、未だ転送すべきブロックが残っていれば、同様の
手順でデータの転送処理を続行し、転送すべきブロック
が無くなる迄、主記憶装置１３から拡張記憶装置２４へ
のデータ転送を実行する。

次に、拡張記憶装置から、主記憶装置へデータを同期転
送する場合の動作を説明する。この場合、命令処理装置
１１が、拡張記憶から主記憶へのデータ転送リクエスト
、主記憶データアドレス、拡張記憶絶対アドレス、転送
ブロック数をレジスタ３１ａに送るまでの動作は、上述
した場合の動作と同様である。このデータ転送リクエス
トと付随情報は、ＰＲＩ３（ｉａを通過した後、記憶制
御部１２ａに入る。記憶制御部１２ａは、拡張記憶絶対
アドレスを調べ、ＥＳＩＤ＝Ｏならば、ＰＲＩ３６ｄを
介してＥＳ制御回路３５ａに、拡張記憶ブロックアドレ
スと読出しリクエストを送る。ＥＳ制御回路３５ａは、
１ブロツクのデータを読出し、データと読出し完了報告
を、ＰＲＩ３６ｃを介して記憶制御部１２ａに送る。記
憶制御部１２ａは、このデータと主記憶データアドレス
をＭＳ制御回路３４ａに送って、主記憶装置１３にデー
タを書込む。Ｍ’Ｓ制御回路３４ａは、この書込み完了
を記憶制御部１２ａに報告する。記憶制御部１２ａは、
転送ブロック数を調べ、未だ転送すべきブロックが残っ
ていれば、同様の手順でそれが無くなる迄、拡張記憶装
置１４から主記憶装置１３へのデータ転送を実行する。

次に、拡張記憶絶対アドレスのＥＳ　ＩＤが「ＥＳＩＤ
＝ＩＪの場合の動作を説明する。記憶制御部１２ａはＥ
Ｓ　ＩＤが１であることを知ると、レジスタ３８．ＰＲ
Ｉ３６ｂ、Ｌ／ジスタ３９を経由シテ、ＣＰＵ＃０の出
カポ−１−ＡＯよりインタフェース線２７ａを介してＣ
ＰＵ＃１の入力ボートＢＯに対して、拡張記憶ブロック
アドレスと読出しリクエストを送る。このリクエストお
よび付随情報は、ＰＲ■４６ｄを通ってＥＳ制御回路４
５ａに入る。ＥＳ制御回路４５ａは、拡張記憶装置４５
よりデータを読出し、データと読出し完了報告を、ＰＲ
Ｉ４６ｂ。

レジスタ４９を介してＣＰＵ＃１の出力ポートＡＯより
、インタフェース線２７ｂを介してＣＰＵ＃０の入力ボ
ートＢＯに送る。このデータと完了報告は、ＰＲＩ３６
ｃを介して記憶制御部１２ａに入力される。記憶制御部
１２ａは、ＭＳ制御回路３４ａに対し、主記憶データア
ドレス、データ、書込みリクエストを送り、ＭＳ制御回
路３４ａはデータの書込みを行なった後、その完了報告
を記憶制御部１２ａに送る。記憶制御部１２ａは、転送
ブロック数を調べ、未だ転送すべきブロックが残ってい
れば、同様の手順で、データ転送およびデータ書込みを
続行し、それが無くなる迄、拡張記憶装置２４から主記
憶装置１３へのデータ転送を実行する。

次に第４ｃ図、第４ｄ図を参照して、非同期転送の形態
のデータ転送について説明する。

非同期転送に使用するＣ　ＣＷ　（Ｃｈａｎｎｅｌ　Ｃ
ｏｍｍａｎｄＷｏｒｄ　）は、第４ｃ図および第４ｄ図
に示すように、準備ＣＣＷ（第４ｃ図）および実行ＣＣ
Ｗ（第４ｄ図）である。準備ＣＣＷでは、コマンド部Ｃ
ＭＤで、拡張記憶への書込み準備、読出し準備などを指
示すとともに、主記憶上の拡張記憶用Ｉ　Ｄ　ＡＷ　（
Ｉｎｄｉｒｅｃｔ　Ｄａｔａ　Ａｄｄｒｅｓｓ　Ｗｏｒ
ｄ）のアトレス（Ｅ　Ｓ　−Ｉ　Ｄ　ＡＷ　　ＡＤＤＲ
ＥＳＳ）を示す。このＩＤＡＷの形式は、第６図に示す
拡張記憶絶対アドレスと同じ形式である。実行ＣＣＷは
、コマンド部ＣＭＤで、準備ＣＣＷのコマンドの実行を
指示するとともに、フラグ、転送ブロック数、主記憶デ
ータアドレスを規定する。

非同期転送は、命令処理装置１１．２１の代わりに入出
力処理装置１６．２６が、データ転送を起動するが、そ
の他のデータ転送操作の記憶制御装置１３゜２３におけ
る動作は、同期転送と全く同様である。

入出力処理装置１６は、主記憶装置１３より、ＣＣＷ（
第４ｃ図）を読出すと、そのコマンド（準備コマンド）
とＥＳ−ＩＤＡＷ内の拡張記憶絶対アドレスをレジスタ
３２ａに送る。第４ｃ図のＣＣＷのアドレスにより、次
に、第４ｄ図のＣＣＷがチエインされているので、入出
力処理装置は、第４ｄ図のＣＣＷを読出してコマンド（
実行コマンド）。

転送ブロック数、主記憶データアドレスをレジスタ３２
ａに送る。この後、レジスタ３２ａよりＰＲＩ３６ａを
介して、リクエスト、主記憶アドレス、拡張記憶アドレ
ス、転送ブロック数が、記憶制御部１２ａに送られる。

以降の動作は、同期転送と全く同様である。

上記実施例のマルチプロセッサシステムは、２台の中央
処理装置より構成されるマルチプロセッサシステムであ
るが、３台以上の中央処理装置によりシステムが構成さ
れる場合においても、同様にして、各々の中央処理装置
の間を結合し、同様なマルチプロセッサシステムが構成
できる。

第６図は、本発明の他の実施例にかかるマルチプロセッ
サシステムの全体の構成を示したブロック図である。第
６図に示すマルチプロセッサシステムのブロック図では
、４台の中央処理装置から構成される疎結合のマルチプ
ロセッサシステムを示している。第６図において、３０
は第１の処理系（ＣＰＵ＃１）の中央処理装置である。

この中央処理装置３０には、命令処理装置（ＩＰ）３１
．入出力処理装置（Ｉ　Ｏ’Ｐ）　３２．記憶制御装置
（ｓ　ｃ）３３、主記憶装置（ＭＳ）３４．拡張記憶装
置（ＥＳ）３５が備えられている。また、４０は第２の
処理系（ＣＰＵ＃２）の中央処理装置、５０は第３の処
理系（ＣＰＵ＃３）の中央処理装置、６０は第４の処理
系（ｃｐｕ＃４）の中央処理装置である。これらの中央
処理装置４０．５０．６０の各々には、第１の処理系の
中央処理装置３０と同様に、命令処理装置（Ｉ　Ｐ）　
４１．５１．６１、入出力処理装置（ＩＯＰ）４２、５
２．６２、記憶制御装置（Ｓ　Ｃ）　４３．５３．６３
、主記憶装置（ＭＳ）　４４．５４．６４、拡張記憶装
置（Ｅ　Ｓ）　４５．５５．６５が備えられている。こ
れら４台の中央処理装置のそれぞれが、他の中央処理装
置内の拡張記憶装置に格納されたデータを参照するため
、各中央処理装置の間が記憶制御装置３３゜４３、５３
．６３を介してインタフェース線？１．７２．７３゜７
４、７５．７６により相互接続されている。

このようなインタフェース線？１．７２．７３．７４゜
７５、７６による相互接続は、第３図の例における入出
力ボートＡ○、Ａｌ、Ａ２．ＢＯ，Ｂｌ、Ｂ２によって
実現される。

第３図の例では、ＣＰＵ＃Ｏの出力ポートＡＯおよび入
力ポートＢＯ，ＣＰＵ＃１の入力ポートＢＯおよび出カ
ポ−１−ＡＯのみ使用して、ＣＰＵ＃０とＣＰＵ＃１と
の間のデータ転送を行ったが、ＣＰＵ＃ＯとＣＰＵ＃２
またはＣＰＵ＃３との間のデータ転送も同様に行われる
。すなわち、ＣＰＵ＃０とＣＰＵ＃２またはＣＰＵ＃３
との間のデータ転送も、それぞれＣＰＵ＃Ｏにおける出
力ポ−トＡｌ、Ａ２、および入力ポートＢｌ、Ｂ２を使
用して、ＣＰＵ：ＢＯとＣＰＵ＃２またはＣＰＵ＃３と
の間でのデータ転送が前述と同様にして行なうことがで
きる。また、他の中央処理装置の間でも同様に拡張記憶
に対するアクセスのデータ転送が行われる。

このように、疎結合マルチプロセッサシステムにおける
複数の中央処理装置の間のデータ転送を、各々の中央処
理装置の記憶制御装置の入力ポート。

出力ポートで結合して（インタフェース制御部で結合し
て）行なうことができる。

第７図は、本発明の一実施例にかかるマルチプロセッサ
システムのデータ転送における共通クロック供給系の構
成を説明する図である。第７図を参照して、マルチプロ
セッサシステムに設けられる共通クロック供給系の構成
を説明する。基準となる共通クロック発振器８０は、第
１の処理系（Ｃｐｕ＃ｏ）の中央処理装置３０．第２の
処理系（Ｃｐｕ＃１）の中央処理装置４０．第３の処理
系（Ｃｐｕ＃２）の中央処理装置５０．および第４の処
理系（ｃｐｕ＃３）の中央処理装置６０に対して等距離
の位置に配置され、共通クロックを供給して、各々の中
央処理装置におけるマシンサイクルを規定する。

マルチプロセッサシステムにおいて、システムを構成す
る要素の中央処理装置は、独立のクロック発振器を持ち
、各々の中央処理装置は各自のクロック発振器からのク
ロックにより非同期で動作する。第７図に示すように、
各々の処理系の中央処理装置３０．４０は、それぞれク
ロック発振器８３゜８４を有し、これらのクロック発振
器８３．８４からマシンサイクルを規定するクロックパ
ルスが供給される。マルチプロセッサシステムにおいて
、データ転送命令の実行によりデータ転送を行う場合、
各々の中央処理装置３０．４０が有するそれぞれのクロ
ック発振器８３．８４からのクロックを用いて非同期方
式でも動作しうるが、同期化処理のために余計な処理が
入ってくる。このため、本実施例のマルチプロセッサシ
ステムでは、中央処理装置３０゜４０の間のデータ転送
とその制御を同期化損失無しで動作させるため、共通ク
ロックを発生する共通クロック発振器８０が備えられて
いる。これは、例えば、中央処理装置３０．４０．５０
．６０の間を接続する筐体内に置かれ、各々の中央処理
装置に対して等距離の位置に配置される。各々の中央処
理装置３０、４０の内部ユニット８３ｂ　、　８３ｃ　
、　８４ｂ　、　８４ｃへのクロックパルスの分配は、
パルス分配器８３ａ。

８４ａより行う。パルス分配器８３ａ、８４ａは、デー
タ転送を行う２つの中央処理装置３０．４０の動作の間
を同期化させるために、共通クロックを発生させる共通
クロック発振器８０を選択するか、あるいは各中央処理
装置で個有のクロック発振器８３．８４を選択するかの
制御を行う。データ転送命令の処理を行う場合に、共通
クロックを用いて２つの中央処理装置３０および４０を
同一のクロックでマシンサイクルを規定して動作をさせ
ることにより、中央処理装置３０および４０の間のデー
タ転送とその制御が同期化損失無しで動作させられる。

なお、第７図においては、マルチプロセッサシステムを
構成する中央処理装置５０および６０のクロック供給系
については、特に図示していないが、これは、中央処理
装置３０および４０と同様である。共通クロックを用い
ることにより、各々の中央処理装置の間のデータ転送と
その制御が同期化損失無しで動作させられる。

このように、４台の中央処理装置より構成されるマルチ
プロセッサシステムを例にして、クロック供給系を説明
したが、２台の中央処理装置でシステムが構成されるマ
ルチプロセッサシステムにおいても同様なクロック供給
系の制御が行われる。

第８図は、マルチプロセッサシステムのデータ転送にお
ける共通クロック供給系の構成の他の例を説明する図で
ある。第８図は、２台の中央処理装置で構成されるマル
チプロセッサシステムのデ−タ転送における共通クロッ
ク供給系の構成例である。第８図を参照して、この場合
のマルチプロセッサシステムに設けられるクロック供給
系の構成を説明する。この例では、マルチプロセッサシ
ステムに対するクロックを供給するクロック供給装置９
０が設けられる。クロック供給装置９０における共通ク
ロック発振器９１は、第１の処理系（ＣＰＵ＃０）の中
央処理装置１０および第２の処理系（ＣＰＵ＃１）の中
央処理装置２０が同時に動作するデータ転送等のシステ
ム共通動作のマシンサイクルを規定する。

クロック供給装置９０は、中央処理装置１０および中央
処理装置２０から構成されるマルチプロセッサシステム
に対してクロックを供給するため、システムに共通のク
ロックを供給する共通クロック発振器９１と、各中央処
理装置１０．２０に対応して設けられる独立のクロック
を供給するクロック発振器９２、９３と、パルス分配器
９４．９５とから構成されている。各中央処理装置１０
．２０は、それぞれに対応して設けられているクロック
発振器９２．９３からのクロックが供給されて非同期で
動作する。

すなわち、各中央処理装置１０．２０は、第８図に示す
ように、クロック供給装置９０から、それぞれクロック
発振器９２．９３または共通クロック発振器９１からマ
シンサイクルを規定するクロックパルスが供給されて動
作を行う。中央処理装置１０と２０の間で、データ転送
命令の実行によりデータ転送を行う場合、各中央処理装
置１０．２０に対応するそれぞれのクロック発振器９２
．９３からのクロックによる非同期方式でも動作しうる
が、同期化処理のために余計な処理が入ってくる。この
ため、このマルチプロセッサシステムにおいては、中央
処理装置１０と２０の間のデータ転送とその制御を同期
化損失無しで動作させるため、共通クロック発振器９１
からのクロックを用いて、データ転送の制御を行う。各
中央処理装置１０．２０へのクロックパルスの分配は、
パルス分配器９４．９５より行う。パルス分配器９４．
９５は中央処理装置１０．２０の動作の間を同期化させ
るために、共通クロック発振器９１を選択するか、ある
いは各中央処理装置に対応するクロツク発振器９２．９
３を選択するかの制御を行う。データ転送命令の処理を
行う場合に、共通クロック発振器９１からの共通クロッ
クを用いて中央処理装置１０と２０の動作をさせること
により、中央処理装置１０と２０の間のデータ転送とそ
の制御が同期化損失無しで動作させられる。

このように、本実施例のマルチプロセッサシステムによ
れば、システムを構成する各々の中央処理装置から任意
の拡張記憶装置の直接的なアクセスが可能となり、シス
テム内で拡張記憶を共有できるシステムとできるので、
次のような利点がある。すなわち、 （１）従来、疎結合のマルチプロセッサシステムにおい
て、ディスク装置などの入出力処理装置を介して外部記
録装置に格納していたデータベースを、共有化された拡
張記憶装置に格納することにより、アクセス速度の飛躍
的向上が期待できる。

これにより、システムのスループット、レスポンスタイ
ムの向上が期待できる。また、同期命令で拡張記憶をア
クセスすれば、入出力命令を発行して、拡張記憶をアク
セスする場合と比べて、プログラムステップを飛躍的に
減少させることができ、また、この場合、入出力割込み
が発生しないので、そのための処理ステップも要しない
。このため、このプログラムステップの減少効果による
システムのスループット、レスポンスタイムの向上が期
待できる。

（２）ホットスタンバイ系の障害回復用の情報は、従来
、疎結合タイプのマルチプロセッサシステムとして、複
数の中央処理装置間で共有するディスク装置などに格納
されているが、この障害回復用情報を共有化した拡張記
憶に格納することにより、１台の中央処理装置で障害が
発生し、他の中央処理装置で処理を引き継ぐ場合、障害
回復用の情報（引き継ぎ情報）が拡張記憶にあるので、
ディスク装置にある場合より、高速に引き継ぎ処理を実
行することができる。

（３）密結合タイプの主記憶を共有するマルチプロセッ
サにおいては、命令処理装置をふやした場合、主記憶に
おける共有資源の競合が生じ、命令処理装置をふやした
割には、システムの処理能力が向上していないが、この
場合、本発明の共有化した拡張記憶システムの概念を適
用することにより、システムのスループットを向上させ
ることができる。すなわち、主記憶をいくつかに分割し
、分割した各々の主記憶を各命令処理装置群に専有させ
て、各命令処理装置単位を構成し、各々の命令処理装置
単位の群の間で必要な情報交換を、拡張記憶を介して行
なうシステム構成とすることにより、システムのスルー
プットを向上させることができる。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明のマルチプロセッサシス
テムにおいては、各々の中央処理装置の間で大容量を拡
張記憶装置に格納して、データを共有することが可能と
なり、また、各々の中央処理装置は任意の拡張記憶装置
のデータのアクセスを容易に行えるので、マルチプロセ
ッサシステムの性能を向上させることが可能となる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例にかかるマルチプロセ
ッサシステムの要部の構成を示したブロック図、 第２ａ図および第２ｂ図は、主記憶装置と拡張記憶装置
との間のデータ転送命命の形式の一例を示す図、 第３図は、記憶制御装置を内部構成を中心に、第１の処
理系の中央処理装置から第２の処理系の拡張記憶をアク
セスする論理処理部の要部の構成を示すブロック図、 第４ａ図、第４ｂ図、第４ｃ図、および第４ｄ図は、マ
ルチプロセッサシステムにおける主記憶装置と拡張記憶
装置との間の他のデータ転送命令の形式の一例を示す図
、 第５図は、拡張記憶相対アドレスから拡張記憶絶対アド
レスへのアドレス変換を行うアドレス変換機構を説明す
る図、 第６図は、本発明の他の実施例にかかるマルチプロセッ
サシステムの全体の構成を示したブロック図、 第７図は、本発明の一実施例にかかるマルチプロセッサ
システムのデータ転送における共通クロック供給系の構
成を説明する図、 第８図は、マルチプロセッサシステムのデータ転送にお
ける共通クロック供給系の構成の他の例を説明する図で
ある。 図中、１０．２０．３０．４０．５０．６０・・・中央
処理装置、１１、２１．３１．４１．５１．６１・・・
命令処理装置、１２．２２゜３３、４３．５３．６３・
・・記憶制御装置、１３．２３・・・主記憶装置、１４
．２４．３５．４５．５５．６５・・・拡張記憶装置、
１５、２５・・インタフェース制御部、１６．２６．３
２．４２゜５２、６２・・入出力処理装置、３４．４４
．５４．６４・・・主記憶装置、

Claims (1)

1. 【特許請求の範囲】 １、各々の中央処理装置が拡張記憶装置を備えるマルチ
   プロセッサシステムであって、一方の中央処理装置から
   他方の中央処理装置の拡張記憶装置をアクセスする手段
   を備えたことを特徴とするマルチプロセッサシステム。 ２、請求項１に記載のマルチプロセッサシステムにおい
   て、前記アクセス手段は、前記一方の中央処理装置が転
   送命令を実行したことにより起動されることを特徴とす
   るマルチプロセッサシステム。 ３、主記憶装置と、拡張記憶装置と、記憶制御装置を介
   して主記憶装置または拡張記憶装置をアクセスする命令
   処理装置と、他の中央処理装置との間の通信を行うイン
   タフェース制御部を含む記憶制御装置とを備えた中央処
   理装置の各々がインタフェース制御部を介して結合され
   たマルチプロセッサシステムであって、各中央処理装置
   の拡張記憶装置に対して予め設定された識別番号により
   、各拡張記憶装置を識別する手段と、各命令処理装置が
   発生した拡張記憶装置の識別番号により、当該拡張記憶
   装置をアクセスする手段とを備えることを特徴とするマ
   ルチプロセッサシステム。 ４、請求項３に記載のマルチプロセッサシステムにおい
   て、中央処理装置は、複数個が相互結合され、各中央処
   理装置が独立したオペレーティングシステムで動作し、
   各中央処理装置の記憶制御装置には、複数個の命令処理
   装置と、複数個の入出力処理装置が結合されることを特
   徴とするマルチプロセッサシステム。 ５、主記憶装置と、拡張記憶装置と、記憶制御装置を介
   して主記憶装置または拡張記憶装置をアクセスする命令
   処理装置と、記憶制御装置を介して主記憶装置または拡
   張記憶装置をアクセスする入出力処理装置と、他の中央
   処理装置との間の通信を行うインタフェース制御部を含
   む記憶制御装置とを備えた中央処理装置の各々がインタ
   フェース制御部を介して結合されたマルチプロセッサシ
   ステムであって、各中央処理装置の拡張記憶装置に対し
   て予め設定された識別番号により、各拡張記憶装置を識
   別する手段と、各命令処理装置または各入出力処理装置
   発生した拡張記憶装置の識別番号により、当該拡張記憶
   装置をアクセスする手段とを備えることを特徴とするマ
   ルチプロセッサシステム。 ６、請求項５に記載のマルチプロセッサシステムにおい
   て、中央処理装置は、複数個が相互結合され、各中央処
   理装置が独立したオペレーティングシステムで動作し、
   各中央処理装置の記憶制御装置には、複数個の命令処理
   装置と、複数個の入出力処理装置が結合されることを特
   徴とするマルチプロセッサシステム。 ７、請求項６に記載のマルチプロセッサシステムにおい
   て、中央処理装置の記憶制御装置に結合される複数個の
   命令処理装置と、複数個の入出力処理装置は、優先順位
   決定回路を介して記憶制御部に結合され、記憶制御部は
   優先順位により順次に１つの命令処理装置または入出力
   処理装置からのアクセス要求を処理を行うことを特徴と
   するマルチプロセッサシステム。 ８、請求項１に記載のマルチプロセッサシステムにおい
   て、更に、共通クロックを発生する共通クロック発生手
   段を備え、インタフェース制御部が、他の中央処理装置
   との間で通信を行い、拡張記憶装置に格納されたデータ
   のデータ転送を行う場合、共通クロックにより自己の中
   央処理装置と通信を行う他の中央処理装置を同一の時間
   系で動作させて、他の中央処理装置内の拡張記憶装置の
   データのアクセスを行い、中央処理装置の間のデータ転
   送を行う拡張記憶アクセス手段を備えることを特徴とす
   るマルチプロセッサシステム。 ９、請求項８に記載のマルチプロセッサシステムにおい
   て、共通クロック発生手段は、システムを構成する各々
   の中央処理装置に対して、等距離の位置に配置され、各
   中央処理装置の間でデータ転送を行う場合に、各中央処
   理装置に同一の共通クロックを供給することを特徴とす
   るマルチプロセッサシステム。 １０、主記憶装置、拡張記憶装置、記憶制御装置を介し
   て主記憶装置または拡張記憶装置をアクセスする命令処
   理装置、記憶制御装置を介して主記憶装置または拡張記
   憶装置をアクセスする入出力処理装置、および、他の中
   央処理装置との間の通信を行うインタフェース制御部を
   含む記憶制御装置が各中央処理装置に備えられ、記憶制
   御装置のインタフェース制御部により複数個の中央処理
   装置が結合されたマルチプロセッサシステムであって、
   拡張記憶装置に格納されたデータを、各中央処理装置で
   独立して動作するオペレーティングシステムが、各々の
   中央処理装置に備えられる拡張記憶装置に対して設定さ
   れた識別番号により指定して、当該中央処理装置の拡張
   記憶装置をアクセスを行い、当該拡張記憶装置のデータ
   を各中央処理装置のオペレーティングシステムから共通
   に直接的に利用可能とすることを特徴とするマルチプロ
   セッサシステム。 １１、請求項１０に記載のマルチプロセッサシステムに
   おいて、中央処理装置が、他の中央処理装置の拡張記憶
   装置に対して、識別番号を指定してアクセスを行い、ア
   クセスする中央処理装置と当該拡張記憶装置との間での
   データ転送を行う場合、インタフェース制御部をシステ
   ムで単一の共通クロックによりデータ転送制御を行うこ
   とを特徴とするマルチプロセッサシステム。 １２、請求項１１に記載のマルチプロセッサシステムに
   おいて、インタフェース制御部を介してデータ転送を行
   う場合、インタフェース制御部は共通クロックを用いて
   、自己の中央処理装置と通信を行う他の中央処理装置を
   同一の時間系で動作させ、一連のデータ転送動作を行う
   ことを特徴とするマルチプロセッサシステム。 １３、請求項２に記載のマルチプロセッサシステムにお
   いて、前記転送命令は転送すべきデータを保持するファ
   イルを指定するファイル識別番号を含み、前記一方の中
   央処理装置が該ファイル識別番号を拡張記憶装置に対し
   て予めて設定された識別番号に変換する手段を含むこと
   を特徴とするマルチプロセッサシステム。