JP4715219B2 - 共有メモリ装置 - Google Patents
共有メモリ装置 Download PDFInfo
- Publication number
- JP4715219B2 JP4715219B2 JP2005034445A JP2005034445A JP4715219B2 JP 4715219 B2 JP4715219 B2 JP 4715219B2 JP 2005034445 A JP2005034445 A JP 2005034445A JP 2005034445 A JP2005034445 A JP 2005034445A JP 4715219 B2 JP4715219 B2 JP 4715219B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- command
- macro
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
本発明は、プロセッサを含む複数のメモリシステムを混載し、各システムのメモリを共有する共有メモリ装置に関するものである。
複数のメモリシステムを混載するシステムにおいて、並列処理を重視したアーキテクチャを採用すると、たとえば図１７に示すような構成となる。
図１７の構成においては、ロジック回路（プロセッサ）１−１〜１−４とメモリマクロ２−１〜２−４は並列処理を優先するため、１対１で接続される。
図１７の構成において、ロジック回路１とメモリマクロ２は並列処理を優先するため1対1で接続されるが、ロジック回路１は隣接しているロジックのデータを参照するためには、上位装置を介したパスを使う必要がある。
図１７の構成においては、ロジック回路（プロセッサ）１−１〜１−４とメモリマクロ２−１〜２−４は並列処理を優先するため、１対１で接続される。
図１７の構成において、ロジック回路１とメモリマクロ２は並列処理を優先するため1対1で接続されるが、ロジック回路１は隣接しているロジックのデータを参照するためには、上位装置を介したパスを使う必要がある。
そこで、ロジック回路１から直接、隣接メモリまでの接続を、一般的に、図１８に示すように、クロスバー（Ｘｂａｒ）３で行う構成が採用される。
図１７の構成においては、上述したように、ロジック回路１とメモリマクロ２は並列処理を優先するため1対1で接続されるが、ロジック回路１は隣接しているロジック回路１のデータを参照するためには、上位装置を介したパスを使う必要があるため、実際のアクセスを実現するのは困難である。
また、図１８の構成においては、上位装置を介することなく、ロジック回路１は隣接しているロジック回路１のデータを参照することが可能であるが、ロジック回路１からメモリ２までの配線が非常に複雑となり、面積増加と長距離配線による性能低下を招くという不利益がある。
また、図１８のクロスバー３を用いた構成では、システムのスケーラビリティーの拡張性を上げることが難しくなる。
また、図１８のクロスバー３を用いた構成では、システムのスケーラビリティーの拡張性を上げることが難しくなる。
本発明の目的は、メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、システムのスケーラビリティーの拡張性を上げることが可能な共有メモリ装置を提供することにある。
上記目的を達成するため、本発明の第１の観点の共有メモリ装置は、メモリマクロと、プロセッサと、メモリマクロのアクセスを制御するメモリコントロールユニットとを含むメモリシステムを複数有し、上記各メモリシステムのメモリコントロールユニットは、プロセッサとメモリマクロ間の情報の授受、並びに、異なるメモリシステムのメモリコントロールユニットとの情報の授受を行い、上記各メモリシステムのメモリマクロは、データ転送が可能なメモリインタフェースを有し、異なるメモリシステムのメモリマクロのメモリインタフェース同士が接続され、上記メモリコントロールユニットは、自メモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると、入力コマンドを解読し、コマンドに応じた当該メモリマクロに対するアクセスにおいて、受けたコマンドおよびアドレスと実行中のコマンドおよびアドレスとの時間の差分から受けたコマンドおよびアドレスによる上記メモリマクロへのアクセスタイミングを生成し、当該タイミングをもってコマンドおよびアドレスを当該メモリマクロに転送し、他のメモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると異なるメモリシステムのメモリコントロールユニットに転送する。
好適には、上記メモリコントロールユニットは、供給されるマクロデータに関するコマンドおよびアドレスを保持するコマンドレジスタと、供給されるマクロデータを保持し、当該マクロデータに関するコマンドが何ステップかをカウントするステップレジスタと、上記コマンドレジスタの保持データと実行中のコマンドとから次に発行されるコマンドと実行中のコマンドとに何クロック差あり、次のコマンドを何クロック目に発行すべきかをスケジューリングするリファレンステーブルと、上記リファレンステーブルによる発行タイミングと実行中のコマンドの時間差分をとる減算器と、を含む。
好適には、上記メモリインタフェースは、自メモリシステムの上記プロセッサ、または／および異なるメモリシステムのメモリマクロのメモリインタフェースから転送されたコマンドおよびアドレスを受けて、入力したコマンドおよびアドレスに対応したパスが自メモリシステムにあるか否かの判別結果に応じてデータパスを選択して、アクセスにかかわるデータを自メモリシステムのメモリマクロ、メモリコントロールユニット、または異なるメモリシステムのメモリインタフェースに転送する。
好適には、上記複数のメモリマクロにおけるメモリインタフェースのうち、他のメモリマクロと接続関係にない入出力部が外部のメモリと接続されている。
好適には、アクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストする。
本発明の第２の観点の共有メモリ装置は、メモリマクロと、プロセッサと、メモリマクロのアクセスを制御するメモリコントロールユニットとを含むメモリシステムを複数有し、上記各メモリシステムのメモリコントロールユニットは、プロセッサとメモリマクロ間の情報の授受、並びに、異なるメモリシステムのメモリコントロールユニットとの情報の授受を行い、上記各メモリシステムのメモリマクロは、データ転送が可能なメモリインタフェースを有する複数のポートを備え、異なるメモリシステムのメモリマクロの対応するポート同士が接続され、上記メモリコントロールユニットは、自メモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると、入力コマンドを解読し、コマンドに応じた当該メモリマクロに対するアクセスにおいて、受けたコマンドおよびアドレスと実行中のコマンドおよびアドレスとの時間の差分から受けたコマンドおよびアドレスによる上記メモリマクロへのアクセスタイミングを生成し、当該タイミングをもってコマンドおよびアドレスを当該メモリマクロに転送し、他のメモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると異なるメモリシステムのメモリコントロールユニットに転送する。
本発明の第３の観点の共有メモリ装置は、複数のバンクを含むメモリマクロと、プロセッサと、メモリマクロのアクセスを制御するメモリコントロールユニットとを含むメモリシステムを複数有し、上記各メモリシステムのメモリコントロールユニットは、プロセッサとメモリマクロ間の情報の授受、並びに、異なるメモリシステムのメモリコントロールユニットとの情報の授受を行い、上記各メモリシステムのメモリマクロの各バンクは、データ転送が可能なメモリインタフェースを有し、異なるメモリシステムのメモリマクロに対応する各バンクのメモリインタフェース同士が接続され、上記メモリコントロールユニットは、自メモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると、入力コマンドを解読し、コマンドに応じた当該メモリマクロに対するアクセスにおいて、受けたコマンドおよびアドレスと実行中のコマンドおよびアドレスとの時間の差分から受けたコマンドおよびアドレスによる上記メモリマクロへのアクセスタイミングを生成し、当該タイミングをもってコマンドおよびアドレスを当該メモリマクロに転送し、他のメモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると異なるメモリシステムのメモリコントロールユニットに転送する。
本発明によれば、各メモリシステムのメモリマクロにデータ転送可能なメモリインタフェースを通して、メモリマクロ間でデータ転送が行われる。
また、たとえばアクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストされる。
また、たとえばアクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストされる。
本発明によれば、メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、システムのスケーラビリティーの拡張性を上げることができる利点がある。
また、本発明によれば、プロセッサは直近のローカルマクロにデータをアクセスすることが可能となり、その結果、無駄なデータ転送を軽減することができるようになり、システムバスの負荷を軽減することもでき、処理能力の向上を図れる利点がある。
また、本発明によれば、プロセッサは直近のローカルマクロにデータをアクセスすることが可能となり、その結果、無駄なデータ転送を軽減することができるようになり、システムバスの負荷を軽減することもでき、処理能力の向上を図れる利点がある。
以下、本発明の実施形態を、図面に関連付けて説明する。
＜第１実施形態＞
図１は、本発明に係る共有メモリ装置の第１の実施形態を示すシステム構成図である。
図１は、本発明に係る共有メモリ装置の第１の実施形態を示すシステム構成図である。
本共有メモリ装置１０は、複数のメモリシステム１１−１〜１１−ｎを混載し、各メモリシステム１１−１〜１１−ｎ間でアクセスが可能で、並列処理を重視したマルチプロセッサ構造のアーキテクチャを採用している。
各メモリシステム１１−１〜１１−ｎは、基本的に、データを記憶するたとえばＤＲＡＭやＳＲＡＭ等のメモリマクロ(Memory Macro: MM)１２、メモリマクロ１２のアクセスを行って所定のデータ処理を行うプロセッサ(Processor: PRC)１３、並びに、自ステージのプロセッサ１２とメモリマクロ１１間の情報（データ、並びに、コマンドおよびアドレス）の授受を行い、かつ、異なるメモリシステムのメモリコントロールユニットとの情報（コマンドおよびアドレスのみ）の授受を行うメモリコントロールユニット(Memory Control Unit: MCU)１４を含んで構成されている。
そして、本実施形態におけるメモリマクロ１２は、データ転送が可能なメモリインタフェース(Memory Interface: MIF)１５を備えており、異なるメモリシステム（本実施形態においては隣接するメモリシステム）のメモリマクロのメモリインタフェース同士が接続されている。
なお、図１は概念的な図であり、メモリマクロ１２におけるメモリインタフェース１５の配置位置は、実装する場合には図１とは異なる。
そして、本実施形態におけるメモリマクロ１２は、データ転送が可能なメモリインタフェース(Memory Interface: MIF)１５を備えており、異なるメモリシステム（本実施形態においては隣接するメモリシステム）のメモリマクロのメモリインタフェース同士が接続されている。
なお、図１は概念的な図であり、メモリマクロ１２におけるメモリインタフェース１５の配置位置は、実装する場合には図１とは異なる。
具体的には、メモリシステム１１−１は、メモリマクロ１２−１、プロセッサ１３−１、およびメモリコントロールユニット１４−１を有する。
メモリシステム１１−２は、メモリマクロ１２−２、プロセッサ１３−２、およびメモリコントロールユニット１４−２を有する。
同様にして、メモリシステム１１−ｎは、メモリマクロ１２−ｎ、プロセッサ１３−ｎ、およびメモリコントロールユニット１４−ｎを有する。
メモリシステム１１−２は、メモリマクロ１２−２、プロセッサ１３−２、およびメモリコントロールユニット１４−２を有する。
同様にして、メモリシステム１１−ｎは、メモリマクロ１２−ｎ、プロセッサ１３−ｎ、およびメモリコントロールユニット１４−ｎを有する。
そして、メモリシステム１１−１のメモリマクロ１２−１のメモリインタフェース１５−１が、隣接するメモリシステム１１−２のメモリマクロ１２−２のメモリインタフェース１５−２に接続されている。
メモリシステム１１−２のメモリマクロ１２−２のメモリインタフェース１５−２が、隣接する図示しないメモリシステム（１１−３）のメモリマクロ（１２−３）のメモリインタフェース（１５−３）に接続されている。
同様にして、メモリシステム１１−ｎのメモリインタフェース１５−ｎが、隣接する図示しないメモリシステム（１１−n-1）メモリマクロ（１２−n-1）のメモリインタフェース（１５−n-1）に接続されている。
メモリシステム１１−２のメモリマクロ１２−２のメモリインタフェース１５−２が、隣接する図示しないメモリシステム（１１−３）のメモリマクロ（１２−３）のメモリインタフェース（１５−３）に接続されている。
同様にして、メモリシステム１１−ｎのメモリインタフェース１５−ｎが、隣接する図示しないメモリシステム（１１−n-1）メモリマクロ（１２−n-1）のメモリインタフェース（１５−n-1）に接続されている。
以上のように、本第１の実施形態の共有メモリ装置１０においては、各メモリシステムのメモリマクロにデータ転送可能なメモリインタフェースを設けて、メモリマクロ間でデータ転送可能に構成されている。また、本第１の実施形態においては、アクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストするように構成されている。
以下、メモリコントロールユニット１４（−１〜−ｎ）、およびメモリマクロ１２（−１〜−ｎ）のメモリインタフェース１５（−１〜−ｎ）の具体的な構成および機能について説明する。
以下、メモリコントロールユニット１４（−１〜−ｎ）、およびメモリマクロ１２（−１〜−ｎ）のメモリインタフェース１５（−１〜−ｎ）の具体的な構成および機能について説明する。
まず、各メモリシステムのメモリコントロールユニット１４について説明する。なお、各メモリシステムのメモリコントロールユニットは同様の構成を有する。
図２は、本発明に係るメモリコントロールユニットの一例を示す構成図である。
図２のメモリコントロールユニット１４は、コマンドＦＩＦＯ(Command First In First Out: CMD FIFO)１４１、ライトレイテンシィカウンタ(Write Latency Counter: WLC)１４２、メモリアクセスマネージメントユニット(Memory Access Management Unit: MAMU)１４３、ラッチ１４４〜１４６、およびＡＮＤゲート１４７を有する。
コマンドＦＩＦＯ１４１は、自メモリシステム１１のプロセッサ１３により発行されるコマンドおよびアドレスを格納し、ＭＡＭＵ１４３によるＦＩＦＯリード信号ＦＩＦＯ−ＲＤを受けて格納したコマンドおよびアドレス(C/AあるいはCMD/ADDR)をラッチ１４５に出力する。
また、コマンドＦＩＦＯ１４１は、レディ状態時はＦＩＦＯレディ(FIFO Ready)信号ＦＩＦＯ−ＲＤＹをプロセッサ１３に出力し、現在のステートを示すＦＩＦＯステート信号ＦＩＦＯ−ＳＴをＭＡＭＵ１４３に出力する。
また、コマンドＦＩＦＯ１４１は、レディ状態時はＦＩＦＯレディ(FIFO Ready)信号ＦＩＦＯ−ＲＤＹをプロセッサ１３に出力し、現在のステートを示すＦＩＦＯステート信号ＦＩＦＯ−ＳＴをＭＡＭＵ１４３に出力する。
ライトレイテンシィカウンタ１４２は、自システムのメモリマクロ１２に対するライトコマンドが発行された場合に、ＭＡＭＵ１４３からライトイネーブル(Write Enable)信号ＷＲ−ＥＮＢＬを受けて書き込みのレイテンシィを考慮して所定数カウントし、データ入力がレディ状態となったことを示すデータインレディ信号ＤＩ−ＲＤＹをプロセッサ１３に出力する。
このデータインレディ(Data In Ready)信号ＤＩ−ＲＤＹを受けたプロセッサ１３は、ライトデータを発行し、このライトデータ(Data In: DT IN)は一旦ラッチ１４６にラッチされてメモリマクロ１２に供給される。
このデータインレディ(Data In Ready)信号ＤＩ−ＲＤＹを受けたプロセッサ１３は、ライトデータを発行し、このライトデータ(Data In: DT IN)は一旦ラッチ１４６にラッチされてメモリマクロ１２に供給される。
ＭＡＭＵ１４３は、自メモリシステム１１のメモリマクロ１２に対するコマンドおよびアドレス（ＣＭＤ／ＡＤＤＲ）およびその有効信号（バリッド信号）ＬＤを受けると、入力コマンドを解読し、コマンドに応じた、ライト、リード動作等に応じたメモリマクロ１２に対するアクセスにおいて、衝突が起こらないアクセスタイミングを生成し、このタイミングをもってコマンドおよびアドレスをメモリマクロ１２に転送するようにＦＩＦＯリード信号ＦＩＦＯ−ＲＤをコマンドＦＩＦＯ１４１、およびラッチ１４５に出力する。
ＭＡＭＵ１４３は、有効と判断したコマンドがライトコマンドの場合には、ライトイネーブル信号ＷＲ−ＥＮＢＬをライトレイテンシィカウンタ１４２に出力する。
ＭＡＭＵ１４３は、有効と判断したコマンドがライトコマンドの場合には、ライトイネーブル信号ＷＲ−ＥＮＢＬをライトレイテンシィカウンタ１４２に出力する。
図３は、本発明に係るメモリコントロールユニットにおけるＭＡＭＵ（メモリアクセスマネージメントユニット）の構成例を示す図である。
図４は、図３におけるレディチェックブロックの構成例を示す図である。
図４は、図３におけるレディチェックブロックの構成例を示す図である。
ＭＡＭＵ１４３は、図３に示すように、基本的に、メモリシステムの数ｎ（図３ではｎ＝４）に応じたレディチェックブロック(Ready Check Block: RCB)１４３１−０〜１４３１−３、セレクタ１４３２、ダウンカウンタ(Down Counter: DCNT)１４３３、およびＭＡＭＵステートマシーン(State Machine: SMCN)１４３４を有する。
各ＲＣＢ１４３１（−０〜−３）は、図３および図４に示すように、自メモリシステム１１のメモリマクロ１２にアクセスしているコマンドおよびアドレス（ＣＭＤ／ＡＤＤＲ）の数（図３および図４の例では４）に相当するユニットＵＮＴ０〜ＵＮＴ３、デコーダ１４３１１、およびＡＮＤゲート１４３１２を有する。
ＲＣＢ１４３１（−０〜−３）は、各メモリシステム１１−１〜１１−ｎのメモリマクロ１２−１〜１２−ｎ（本実施形態ではｎ＝４）に対応して設けられており、図４に示すように、それぞれ対応するマクロデータ（ユニット番号（Ｕｎｉｔ−Ｎｏ）、並びに、アドレスおよびコマンド（ＡＤＤＲ／ＣＭＤ））Ｍａｃ？ Ｄｉ（＝３，２，１，０）、マクロ有効信号Ｍａｃ？ ｌｄｉ、レディ信号ＲＤＹｉ、および実行中のコマンドｉＣＭＤが供給される。
ＲＣＢ１４３１（−０〜−３）は、各メモリシステム１１−１〜１１−ｎのメモリマクロ１２−１〜１２−ｎ（本実施形態ではｎ＝４）に対応して設けられており、図４に示すように、それぞれ対応するマクロデータ（ユニット番号（Ｕｎｉｔ−Ｎｏ）、並びに、アドレスおよびコマンド（ＡＤＤＲ／ＣＭＤ））Ｍａｃ？ Ｄｉ（＝３，２，１，０）、マクロ有効信号Ｍａｃ？ ｌｄｉ、レディ信号ＲＤＹｉ、および実行中のコマンドｉＣＭＤが供給される。
デコーダ１４３１１は、マクロデータＭａｃ？ Ｄｉを受けてユニット番号をデコードし、デコード結果に従って対応するユニットＵＮＴにたとえばハイレベルのユニットイネーブル信号ＵＥ０〜３を出力する。
ＡＮＤゲート１４３１２は、マクロ有効信号Ｍａｃ？ ｌｄｉおよびレディ信号ＲＤＹｉの論理積をとり、両入力信号がハイレベルのときハイレベルの信号Ｓ１４３１２を各ユニットＵＮＴ０〜ＵＮＴ３に出力する。
各ユニットＵＮＴ０〜３は、同様の構成を有し、それぞれＡＮＤゲート１４３１３、コマンドレジスタ（ＣＭＤｒｅｇ）１４３１４、ステップカウンタ（ＳＴＥＰｃｏｕｎｔ）１４３１５、リファレンステーブル(Reference Table)１４３１６、および減算器（Ｓｕｂ）１４３１７を含んで構成されている。
ＡＮＤゲート１４３１３は、ＡＮＤゲート１４３１２の出力信号Ｓ１４３１２とデコーダ１４３１１によるユニットイネーブル信号ＵＥ（０〜３）の論理積をとり、両信号がハイレベルのときハイレベルのイネーブル信号ＳＥＮをコマンドレジスタ１４３１４およびステップカウンタ１４３１５に出力する。
コマンドレジスタ１４３１４は、イネーブル端子ＥＮにＡＮＤゲート１４３１３によるハイレベルのイネーブル信号ＳＥＮを受けてイネーブル状態となり、データ端子Ｄａｔａに供給されるマクロデータＭａｃ？ Ｄｉのアドレスおよびコマンド情報（ＡＤＤＲ／ＣＭＤ）を取り込み保持し、保持データをリファレンステーブル１４３１６に出力する。
ステップレジスタ１４３１５は、ロード端子ＬＤにＡＮＤゲート１４３１３によるハイレベルのイネーブル信号ＳＥＮを受けてイネーブル状態となり、データ端子Ｄａｔａに供給されるマクロデータＭａｃ？ Ｄｉを取り込み保持し、コマンドが何ステップかをカウントし、その結果を減算器１４３１７に出力する。
リファレンステーブル１４３１６は、コマンドレジスタ１４３１４の保持データと実行中のコマンドｉＣＭＤとを入力して、次に発行されるコマンドと今実行しているコマンドとに何クロック差があり、次のコマンドを何クロック目に発行すべきかをスケジューリングし、その結果である発行タイミングを減算器１４３１７に出力する。
減算器１４３１７は、リファレンステーブル１４３１６による発行タイミングとコマンドｉＣＭＤを入力して、発行タイミングと実行中のコマンド（およびアドレス）の実行中時間の差分をとり、その結果を図３のセレクタ１４３２に出力する。
図３のセレクタ１４３２は、各ＲＣＢ１４３１（−０〜−３）の複数（本実施形態では４）のユニットＵＮＴの減算器１４３１７の出力値のうち、最大値を選択してダウンカウンタ１４３３に出力する。
ダウンカウンタ１４３３は、ステートマシーン１４３４によりイネーブル状態に制御され、ロード端子ｌｄへのロード信号によりセレクタ１４３２の出力をロードしてゼロになるまでダウンカウントしてゼロになるとその旨を信号Ｓ１４３３としてステートマシーン１４３４に出力する。
ステートマシーン１４３４は、ＭＡＭＵ１４３のステートを管理し、ダウンカウンタ１４３３により信号Ｓ１４３３を受けると、自メモリシステム１１のレディ信号ＲＤＹ ｉ（図３の例ではメモリシステム１１−１のレディ信号ＲＤＹ ０）を出力し、また、ＦＩＦＯ リード信号ＦＩＦＯ−ＲＤをコマンドＦＩＦＯ１４１に出力する。
なお、図３の例では、メモリシステム１１−１のＭＡＭＵを想定しており、この場合ＲＣＢ１４３１−０からマクロデータＭａｃ０ Ｄ、マクロ有効信号Ｍａｃ０ ｌｄ０が出力される。
ここで、上記構成を有するＭＡＭＵ１４３、およびＲＣＢ１４３１のおける動作の概要を、図５および図６に関連付けて説明する。
図５は、本実施形態におけるＭＡＭＵの動作を説明するためのフローチャートである。また、図６は、本実施形態におけるＲＣＢの動作を説明するためのフローチャートである。
図５は、本実施形態におけるＭＡＭＵの動作を説明するためのフローチャートである。また、図６は、本実施形態におけるＲＣＢの動作を説明するためのフローチャートである。
ＭＡＭＵ１４３においては、まず、プロセッサ１３により発行されたコマンド／アドレス（ｉＣ／Ａ）を入力するか否かの判別を行う（ＳＴ１）。
ステップＳＴ１において、プロセッサ１３により発行されたコマンド／アドレス（ｉＣ／Ａ）を入力すると、ＲＣＢ１４３１の処理に移行する（ＳＴ２）。
ステップＳＴ１において、プロセッサ１３により発行されたコマンド／アドレス（ｉＣ／Ａ）を入力すると、ＲＣＢ１４３１の処理に移行する（ＳＴ２）。
ＲＣＢ１４３１においては、まず、ステップＳＴ２１でコマンド／アドレス（Ｃ／Ａ）のリフレッシュがあるか否かの判別を行う。
ステップＳＴ２１において、リフレッシュがあると判別すると、コマンド／アドレス（Ｃ／Ａ）をリフレッシュし（ＳＴ２２）、ステップカウンタ１４３１５をリセットして（ＳＴ２３）、ステップＳＴ２４の処理に移行する。
また、ステップＳＴ２１において、リフレッシュがないと判別すると、ステップＳＴ２２，ＳＴ２３の処理を行うことなくステップＳＴ２４の処理に直接移行する。
ステップＳＴ２４において、リファレンステーブル１４３１６にプロセッサ１３により発行されたコマンド／アドレス（ｉＣ／Ａ）と実行中のコマンド／アドレス（ｒｅｆＣ／Ａ）をロードする。
そして、リファレンステーブル１４３１６によりコマンド／アドレス（Ｃ／Ａ）の発行タイミングを検出する（ＳＴ２５）。
次に、減算器１４３１７において、発行タイミングと実行中のコマンド／アドレス（ｒｅｆＣ／Ａ）の実行中時間の差分をとる（ＳＴ２６）。この処理は、メモリマクロ１２のアクセスタイムを得る処理である。このアクセスタイムが、セレクタ１４３２に入力される（ＳＴ２７）。
ステップＳＴ２１において、リフレッシュがあると判別すると、コマンド／アドレス（Ｃ／Ａ）をリフレッシュし（ＳＴ２２）、ステップカウンタ１４３１５をリセットして（ＳＴ２３）、ステップＳＴ２４の処理に移行する。
また、ステップＳＴ２１において、リフレッシュがないと判別すると、ステップＳＴ２２，ＳＴ２３の処理を行うことなくステップＳＴ２４の処理に直接移行する。
ステップＳＴ２４において、リファレンステーブル１４３１６にプロセッサ１３により発行されたコマンド／アドレス（ｉＣ／Ａ）と実行中のコマンド／アドレス（ｒｅｆＣ／Ａ）をロードする。
そして、リファレンステーブル１４３１６によりコマンド／アドレス（Ｃ／Ａ）の発行タイミングを検出する（ＳＴ２５）。
次に、減算器１４３１７において、発行タイミングと実行中のコマンド／アドレス（ｒｅｆＣ／Ａ）の実行中時間の差分をとる（ＳＴ２６）。この処理は、メモリマクロ１２のアクセスタイムを得る処理である。このアクセスタイムが、セレクタ１４３２に入力される（ＳＴ２７）。
ＭＡＭＵ１４３のセレクタ１４３２において、ＲＣＢ１４３１の出力から最大のカウントする時間をセレクトする（ＳＴ３）。
そして、セレクトされた最大のアクセス時間をダウンカウンタ１４３３にセットする（ＳＴ４）。
ダウンカウンタ１４３３においては、カウント値がゼロ（０）になるまでダウンとカウントし、ゼロになると（ＳＴ５）、ステートマシーン１４３４において自メモリシステム１１のレディ信号ＲＤＹ ｉを出力し、かつ、ＦＩＦＯリード信号ＦＩＦＯ−ＲＤをコマンドＦＩＦＯ１４１に出力することにより、メモリマクロ１２のアクセスを行う（ＳＴ６）。
そして、セレクトされた最大のアクセス時間をダウンカウンタ１４３３にセットする（ＳＴ４）。
ダウンカウンタ１４３３においては、カウント値がゼロ（０）になるまでダウンとカウントし、ゼロになると（ＳＴ５）、ステートマシーン１４３４において自メモリシステム１１のレディ信号ＲＤＹ ｉを出力し、かつ、ＦＩＦＯリード信号ＦＩＦＯ−ＲＤをコマンドＦＩＦＯ１４１に出力することにより、メモリマクロ１２のアクセスを行う（ＳＴ６）。
次に、メモリマクロ１２（−１〜−ｎ）のメモリインタフェース１５（−１〜−ｎ）の具体的な構成および機能について説明する。
図７は、本発明に係るメモリインタフェースの構成例を示す図である。
図７のメモリインタフェース１５は、コマンド／アドレスセレクタ（Ｃ／Ａ ＳＥＬ）１５１、データパスタイミングジェネレータ(Data Path Timing Generator: DPTG)１５２、メモリタイミングジェネレータ(Memory Timing Generator: MTG)１５３、およびデータパスセレクタ(Data Path Selector: DPS)１５４を含んで構成されている。
コマンド／アドレスセレクタ１５１は、図７に示すように、コマンド／アドレスパスセレクタ(Command Address Path Selector: CAPS)１５１１、およびコマンド／アドレスデコーダ(Command Address Decoder: CAD)１５１２を有する。
コマンド／アドレスパスセレクタ１５１１は、コマンドアドレスデコーダ１５１２によるイネーブル信号に基づいて、自メモリシステム１１のプロセッサ１３、右、または／および左側に隣接して配置されたメモリシステムのメモリマクロ１２のメモリインタフェース１５から転送されたコマンドおよびアドレスを、いずれの方向に出力するかを決定し、右または左側に配置されたメモリシステムのメモリインタフェース１５に転送する。
コマンド／アドレスデコーダ１５１２は、自メモリシステム１１のプロセッサ１３、右、または／および左側に隣接して配置されたメモリシステムのメモリマクロ１２のメモリインタフェース１５から転送されたコマンドおよびアドレスを受けて、入力したコマンドおよびアドレスに対応したパスが自メモリシステム１１にあるか否かを判別し、その結果をデータパスタイミングジェネレータ１５２、およびメモリタイミングジェネレータ１５３に報知する。
データパスタイミングジェネレータ１５２は、コマンド／アドレスデコーダ１５１２により、入力したコマンドおよびアドレスに対応したパスがある旨を報知されると、自メモリシステム１１のプロセッサ１３、右または／および左側に隣接して配置されたメモリシステムのメモリマクロ１２のメモリインタフェース１５から転送されたデータを、自メモリシステムのメモリマクロ１２、あるいはプロセッサ１３、または左あるいは右側に配置されたメモリシステム１１のメモリマクロ１２のメモリインタフェース１５に転送すべきパスを選択し、パスするタイミングを制御する信号Ｓ１５２を生成し、信号Ｓ１５２をデータパスセレクタ１５４に出力する。
メモリタイミングジェネレータ１５３は、コマンド／アドレスデコーダ１５１２により、入力したコマンドおよびアドレスに対応したパスがある旨を報知されると、自メモリシステム１１のメモリマクロ１２にアクセスするタイミングを制御する信号Ｓ１５３を生成し、メモリマクロ１２に供給する。
データパスセレクタ１５４は、データパスタイミングジェネレータ１５２による信号Ｓ１５２を受けて、自メモリシステム１１のプロセッサ１３、右または／および左側に隣接して配置されたメモリシステムのメモリマクロ１２のメモリインタフェース１５から転送されたデータを、自メモリシステムのメモリマクロ１２、あるいはプロセッサ１３、または左あるいは右側に配置されたメモリシステム１１のメモリマクロ１２のメモリインタフェース１５に選択的に転送する。
図８は、本実施形態におけるデータパスセレクタの具体的な構成例を示す回路図である。
図８のデータパスセレクタ１５４は、第１ラッチ（ＬＴＣ１）１５４１、第２ラッチ（ＬＴＣ２）１５４２、第３ラッチ（ＬＴＣ３）１５４３、第４ラッチ（ＬＴＣ４）１５４４、第１セレクタ（ＳＥＬ１）１５４５、第２セクレタ（ＳＥＬ２）１５４６、第３セレクタ（ＳＥＬ３）１５４７、第４セレクタ（ＳＥＬ４）１５４８、ライト用冗長回路１５４９、ライトバッファ(Write Buffer: WR)１５５０、リードアンプ(Read Amplifier: RA)１５５１、およびリード用冗長回路１５５２を有する。
図８のデータパスセレクタ１５４は１ビット分の回路であり、たとえば２５６ビットに対応する場合には同様の回路が２５６個設けられる。
なお、図８においては、メモリマクロ１２のメモリ部はＤＲＡＭを想定しており、ＳＡ０〜ＳＡｍはセンスアンプを示している。また、ＢＬはビット線を示している。
図８のデータパスセレクタ１５４は１ビット分の回路であり、たとえば２５６ビットに対応する場合には同様の回路が２５６個設けられる。
なお、図８においては、メモリマクロ１２のメモリ部はＤＲＡＭを想定しており、ＳＡ０〜ＳＡｍはセンスアンプを示している。また、ＢＬはビット線を示している。
データパスセレクタ１５４において、第１〜第４セレクタ１５４５〜１５４８が選択すべきデータおよびパスは、データパスタイミングジェネレータ１５２による制御信号Ｓ１５２により制御される。
第１セレクタ１５４５は、自メモリシステム１１のプロセッサ１３により発行され、メモリコントロールユニット１４を介したグローバルライトデータＧＷＤ、左側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＬＤＴＩ、および右側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＲＤＴＩが供給され、制御信号Ｓ１５２の指示に従ったデータを選択して第１ラッチ１５４１に出力する。
第１ラッチ１５４１にラッチされたライトデータは、冗長回路１５４９を介してライトバッファ１５５０に供給され、センスアンプＳＡ０〜ＳＡｍに転送されて、アドレス指定されたメモリセルにデータが書き込まれる。
第１ラッチ１５４１にラッチされたライトデータは、冗長回路１５４９を介してライトバッファ１５５０に供給され、センスアンプＳＡ０〜ＳＡｍに転送されて、アドレス指定されたメモリセルにデータが書き込まれる。
第２セレクタ１５４６は、左側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＬＤＴＩ、および右側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＲＤＴＩが供給され、制御信号Ｓ１５２の指示に従ったいずれかのデータを選択して第２ラッチ１５４２に出力する。
第２ラッチ１５４２にラッチされたデータＬＴＤＩまたはＲＴＤＩは、第３セレクタ１５４７、および第４セレクタ１５４８に供給される。
第２ラッチ１５４２にラッチされたデータＬＴＤＩまたはＲＴＤＩは、第３セレクタ１５４７、および第４セレクタ１５４８に供給される。
第３ラッチ１５４３は、自メモリシステム１１のメモリマクロ１２のメモリ部から読み出されリードアンプ１５５１、冗長回路１５５２を介したリードデータをラッチする。第３ラッチ１５４３にラッチされたデータは第３セレクタ１５４７、および第４セレクタ１５４８に供給される。
第４ラッチ１５４４は、自メモリシステム１１のプロセッサ１３により発行され、メモリコントロールユニット１４を介したグローバルライトデータＧＷＤをラッチする。第４ラッチ１５４４にラッチされたデータは第３セレクタ１５４７に供給される。
第４ラッチ１５４４は、自メモリシステム１１のプロセッサ１３により発行され、メモリコントロールユニット１４を介したグローバルライトデータＧＷＤをラッチする。第４ラッチ１５４４にラッチされたデータは第３セレクタ１５４７に供給される。
第３セレクタ１５４７は、自メモリシステム１１で発行されたグローバルライトデータＧＷＤ、自メモリシステムのメモリ部から読み出したリードデータ、左側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＬＤＴＩ、または右側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＲＤＴＩのいずれかを選択し、左側のメモリシステムのメモリマクロのメモリインタフェースへのデータＬＴＤＯ、または右側のメモリシステムのメモリマクロのメモリインタフェースへのデータＲＴＤＯとして選択し、左側のメモリインタフェース、または右側のメモリインタフェースに転送する。
第４セレクタ１５４８は、後で説明する下位側バンクからのグローバルリードデータＧＲＤ、自メモリシステムのメモリ部から読み出したリードデータ、左側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＬＤＴＩ、または右側のメモリシステムのメモリマクロのメモリインタフェースから転送されたデータＲＤＴＩのいずれかを選択し、自メモリシステム１１のメモリコントロールユニット１４を通してプロセッサ１３に転送する。
図９は、以上の構成を有するメモリインタフェース１５を備えたメモリマクロ間の接続例を示す図である。
図９の例においては、メモリタイミングジェネレータ１５３はメモリマクロ１２のメモリ部に配置されている場合を示している。したがって、図９の各メモリインタフェース１５−ｉ，１５−i+1には図示していない。
図９の例においては、メモリタイミングジェネレータ１５３はメモリマクロ１２のメモリ部に配置されている場合を示している。したがって、図９の各メモリインタフェース１５−ｉ，１５−i+1には図示していない。
次に、図１の構成を有する共有メモリ装置１０の動作を説明する。
まず、たとえば、メモリシステム１１−１のプロセッサ１３−１が自システムのメモリマクロ１２−１の所望のアドレスのメモリセルにアクセスする場合について説明する。
この場合、プロセッサ１３−１において、ライトあるいはリードコマンド、およびアクセスすべきアドレスが発行され、メモリコントロールユニット１４−１に出力される。
メモリコントロールユニット１４−１においては、プロセッサ１３−１で発行された自メモリシステム１１−１のメモリマクロ１２−１に対するコマンドおよびアドレス（ＣＭＤ／ＡＤＲ）およびその有効信号（バリッド信号）ＬＤに基づいて、入力コマンドが解読され、コマンドに応じた、ライト、リード動作等に応じたメモリマクロ１２に対するアクセスにおいて、衝突が起こらないアクセスタイミングが生成される。そして、メモリコントロールユニット１４−１から生成したタイミングをもってコマンドおよびアドレスをメモリマクロ１２−１に転送するように制御されて、コマンドおよびアドレスがメモリマクロ１２−１のメモリインタフェース１５−１に出力される。
なお、メモリコントロールユニット１４−１においては、コマンドがライトあるいはリードであっても、プロセッサ１３−１により発行されたライトデータ、あるいはメモリマクロ１２−１から読み出され、あるいはメモリマクロ１２−１を通したリードデータは、基本的に素通りする形でメモリマクロ１２−１、あるいはプロセッサ１３−１に伝播される。
メモリコントロールユニット１４−１においては、プロセッサ１３−１で発行された自メモリシステム１１−１のメモリマクロ１２−１に対するコマンドおよびアドレス（ＣＭＤ／ＡＤＲ）およびその有効信号（バリッド信号）ＬＤに基づいて、入力コマンドが解読され、コマンドに応じた、ライト、リード動作等に応じたメモリマクロ１２に対するアクセスにおいて、衝突が起こらないアクセスタイミングが生成される。そして、メモリコントロールユニット１４−１から生成したタイミングをもってコマンドおよびアドレスをメモリマクロ１２−１に転送するように制御されて、コマンドおよびアドレスがメモリマクロ１２−１のメモリインタフェース１５−１に出力される。
なお、メモリコントロールユニット１４−１においては、コマンドがライトあるいはリードであっても、プロセッサ１３−１により発行されたライトデータ、あるいはメモリマクロ１２−１から読み出され、あるいはメモリマクロ１２−１を通したリードデータは、基本的に素通りする形でメモリマクロ１２−１、あるいはプロセッサ１３−１に伝播される。
メモリインタフェース１５−１においては、メモリコントロールユニット１４−１から転送されたコマンドおよびアドレスに基づいて、入力したコマンドおよびアドレスに対応したパスが自メモリシステム１１−１にあるか否かが判別される。この場合、自メモリシステム１１−１にパスがあるものと判別される。
そして、メモリインタフェース１５−１においては、判別結果に基づいて、自メモリシステム１１−１のプロセッサ１３−１により発行されたライトデータがメモリマクロ１２−１のメモリ部に転送されて所望のアドレスのメモリセルにデータが書き込まれる。
あるいは、自メモリシステム１１−１のメモリマクロ１２−１から読み出されたリードデータがメモリコントロールユニット１４−１を介してプロセッサ１３−１に転送される。
そして、メモリインタフェース１５−１においては、判別結果に基づいて、自メモリシステム１１−１のプロセッサ１３−１により発行されたライトデータがメモリマクロ１２−１のメモリ部に転送されて所望のアドレスのメモリセルにデータが書き込まれる。
あるいは、自メモリシステム１１−１のメモリマクロ１２−１から読み出されたリードデータがメモリコントロールユニット１４−１を介してプロセッサ１３−１に転送される。
次に、たとえば、メモリシステム１１−１のプロセッサ１３−１が右側に隣接するメモリシステム１１−２のメモリマクロ１２−２の所望のアドレスのメモリセルにアクセスする場合について説明する。
この場合、プロセッサ１３−１において、ライトあるいはリードコマンド、およびアクセスすべきアドレスが発行され、メモリコントロールユニット１４−１に出力される。
メモリコントロールユニット１４−１においては、自メモリシステム１１−１のメモリマクロ１２−１に対するコマンドおよびアドレスでないことから、プロセッサ１３−１により発行されたコマンドおよびアドレスは、隣接するメモリシステム１１−２のメモリコントロールユニット１４−２に転送される。
メモリコントロールユニット１４−１においては、自メモリシステム１１−１のメモリマクロ１２−１に対するコマンドおよびアドレスでないことから、プロセッサ１３−１により発行されたコマンドおよびアドレスは、隣接するメモリシステム１１−２のメモリコントロールユニット１４−２に転送される。
メモリコントロールユニット１４−２においては、プロセッサ１３−１で発行された自メモリシステム１１−２のメモリマクロ１２−２に対するコマンドおよびアドレス（ＣＭＤ／ＡＤＲ）およびその有効信号（バリッド信号）ＬＤに基づいて、入力コマンドが解読され、コマンドに応じた、ライト、リード動作等に応じたメモリマクロ１２に対するアクセスにおいて、衝突が起こらないアクセスタイミングが生成される。そして、メモリコントロールユニット１４−２から生成したタイミングをもってコマンドおよびアドレスをメモリマクロ１２−２に転送するように制御されて、コマンドおよびアドレスがメモリマクロ１２-２のメモリインタフェース１５−２に出力される。
なお、メモリコントロールユニット１４−１においては、コマンドがライトあるいはリードであっても、プロセッサ１３−１により発行されたライトデータ、あるいはメモリマクロ１２−２から読み出されメモリマクロ１２−１を通したリードデータは、基本的に素通りする形でメモリマクロ１２−１、あるいはプロセッサ１３−１に伝播される。
メモリインタフェース１５−１においては、メモリコントロールユニット１４-１から転送されたコマンドおよびアドレスを基づいて、入力したコマンドおよびアドレスに対応したパスが自メモリシステム１１−１にあるか否かが判別される。この場合、自メモリシステム１１−１にパスがないもと判別される。
その結果、メモリインタフェース１５−１においては、判別結果に基づいて、自メモリシステム１１−１のプロセッサ１３−１により発行されたライトデータが右側のメモリシステム１１−２のメモリマクロ１２−２のメモリインタフェース１５−２に転送される。
あるいは、隣接のメモリシステム１１−２のメモリマクロ１２−２から読み出され、メモリインタフェース１５−２から転送されてきたリードデータがメモリコントロールユニット１４−１を介してプロセッサ１３−１に転送される。
その結果、メモリインタフェース１５−１においては、判別結果に基づいて、自メモリシステム１１−１のプロセッサ１３−１により発行されたライトデータが右側のメモリシステム１１−２のメモリマクロ１２−２のメモリインタフェース１５−２に転送される。
あるいは、隣接のメモリシステム１１−２のメモリマクロ１２−２から読み出され、メモリインタフェース１５−２から転送されてきたリードデータがメモリコントロールユニット１４−１を介してプロセッサ１３−１に転送される。
メモリインタフェース１５−２においては、メモリコントロールユニット１４−２から転送されたコマンドおよびアドレスを基づいて、入力したコマンドおよびアドレスに対応したパスが自メモリシステム１１−２にあるか否かが判別される。この場合、自メモリシステム１１−２にパスがあるものと判別される。
そして、メモリインタフェース１５−２においては、判別結果に基づいて、隣接メモリシステム１１−１のプロセッサ１３−１により発行され、メモリインタフェース１５−１を介してメモリインタフェース１５−２に入力されたライトデータがメモリマクロ１２−２のメモリ部に転送されて所望のアドレスのメモリセルにデータが書き込まれる。
あるいは、メモリシステム１１−２のメモリマクロ１２−２から読み出されたリードデータがメモリインタフェース１５−２を介して隣接メモリシステム１１−１のメモリインタフェース１５−１に転送され、メモリコントロールユニット１４−１を介してプロセッサ１３−１に転送される。
そして、メモリインタフェース１５−２においては、判別結果に基づいて、隣接メモリシステム１１−１のプロセッサ１３−１により発行され、メモリインタフェース１５−１を介してメモリインタフェース１５−２に入力されたライトデータがメモリマクロ１２−２のメモリ部に転送されて所望のアドレスのメモリセルにデータが書き込まれる。
あるいは、メモリシステム１１−２のメモリマクロ１２−２から読み出されたリードデータがメモリインタフェース１５−２を介して隣接メモリシステム１１−１のメモリインタフェース１５−１に転送され、メモリコントロールユニット１４−１を介してプロセッサ１３−１に転送される。
以上説明したように、本第１の実施形態によれば、各メモリシステム１１−１〜１１−ｎは、データを記憶するたとえばＤＲＡＭやＳＲＡＭ等のメモリマクロ１２、メモリマクロ１２のアクセスを行って所定のデータ処理を行うプロセッサ１３、並びに、自ステージのプロセッサ１２とメモリマクロ１１間の情報（データ、並びに、コマンドおよびアドレス）の授受を行い、かつ、異なるメモリシステムのメモリコントロールユニットとの情報（コマンドおよびアドレスのみ）の授受を行うメモリコントロールユニット１４を含み、メモリマクロ１２は、データ転送が可能なメモリインタフェース１５を備えており、異なるメモリシステム（本実施形態においては隣接するメモリシステム）のメモリマクロのメモリインタフェース同士が接続されていることから、メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、システムのスケーラビリティーの拡張性を上げることができる。
また、本第１の実施形態のように、マルチプロセッサ構造のシステムにおいて、拡張性を確保するために、プロセッサに最適化されたメモリシステムを対になるように組み込むことにより、アプリケーションの必要とする処理能力に最適な数のプロセッサを搭載することができる。あるいは、半導体プロセスの進化により搭載可能なプロセッサ数が増えると、アーキテクチャを変更することなく、処理能力の向上を見込むことが可能となる。この際、メモリシステムへのアクセスする時間を軽減するためにメモリシステム階層構造を採用することが望ましい。
また、本第１の実施形態によれば、アクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストすることから、以下の効果を得ることも可能である。
すなわち、マルチプロセッサ構造のシステムにおいて、一般的なメモリシステムにはあるデータが複数のプロセッサに参照される場合、システムバスを使用して何回も同じデータをアクセスしなければならない。
これに対して、本第１の実施形態においては、メモリシステムにはメモリマクロ間のデータ線を通してライトブロードキャストでデータを複数のメモリマクロにコピーすることが可能になる。これによって、プロセッサは直近のローカルマクロにデータをアクセスすることが可能となる。その結果、無駄なデータ転送を軽減することが可能となってシステムバスの負荷を軽減することもでき、処理性能が向上となる。
すなわち、マルチプロセッサ構造のシステムにおいて、一般的なメモリシステムにはあるデータが複数のプロセッサに参照される場合、システムバスを使用して何回も同じデータをアクセスしなければならない。
これに対して、本第１の実施形態においては、メモリシステムにはメモリマクロ間のデータ線を通してライトブロードキャストでデータを複数のメモリマクロにコピーすることが可能になる。これによって、プロセッサは直近のローカルマクロにデータをアクセスすることが可能となる。その結果、無駄なデータ転送を軽減することが可能となってシステムバスの負荷を軽減することもでき、処理性能が向上となる。
＜第２実施形態＞
図１０は、本発明に係る共有メモリ装置の第２の実施形態を示すシステム構成図である。
また、図１１は、第２の実施形態において、本発明に係るメモリインタフェースを備えたメモリマクロ間の接続例を示す図である。
図１０は、本発明に係る共有メモリ装置の第２の実施形態を示すシステム構成図である。
また、図１１は、第２の実施形態において、本発明に係るメモリインタフェースを備えたメモリマクロ間の接続例を示す図である。
本第２の実施形態が上述した第１の実施形態と異なる点は、各メモリマクロ１２A−１〜１２A−nが、異なるメモリマクロとデータ転送可能なポートＰＴを複数有することにある。
この場合、メモリインタフェース１５は、ポート毎に対応して配置され、その基本的構成は、図7および図８に関連付けて説明した構成と同様である。したがって、その詳細な説明は省略する。
本第２の実施形態においては、メモリタイミングジェネレータ１５３はメモリマクロ１２Ａのメモリ部に配置されている場合を示している。したがって、図１１の各メモリインタフェース１５には図示していない。
その他の構成は第１の実施形態と同様であり、本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
＜第３実施形態＞
図１２は、本発明に係る共有メモリ装置の第３の実施形態を示すシステム構成図である。
また、図１３は、第３の実施形態において、本発明に係るメモリインタフェースを備えたメモリマクロ間の接続例を示す図である。
図１２は、本発明に係る共有メモリ装置の第３の実施形態を示すシステム構成図である。
また、図１３は、第３の実施形態において、本発明に係るメモリインタフェースを備えたメモリマクロ間の接続例を示す図である。
本第３の実施形態が上述した第１の実施形態と異なる点は、各メモリマクロ１２Ｂ−１〜１２Ｂ−nが複数のバンクＢＮＫ１〜ＢＮＫｍを有し、異なるメモリマクロの対応するバンクとデータ転送可能に構成したことにある。
この場合、メモリインタフェース１５は、バンクＢＮＫ１〜ＢＮＫｍ毎に配置され、基本的構成は、図７および図８に関連付けて説明した構成と同様である。したがって、その詳細な説明は省略する。
本第３の実施形態においては、各バンクのメモリインタフェースごとにデータパスタイミングジェネレータ１５２とメモリタイミングジェネレータ１５３が配置されている。
その他の構成は第１の実施形態と同様であり、本第３の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
＜第４実施形態＞
図１４は、本発明に係る共有メモリ装置の第４の実施形態を示すシステム構成図である。
図１４は、本発明に係る共有メモリ装置の第４の実施形態を示すシステム構成図である。
本第４の実施形態が上述した第１の実施形態と異なる点は、メモリマクロの使用していなかったメモリインタフェースのポート、具体的には第１の実施形態においてメモリシステム１１−１のメモリマクロ１２−１に配置されたメモリインタフェース１５−１の左側の入出力部(ポート)、並びに、メモリシステム１１−ｎのメモリマクロ１２−ｎに配置されたメモリインタフェース１５−ｎの右側の入出力部(ポート)を、外部のメモリ２０，２１とのインタフェースとして用いたことにある。
その他の構成は第１の実施形態と同様であり、本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得られることはもとより、以下の効果を得ることができる。
一般的には、外部メモリのデータ転送にシステムバスを使用するため、ピーク性能は、バスネックになる可能性が高い。
これに対して、本第４の実施形態によれば、システムバスの負荷を軽減することが可能となり、結果として処理能力が上がるという利点がある。
一般的には、外部メモリのデータ転送にシステムバスを使用するため、ピーク性能は、バスネックになる可能性が高い。
これに対して、本第４の実施形態によれば、システムバスの負荷を軽減することが可能となり、結果として処理能力が上がるという利点がある。
＜第５実施形態＞
図１５は、本発明に係る共有メモリ装置の第５の実施形態を示すシステム構成図である。
図１５は、本発明に係る共有メモリ装置の第５の実施形態を示すシステム構成図である。
本第５の実施形態が上述した第２の実施形態と異なる点は、メモリマクロの使用していなかったメモリインタフェースのポート、具体的には第２の実施形態においてメモリシステム１１−１のメモリマクロ１２Ａ−１の各ポートに配置されたメモリインタフェース１５の左側の入出力部(ポート)、並びに、メモリシステム１１−ｎのメモリマクロ１２Ａ−ｎの各ポートに配置されたメモリインタフェース１５の右側の入出力部(ポート)を、外部のメモリ２０Ａ，２１Ａとのインタフェースとして用いたことにある。
その他の構成は第２の実施形態と同様であり、本第５の実施形態によれば、上述した第１および２の実施形態の効果と同様の効果を得られることはもとより、以下の効果を得ることができる。
一般的には、外部メモリのデータ転送にシステムバスを使用するため、ピーク性能は、バスネックになる可能性が高い。
これに対して、本第５の実施形態によれば、システムバスの負荷を軽減することが可能となり、結果として処理能力が上がるという利点がある。
一般的には、外部メモリのデータ転送にシステムバスを使用するため、ピーク性能は、バスネックになる可能性が高い。
これに対して、本第５の実施形態によれば、システムバスの負荷を軽減することが可能となり、結果として処理能力が上がるという利点がある。
＜第６実施形態＞
図１６は、本発明に係る共有メモリ装置の第６の実施形態を示すシステム構成図である。
図１６は、本発明に係る共有メモリ装置の第６の実施形態を示すシステム構成図である。
本第６の実施形態が上述した第３の実施形態と異なる点は、メモリマクロの使用していなかったメモリインタフェースのポート、具体的には第３の実施形態においてメモリシステム１１Ｂ−１のメモリマクロ１２Ｂ−１の各バンクＢＮＫ１〜ＢＮＫｍに配置されたメモリインタフェース１５の左側の入出力部(ポート)、並びに、メモリシステム１１Ｂ−ｎのメモリマクロ１２Ｂ−ｎの各バンクＢＮＫ１〜ＢＮＫｍに配置されたメモリインタフェース１５の右側の入出力部(ポート)を、外部のメモリ２０Ｂ，２１Ｂとのインタフェースとして用いたことにある。
その他の構成は第３の実施形態と同様であり、本第６の実施形態によれば、上述した第１および３の実施形態の効果と同様の効果を得られることはもとより、以下の効果を得ることができる。
一般的には、外部メモリのデータ転送にシステムバスを使用するため、ピーク性能は、バスネックになる可能性が高い。
これに対して、本第６の実施形態によれば、システムバスの負荷を軽減することが可能となり、結果として処理能力が上がるという利点がある。
一般的には、外部メモリのデータ転送にシステムバスを使用するため、ピーク性能は、バスネックになる可能性が高い。
これに対して、本第６の実施形態によれば、システムバスの負荷を軽減することが可能となり、結果として処理能力が上がるという利点がある。
１０，１０Ａ〜１０Ｅ…共有メモリ装置、１１−１〜１１−ｎ，１１Ａ−１〜１１Ａ−ｎ，１１Ｂ−１〜１１Ｂ−ｎ…メモリシステム、１２−１〜１２−ｎ，１２Ａ−１〜１２Ａ−ｎ，１２Ｂ−１〜１２Ｂ−ｎ…メモリマクロ、１３−１〜１３−ｎ…プロセッサ、１４−１〜１４−ｎ…メモリコントロールユニット、１５−１〜１５−ｎ…メモリインタフェース、２０，２０Ａ，２０Ｂ…外部メモリ。
Claims (15)
- メモリマクロと、プロセッサと、メモリマクロのアクセスを制御するメモリコントロールユニットとを含むメモリシステムを複数有し、
上記各メモリシステムのメモリコントロールユニットは、プロセッサとメモリマクロ間の情報の授受、並びに、異なるメモリシステムのメモリコントロールユニットとの情報の授受を行い、
上記各メモリシステムのメモリマクロは、データ転送が可能なメモリインタフェースを有し、
異なるメモリシステムのメモリマクロのメモリインタフェース同士が接続され、
上記メモリコントロールユニットは、
自メモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると、入力コマンドを解読し、コマンドに応じた当該メモリマクロに対するアクセスにおいて、受けたコマンドおよびアドレスと実行中のコマンドおよびアドレスとの時間の差分から受けたコマンドおよびアドレスによる上記メモリマクロへのアクセスタイミングを生成し、当該タイミングをもってコマンドおよびアドレスを当該メモリマクロに転送し、他のメモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると異なるメモリシステムのメモリコントロールユニットに転送する
共有メモリ装置。 - 上記メモリコントロールユニットは、
供給されるマクロデータに関するコマンドおよびアドレスを保持するコマンドレジスタと、
供給されるマクロデータを保持し、当該マクロデータに関するコマンドが何ステップかをカウントするステップレジスタと、
上記コマンドレジスタの保持データと実行中のコマンドとから次に発行されるコマンドと実行中のコマンドとに何クロック差あり、次のコマンドを何クロック目に発行すべきかをスケジューリングするリファレンステーブルと、
上記リファレンステーブルによる発行タイミングと実行中のコマンドの時間差分をとる減算器と、を含む
請求項１記載の共有メモリ装置。 - 上記メモリインタフェースは、
自メモリシステムの上記プロセッサ、または／および異なるメモリシステムのメモリマクロのメモリインタフェースから転送されたコマンドおよびアドレスを受けて、入力したコマンドおよびアドレスに対応したパスが自メモリシステムにあるか否かの判別結果に応じてデータパスを選択して、アクセスにかかわるデータを自メモリシステムのメモリマクロ、メモリコントロールユニット、または異なるメモリシステムのメモリインタフェースに転送する
請求項１または２記載の共有メモリ装置。 - 上記複数のメモリマクロにおけるメモリインタフェースのうち、他のメモリマクロと接続関係にない入出力部が外部のメモリと接続されている
請求項１から３のいずれか一に記載の共有メモリ装置。 - アクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストする
請求項１から４のいずれか一に記載の共有メモリ装置。 - メモリマクロと、プロセッサと、メモリマクロのアクセスを制御するメモリコントロールユニットとを含むメモリシステムを複数有し、
上記各メモリシステムのメモリコントロールユニットは、プロセッサとメモリマクロ間の情報の授受、並びに、異なるメモリシステムのメモリコントロールユニットとの情報の授受を行い、
上記各メモリシステムのメモリマクロは、データ転送が可能なメモリインタフェースを有する複数のポートを備え、
異なるメモリシステムのメモリマクロの対応するポート同士が接続され、
上記メモリコントロールユニットは、
自メモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると、入力コマンドを解読し、コマンドに応じた当該メモリマクロに対するアクセスにおいて、受けたコマンドおよびアドレスと実行中のコマンドおよびアドレスとの時間の差分から受けたコマンドおよびアドレスによる上記メモリマクロへのアクセスタイミングを生成し、当該タイミングをもってコマンドおよびアドレスを当該メモリマクロに転送し、他のメモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると異なるメモリシステムのメモリコントロールユニットに転送する
共有メモリ装置。 - 上記メモリコントロールユニットは、
供給されるマクロデータに関するコマンドおよびアドレスを保持するコマンドレジスタと、
供給されるマクロデータを保持し、当該マクロデータに関するコマンドが何ステップかをカウントするステップレジスタと、
上記コマンドレジスタの保持データと実行中のコマンドとから次に発行されるコマンドと実行中のコマンドとに何クロック差あり、次のコマンドを何クロック目に発行すべきかをスケジューリングするリファレンステーブルと、
上記リファレンステーブルによる発行タイミングと実行中のコマンドの時間差分をとる減算器と、を含む
請求項６記載の共有メモリ装置。 - 上記メモリインタフェースは、
自メモリシステムの上記プロセッサ、または／および異なるメモリシステムのメモリマクロのメモリインタフェースから転送されたコマンドおよびアドレスを受けて、入力したコマンドおよびアドレスに対応したパスが自メモリシステムにあるか否かの判別結果に応じてデータパスを選択して、アクセスにかかわるデータを自メモリシステムのメモリマクロ、メモリコントロールユニット、または異なるメモリシステムのメモリインタフェースに転送する
請求項６または７記載の共有メモリ装置。 - 上記複数のメモリマクロにおけるポートのうち、他のメモリマクロと接続関係にない入出力部が外部のメモリと接続されている
請求項６から８のいずれか一に記載の共有メモリ装置。 - アクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストする
請求項６から９のいずれか一に記載の共有メモリ装置。 - 複数のバンクを含むメモリマクロと、プロセッサと、メモリマクロのアクセスを制御するメモリコントロールユニットとを含むメモリシステムを複数有し、
上記各メモリシステムのメモリコントロールユニットは、プロセッサとメモリマクロ間の情報の授受、並びに、異なるメモリシステムのメモリコントロールユニットとの情報の授受を行い、
上記各メモリシステムのメモリマクロの各バンクは、データ転送が可能なメモリインタフェースを有し、
異なるメモリシステムのメモリマクロに対応する各バンクのメモリインタフェース同士が接続され、
上記メモリコントロールユニットは、
自メモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると、入力コマンドを解読し、コマンドに応じた当該メモリマクロに対するアクセスにおいて、受けたコマンドおよびアドレスと実行中のコマンドおよびアドレスとの時間の差分から受けたコマンドおよびアドレスによる上記メモリマクロへのアクセスタイミングを生成し、当該タイミングをもってコマンドおよびアドレスを当該メモリマクロに転送し、他のメモリシステムのメモリマクロに対するコマンドおよびアドレスを受けると異なるメモリシステムのメモリコントロールユニットに転送する
共有メモリ装置。 - 上記メモリコントロールユニットは、
供給されるマクロデータに関するコマンドおよびアドレスを保持するコマンドレジスタと、
供給されるマクロデータを保持し、当該マクロデータに関するコマンドが何ステップかをカウントするステップレジスタと、
上記コマンドレジスタの保持データと実行中のコマンドとから次に発行されるコマンドと実行中のコマンドとに何クロック差あり、次のコマンドを何クロック目に発行すべきかをスケジューリングするリファレンステーブルと、
上記リファレンステーブルによる発行タイミングと実行中のコマンドの時間差分をとる減算器と、を含む
請求項１１記載の共有メモリ装置。 - 上記メモリインタフェースは、
自メモリシステムの上記プロセッサ、または／および異なるメモリシステムのメモリマクロのメモリインタフェースから転送されたコマンドおよびアドレスを受けて、入力したコマンドおよびアドレスに対応したパスが自メモリシステムにあるか否かの判別結果に応じてデータパスを選択して、アクセスにかかわるデータを自メモリシステムのメモリマクロ、メモリコントロールユニット、または異なるメモリシステムのメモリインタフェースに転送する
請求項１１または１２記載の共有メモリ装置。 - 上記複数のメモリマクロにおけるバンクのうち、他のメモリマクロと接続関係にない入出力部が外部のメモリと接続されている
請求項１１から１３のいずれか一に記載の共有メモリ装置。 - アクセスされるデータを異なる一または複数のメモリシステムのメモリマクロに書き込む際にメモリマクロ間のデータ線を通してライトブロードキャストする
請求項１１から１４のいずれか一に記載の共有メモリ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005034445A JP4715219B2 (ja) | 2005-02-10 | 2005-02-10 | 共有メモリ装置 |
| US11/344,080 US7536516B2 (en) | 2005-02-10 | 2006-02-01 | Shared memory device |
| KR1020060011507A KR20060090748A (ko) | 2005-02-10 | 2006-02-07 | 공유 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005034445A JP4715219B2 (ja) | 2005-02-10 | 2005-02-10 | 共有メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006221432A JP2006221432A (ja) | 2006-08-24 |
| JP4715219B2 true JP4715219B2 (ja) | 2011-07-06 |
Family
ID=36781249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005034445A Expired - Fee Related JP4715219B2 (ja) | 2005-02-10 | 2005-02-10 | 共有メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7536516B2 (ja) |
| JP (1) | JP4715219B2 (ja) |
| KR (1) | KR20060090748A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070105761A (ko) * | 2006-04-27 | 2007-10-31 | 엠텍비젼 주식회사 | 데이터 처리 기능을 구비한 메모리 장치 및 그 데이터 처리방법 |
| JP4497184B2 (ja) * | 2007-09-13 | 2010-07-07 | ソニー株式会社 | 集積装置およびそのレイアウト方法、並びにプログラム |
| KR102303653B1 (ko) * | 2015-07-27 | 2021-09-17 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
| CN109857573B (zh) * | 2018-12-29 | 2021-03-05 | 深圳云天励飞技术有限公司 | 一种数据共享方法、装置、设备及系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178566A (ja) * | 1984-02-25 | 1985-09-12 | Fujitsu Ltd | アクセス制御方式 |
| JPS6129967A (ja) * | 1984-07-23 | 1986-02-12 | Nec Corp | マルチプロセツサ制御方式 |
| JPS62243059A (ja) * | 1986-04-16 | 1987-10-23 | Hitachi Ltd | 記憶制御方式 |
| JPH0277867A (ja) * | 1988-06-07 | 1990-03-16 | Hitachi Ltd | マルチプロセッサシステム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6167489A (en) * | 1998-12-22 | 2000-12-26 | Unisys Corporation | System and method for bypassing supervisory memory intervention for data transfers between devices having local memories |
| DE10215362A1 (de) * | 2002-04-08 | 2003-10-30 | Infineon Technologies Ag | Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher |
| US20050120182A1 (en) * | 2003-12-02 | 2005-06-02 | Koster Michael J. | Method and apparatus for implementing cache coherence with adaptive write updates |
| KR20050112973A (ko) * | 2004-05-28 | 2005-12-01 | 삼성전자주식회사 | 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법 |
-
2005
- 2005-02-10 JP JP2005034445A patent/JP4715219B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-01 US US11/344,080 patent/US7536516B2/en not_active Expired - Fee Related
- 2006-02-07 KR KR1020060011507A patent/KR20060090748A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178566A (ja) * | 1984-02-25 | 1985-09-12 | Fujitsu Ltd | アクセス制御方式 |
| JPS6129967A (ja) * | 1984-07-23 | 1986-02-12 | Nec Corp | マルチプロセツサ制御方式 |
| JPS62243059A (ja) * | 1986-04-16 | 1987-10-23 | Hitachi Ltd | 記憶制御方式 |
| JPH0277867A (ja) * | 1988-06-07 | 1990-03-16 | Hitachi Ltd | マルチプロセッサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US7536516B2 (en) | 2009-05-19 |
| US20060179256A1 (en) | 2006-08-10 |
| KR20060090748A (ko) | 2006-08-16 |
| JP2006221432A (ja) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5752686B2 (ja) | 原子メモリ装置 | |
| US6504785B1 (en) | Multiprocessor system with integrated memory | |
| KR100816053B1 (ko) | 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치 | |
| JP5449686B2 (ja) | マルチポートメモリ及びそのマルチポートメモリを用いたシステム | |
| US20150302904A1 (en) | Accessing memory | |
| CN101427224A (zh) | 用于提供存储器定序提示的存储器集线器和方法 | |
| JP2007504530A (ja) | 複数のメモリハブモジュールを含むマルチプロセッサシステムおよびその方法 | |
| KR20000076226A (ko) | Ｓｒａｍ과 ｄｒａｍ을 포함하는 메모리 및 메모리를 사용하는 시스템 및 방법 | |
| JP4199658B2 (ja) | 読出及び書込動作でバースト順序が異なるアドレッシングを行うメモリデバイス | |
| US6801980B2 (en) | Destructive-read random access memory system buffered with destructive-read memory cache | |
| JPH11149781A (ja) | メモリアーキテクチャ | |
| US8392671B2 (en) | Memory controller, system, and method for accessing semiconductor memory | |
| JP5599969B2 (ja) | マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム | |
| JP4956900B2 (ja) | アドレススヌープ方法及びマルチプロセッサシステム | |
| KR20170060739A (ko) | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| KR20230054844A (ko) | 복수의 명령 서브 큐 및 대응하는 아비터를 갖는 메모리 컨트롤러 | |
| JP4715219B2 (ja) | 共有メモリ装置 | |
| JP5382113B2 (ja) | 記憶制御装置及びその制御方法 | |
| US7167947B2 (en) | Memory post-write page closing apparatus and method | |
| CN111694772A (zh) | 存储器控制器 | |
| EP2189909B1 (en) | Information processing unit and method for controlling the same | |
| JP2007066039A (ja) | 共有メモリ装置 | |
| JP4726187B2 (ja) | 半導体集積回路 | |
| KR100813133B1 (ko) | 듀얼 포트 메모리 장치, 이를 가지는 메모리 시스템 및듀얼 포트 메모리 장치의 공유 메모리 영역의 적응적사용방법 | |
| KR100819968B1 (ko) | 반도체 메모리 시스템 및 반도체 메모리 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |