JPH0276053A

JPH0276053A - Ｄｍａ転送制御回路

Info

Publication number: JPH0276053A
Application number: JP22756488A
Authority: JP
Inventors: Masato Shirado; 白▲ひじ▼　全人
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-09-13
Filing date: 1988-09-13
Publication date: 1990-03-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕本発明はＤＭＡ転送制御回路に関するものであり、メモリ部と、このメモリ部との間でデータのやりとりを
行なうＩ／Ｏ装置との間で、データバスのバス幅が異な
る場合において、両者間でスムーズなデータの転送が行
なえることを目的とし、所定のデータバス幅を持つＩ／
Ｏ制御部と、このＩ／Ｏ制御部よりも大きなデータバス
幅を有するメモリ部と、Ｉ／Ｏ制御部とメモリ部の間の
データ転送を制御するＤＭＡ転送制御部とＩ／Ｏ制御部
とメモリ部との間に配置され、両部材間で転送されるデ
ータを一時格納しデータバス幅を合わせるバッファとを
備え、ＤＭＡ転送制御部がバッファにＤＭＡ転送開始ア
ドレスをデータバッファ部に通知する事により、任意の
アドレスからデータチェーンＤＭＡ転送を行なえ得るよ
うにした。

（産業上の利用分野）本発明はＤＭＡ転送制御回路、特にデータが格納される
メモリ部と、このメモリ部との間でデータのやりとりを
行なうＩ／Ｏ装置との間で、データバスのバス幅が異な
る場合に、メモリ部からＩ／Ｏ装置へ、又はその逆の方
向へデータを転送するに当り、任意のアドレスからデー
タの転送開始を簡単に行なうことが出来るＤＭＡ転送制
御回路に関するものである。

〔従来の技術〕

従来のＤＭＡ転送制御回路の一例を第５図に示す。

この図において、符号１はマイクロプロセッサ、２は各
種データが格納されるメモリ部、３はマイクロプロセッ
サ１からの指令のもとにメモリ部２との間でデータの転
送を行なうＩ／Ｏ装置、４はＩ／Ｏ装置の動作を制御す
るＩ／Ｏ制御回路、５はメモリ部２とＩ／Ｏ装置３との
間でＤＭＡ　（ダイレクトメモリアクセス）転送を行な
うにあたっての制御動作を行なうＤＭＡ転送制御回路、
６はメモリ部２とＩ／Ｏ装置３との間でバス幅が異なる
場合、転送データを一時格納してバス幅の違いに対応さ
せるバッファ部である。この例では、マイクロプロセッ
サ１とメモリ部２との間では、３２ビツトのバス幅を持
ってデータ転送が行なわれる一方、Ｉ／Ｏ装置３の側に
おいては８ビツトのバス幅で持ってデータ転送が行なわ
れるようになっている。バッファ部６はこのように互い
に異なるデータバス幅を合せるために設けられている物
で、例えばメモリ部２からＩ／Ｏ装置３ヘデータ転送す
る場合は、前記メモリ部２からバッファ部６へ３２ビツ
トのデータを送り、このバッファ部６へ一部データを格
納した後、Ｉ／Ｏ装置へは８ビツトづつ４回に分けて転
送する。以後これを繰り返す事によってメモリ部２から
Ｉ／Ｏ装置３へのデータの転送が行なわれる。

逆に、Ｉ／Ｏ装置３からメモリ部２ヘデータ転送をする
場合においてはＩ／Ｏ装置３からバッファ部６へ８ビツ
トづつ４回、すなわち第４図においてＤｏ、Ｄｉ、Ｄ２
．Ｄ３の順にデータを送り、バッファ部６に於て、３２
ビツト分のデータが揃うとメモリ部へ３２ビツトのデー
タとして一度に転送する。以後これを繰り返す事によっ
てＩ／Ｏ装置３からメモリ部２へのデータ転送が行なわ
れる。これらの動作において、ＤＭＡ転送制御回路５か
らは、メモリ部２に対しては転送指示信号ａ、バッファ
部にはメモリ側転送指示信号す及びＩ　／　ｏ側転送指
示信号Ｃ１そしてまたＩ／Ｏ制御回路４には転送指示信
号ｄが送られる一方、Ｉ／Ｏ制御回路４からＤＭＡ転送
制御回路５には転送要求信号ｅが送られる。またマイク
ロプロセッサ１とメモリ部２及びＤＭＡ転送制御回路５
との間にはアドレスバス７が接続されており、データの
転送時に転送されるべきデータのメモリ部２内における
アドレス情報が送られる。そしてこのような構成を有す
るマイクロプロセッサシステムにおいて、例えば、連続
した一つのメモリ空間のデータをマイクロプロセッサ１
からの一回の起動で不連続に読み出しこれをＩ／Ｏ装置
３に転送したりあるいはＩ／Ｏ装置３からのデータをメ
モリ部２へ不連続に格納すると云ういわゆるデータチェ
ーン機能を持たせる場合がある。

〔発明が解決しようとする課題〕

しかしながら、このような従来のマイクロプロセッサシ
ステムに於けるＤＭＡ転送制御回路にあっては、バッフ
ァ部６を介在させた為、マイクロプロセッサシステムが
有するデータチェーン機能を使用した場合、メモリ部２
のバス幅の境界に１ブロツクの転送数（前記の例ではビ
ット数８）を合せなくてはデータ転送か出来なくなって
しまうという不具合があった。すなわち、ブロックの単
位がメモリ部２のバス幅の整数倍となっていない時には
、データチェーン機能を使用する事が出来なかった。

本発明はこのような従来の課題に鑑みてなされたもので
、ブロックの単位がメモリ部のバス幅の整数倍となって
いなくても、またブロックの先頭アドレスがメモリ部の
バス幅の整数倍となっていなくてもデータチェーン機能
を用いたＤＭＡ転送を行なえるようにすることを目的と
する。

〔課題を解決するための手段〕

第１図は本発明によるＤＭＡ転送制御回路の原理構成を
示す図である。この図において、符号１２は各種データ
が格納されるメモリ部、１３はＩ／Ｏ装置、１４はＩ／
Ｏ制御部、１５はＤＭＡコントローラ、１６はバッファ
である。また、符合１８は後出のマイクロプロセッサと
前記各種機能手段との間のデータのやりとりを行なう為
のバスであり、マイクロプロセッサからメモリ部１２を
へてバッファ１６までのバス１８は例えば３２ビツトの
ような広いバス幅に設定されている一方、バッファ１６
からＩ／Ｏ制御回路１４をへてＩ／Ｏ装置１３までの間
は小さなバス幅に設定されているものとする。ＤＭＡコ
ントローラ１５とバッファ１６との間には、信号線す、
ｃ、ｆが接続され、このうち信号線すにはメモリ側転送
指示信号が送られる一方信号線ＣにはＩ／Ｏ側転送指示
信号が送られる。また、信号線ｆにはメモリ部１２とＩ
／Ｏ装置１３との間で転送されるデータの先頭データ位
置指示信号が送られる。

〔作用〕

前記装置において、メモリ部１２とＩ／Ｏ装置１３との
間でデータの転送を行なう場合、このデータはバッファ
部１６に一時格納される。この時ＤＭＡコントローラは
、バッファ部１６に対してＤＭＡ転送開始アドレスを信
号線ｆを通して通知し、バッファ部１６はこのアドレス
の情報から転送されるデータの先頭部分を認識し、この
先頭アドレスを元に、例えば８ビツトと３２ビツトとの
間のバス幅の整合を行なう。従って、例えばメモリ部１
２からＩ／Ｏ装置１３ヘデータを転送する場合に於て、
メモリ部１２の任意のアドレスからデータを読み出し、
これをバッファ部１６へ送っても、バッファ部１６がＤ
ＭＡコントローラからのアドレス通知によって先頭アド
レスを認識しているから、データチェーンＤＭＡ転送が
任意のアドレスから行なう事が出来る。

（実施例）第２図乃至第４図は本発明によるＤＭＡ転送制御回路の
一実施例ならびにその作動手順を示す図である。第２図
において、符合１１はマイクロプロセッサ、１２はメモ
リ部、１３はＩ／Ｏ装置、１４はＩ／Ｏ制御部、１５は
ＤＭＡコントローラ、１６はバッファ部である。マイク
ロプロセッサ１１は、この実施例に係るＤＭＡ転送制御
回路の各作動部に対してＤＭＡ転送の指示動作を行なっ
たり、メモリ部１２に対するアドレス情報を伝達したり
する。メモリ部１２は、ＤＭＡ転送制御回路の作動に必
要な各種プログラムや、各種処理データが格納されてお
り、マイクロプロセッサ１１からの指令に従って転送デ
ータを指定されたアドレスから送出したり、あるいは転
送データを指定されたアドレスへ格納したりする。Ｉ／
Ｏ装置１３は、端末装置としての機能を有し、Ｉ／Ｏ制
御部１４のコントロールのもとにその機能に従ったデー
タ処理を行なう。ＤＭＡコントローラ１５はマイクロプ
ロセッサ１１の下位に位置し、メモリ部１２とＩ／Ｏ装
置１３との間でデータ転送を行なう場合に、ダイレクト
メモリアクセスの為のコントロール動作を行なう。そし
て、この実施例においては、マイクロプロセッサ１１と
メモリ部１２との間は比較的広いバス幅である３２ヒ′
ツトのデータバス１８によって接（１売され、またこの
マイクロプロセッサ１１とＤＭＡコントローラ１５との
間は１６ビツトのバス幅のデータバスによって接続され
ている。これに対して、メモリ部１２とＩ／Ｏ制御部１
４及びＩ／Ｏ装置１３との間は８ビツトのバス幅のデー
タバスによって接続され、これらメモリ部１２とＩ／Ｏ
制御部１４との間にはバス幅を揃える為のバッファ部１
６が介装されている。また１マイクロプロセツサ１１と
メモリ部１２とＤＭＡ：２ントローラ１５との間にはア
ドレスバス１７が接続されており、データ転送に必要な
メモリ部１２内のアドレスをマイクロプロセッサ１１及
びＤＭＡコントローラ１５から指示出来るようになって
いる。

また、ＤＭＡ転送コントローラ１５とメモリ部１２との
間には転送指示信号線ａが接続されている一方ＤＭＡコ
ントローラ１５とバッファ部１６との間には、メモリ側
転送指示信号線すと、Ｉ／Ｏ側転送指示信号線Ｃと、先
頭データ位置指示信号線ｆとが接続されている。さらに
、ＤＭＡコントローラ１５とＩ／Ｏ制御部１４との間に
は、転送指示信号線ｄと、転送要求信号線ｅとが接続さ
れている。また、バッファ部１６は、メモリ部１２側の
３２ビツトのバス幅と、Ｉ／Ｏ制御部１４側の８ビツト
のバス幅とを合せる為に、バッファ内部にＤｏ、Ｄｉ、
Ｄ２．Ｄ３の４つのデータ格納用のブロックが設けられ
ている。

このような構成を有するＤＭＡ転送制御回路において、
データをＤＭＡ転送（またはデータチェーンＤＭＡ転送
）するためには、ＤＭＡコントローラ１５が各動作部に
各種の指示信号を出すことによって行なわれるが、この
ＤＭＡ転送の為の動作を第３図及び第４図を用いて説明
する。

第３図のタイミングチャートに示されているように、デ
ータのＤＭＡ転送を行なう為には、まずマイクロプロセ
ッサ１１からデータバス１８を通してＤＭＡコントロー
ラ１５にＤＭＡ転送指示が行なわれる。このＤＭＡ転送
指示はマイクロプロセッサ１１からＤＭＡコントローラ
１５ヘアドレスデータ、転送数などのデータを送ること
によって行なわれる（第３図中■）。次に、ＤＭＡコン
トローラ１５はバッファ部１６に対して先頭データ位置
信号線ｆを通して先頭データの位置を知らせる（第３図
中■）。この先頭データ位置指示動作においてはバッフ
ァ部１６の中のＤｏないしＤ３のいずれかのブロックが
指示される。この先頭データ位置指示動作が行なわれる
と、Ｉ／Ｏ制御部１４からＤＭＡコントローラ１．５に
対して信号線ｅを通してデータ転送要求が行なわれ（第
３図中■）、他方ＤＭＡコントローラ１５からＩ／Ｏ制
御部１４に対しては信号線ｄを通してＩ／Ｏ側転送指示
が行なわれる（第３図中■）。

これによって、Ｉ／Ｏ制御部１４はＩ／Ｏ装置１３から
転送データを受けとると共に、この転送データをバッフ
ァ部１６に対して出力し、バッファ部１６はＩ／Ｏ制御
部１４から出力された転送データを受は入れる（第３図
中■）。この第１段階における転送データの受は入れ動
作においては、先に先頭データｌ指示が行なわれたＤＯ
ないしＤ３のいずれかのブロックに対して行なわれる。

次に、その指示されたブロックに対するデータ受は入れ
がおわると、Ｉ／Ｏ制御部１４がらＤＭＡコントローラ
１５に対しては信号線ｅを通して転送要求が再び出され
（第３図中■）、またＤＭＡコントローラ１５からＩ／
Ｏ制御部１４に対しては信号線ｄを通してＩ／Ｏ側転送
指示が行なわれる（第３図中■）。そしてこれに伴なっ
て、Ｉ／Ｏ制御部１４はＩ／Ｏ装置１３から転送データ
を受は取ってバッファ部１６に対して送出し、バッファ
部１６はＩ／Ｏ制御部１４から送出された転送データを
受は入れる（第３図中■）。

この時の転送データの記憶位置は、前回における転送デ
ータの記憶位置より１つ進んだブロックに対して行なわ
れる。こうして、前記■ないし■の動作を繰り返す事に
よってバッファ部１６の各ブロックＤＯ，Ｄｉ、Ｄ２．
Ｄ３に次々に転送データが記憶されてゆき、ブロックＤ
３にデータが入るまで繰り返される。そして、バッファ
部１６においてブロックＤ３にまで転送データが記憶さ
れたなら、ＤＭＡコントローラ１５はバッファ部１６に
対して信号線すを通してメモリ側転送指示を出す（第３
図中■）。これに伴なって、バッファ部１６からメモリ
部１２に対して転送データが送出され、メモリ部１２は
バッファ部１６から送出された転送データを受は入れる
（第３図中［相］）。そして、バッファ部１６に格納さ
れた全ての転送データがメモリ部１２に格納されてしま
ったならば、データ転送動作は先の■の動作に戻り、以
後この■の動作、すなわちＩ／Ｏ制御部１４からＤＭＡ
コントローラ１５に対する転送要求動作から［株］の動
作、すなわちバッファ部１６からメモリ部１２へのデー
タの転送動作までの処理動作を繰り返す。そして、デー
タ転送の最終段階に至ると、ＤＭＡコントローラ１５か
らＩ／Ｏ制御部１４に対してブロック最後のＩ／Ｏ側転
送指示が出され（第４図中■）、これに伴なって、Ｉ／
Ｏ制御部１４からバッファ部１６に対して最終の転送デ
ータの送出が行なわれ、この最終転送データはバッファ
部１６によって受は入れられる（第４図中■）。これと
共に、バッファ部１６はデータバス１８を使ってＤＭＡ
転送コントローラ１５に最終転送データを受は入れた旨
の通知を行ない、この通知に基づいてＤＭＡコントロー
ラ１５は信号線すを使ってバッファ部１６にメモリ側転
送指示を行なう（第４図中０）。これによって、バッフ
ァ部１６は転送データを送出し、この転送データをメモ
リ部１２が受は入れる（第４図中■）。そして、ＤＭＡ
コントローラ１５はデータバス１８を使ってメモリ部１
２からデータチェーン情報をロードする（第４図中■）
。そして、以上の■から■までの動作をデータチェーン
情報がなくなるまで繰り返し、データチェーンＤＭＡ転
送が行なわれる。そして、このようなデータチェーンＤ
ＭＡ転送制御を行なうにあたり、特にＤＭＡコントロー
ラ１５からバッファ部１６に対しであるひとかたまりの
データ転送を行なう最初の段階で先頭データの位置を指
示するようにしているため、メモリ部１２内における境
界や転送バイト数に関係なくデータチェーンＤＭＡ転送
が行なえる。従って、１回のデータ転送毎にマイクロプ
ロセッサ１１がＤＭＡ転送の指示をする必要はない。

〔発明の効果〕

以上説明したように、本発明によれば、ＤＭＡ転送制御
回路の作動にあたって、ＤＭＡコントローラがある一単
位の量のデータを転送するに際し、先頭データの位置の
指示を行なう為、アドレス境界、転送バイト数に関係な
くデータチェーンＤＭＡ転送が行なえる。そのため、あ
る単位のデータ転送毎にマイクロプロセッサがＤＭＡ転
送の指示をする必要がなくなり、データ転送に係る時間
が短縮され、マイクロプロセッサシステムの性能向上に
大いに役立つ。

【図面の簡単な説明】

第１図は本発明のＤＭＡ転送制御回路の原理構成を示す
図、第２図は本発明によるＤＭＡ転送制御回路の一実施
例を示すブロック図、第３図は、この実施例における、
Ｉ／Ｏ装置からメモリ部へのＤＭＡ転送の処理手順を示
すタイムチャート、第４図は第３図の動作に続＜ＤＭＡ
転送の手順を示すタイムチャート、第５図は従来のＤＭ
Ａ転送制御回路の一例を示すブロック図である。１１・・・マイクロプロセッサ１２・・・メモリ部１３・・・Ｉ／Ｏ装置１４・・・Ｉ／Ｏ制御部１５・・・ＤＭＡコントローラ１６・・・バッファ部１７・・・アドレスバス１８・・・データバスＭＰＵへ発明の処理の第　１　図

Claims

【特許請求の範囲】所定のデータバス幅を持つＩ／Ｏ制御部と、このＩ／Ｏ
制御部よりも大きなデータバス幅を有するメモリ部と、Ｉ／Ｏ制御部とメモリ部の間のデータ転送を制御するＤ
ＭＡコントローラと、Ｉ／Ｏ制御部とメモリ部との間に配置され、両部材間で
転送されるデータを一時格納しデータバス幅を合わせる
バッファとを備え、ＤＭＡコントローラがバッファにＤＭＡ転送開始アドレ
スをデータバッファ部に通知することにより任意のアド
レスからデータチェーンＤＭＡ転送を行ない得るように
したＤＭＡ転送制御回路。