JPH027541A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH027541A JPH027541A JP15965788A JP15965788A JPH027541A JP H027541 A JPH027541 A JP H027541A JP 15965788 A JP15965788 A JP 15965788A JP 15965788 A JP15965788 A JP 15965788A JP H027541 A JPH027541 A JP H027541A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- layer
- bpsg
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 18
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- -1 nitrogen ions Chemical class 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に絶縁分離溝
の形成方法を含む半導体装置の製造方法に関する。
の形成方法を含む半導体装置の製造方法に関する。
従来、半導体基板上の素子分離方法の一つとして絶縁膜
１１１ 消を形成する方法が用いられている。
１１１ 消を形成する方法が用いられている。
第３図（ａ）〜（ｃ）は従来の半導体装置の製造方法の
一例を説明するための工程順に示した半導体チップの断
面図である。第３図（ａ）に示すように、Ｐ型半導体基
板１上にＮ型不純物層２を形成し、所定パターンの溝３
を形成する。次に、第３図（ｂ）に示すように、Ｎ型不
純物層２及び講３の表面に酸化又はＣＶＤ法により絶縁
膜４を形成した後、講３を埋込むためにほう素りんガラ
ス膜（以下、ｌ３ＰＳＧ膜５と称す）を成長させる。次
に、第３図（ｃ）に示すように、エッチバック法を用い
て全面エツチングにより平坦化を行ない、素子領域表面
を露出させることにより、絶縁分離溝を形成していた。
一例を説明するための工程順に示した半導体チップの断
面図である。第３図（ａ）に示すように、Ｐ型半導体基
板１上にＮ型不純物層２を形成し、所定パターンの溝３
を形成する。次に、第３図（ｂ）に示すように、Ｎ型不
純物層２及び講３の表面に酸化又はＣＶＤ法により絶縁
膜４を形成した後、講３を埋込むためにほう素りんガラ
ス膜（以下、ｌ３ＰＳＧ膜５と称す）を成長させる。次
に、第３図（ｃ）に示すように、エッチバック法を用い
て全面エツチングにより平坦化を行ない、素子領域表面
を露出させることにより、絶縁分離溝を形成していた。
上述した従来の半導体装置の製造方法では、ＢＰＳＧ膜
５のエッチバックにより平坦化を行なっているため、Ｂ
ＰＳＧ膜５成長時の気相条件及び基板状態よって膜質等
が大きく変化してしまい、エツチング速度がばらついて
しまう。そのため、溝部と素子形成部の間で段差が生じ
易くなるばかりでなく、溝内部に残ったＢＰＳＧＩＩＩ
５の表面形状がいびつになり、その後の工程に於いて段
差被覆性の悪い電極配線が形成されてしまい、品質又は
歩留が低下してしまうという欠点があった。
５のエッチバックにより平坦化を行なっているため、Ｂ
ＰＳＧ膜５成長時の気相条件及び基板状態よって膜質等
が大きく変化してしまい、エツチング速度がばらついて
しまう。そのため、溝部と素子形成部の間で段差が生じ
易くなるばかりでなく、溝内部に残ったＢＰＳＧＩＩＩ
５の表面形状がいびつになり、その後の工程に於いて段
差被覆性の悪い電極配線が形成されてしまい、品質又は
歩留が低下してしまうという欠点があった。
本発明の目的は、溝部と素子形成部表面上を平坦化し、
段差をなくすことにより、被覆性のよい電極配線を形成
することが可能な半導体装置の製造方法を提供すること
にある。
段差をなくすことにより、被覆性のよい電極配線を形成
することが可能な半導体装置の製造方法を提供すること
にある。
本発明の半導体装置の製造方法は、半導体基板の一生表
面に溝を形成する工程と、前記半導体基板表面及び前記
溝表面に第１の絶縁膜を形成する工程と、前記第１の絶
縁股上に第２の絶縁膜を形成する工程と、前記第２の絶
縁膜に窒素、ほう素又は酸素のいずれかのイオンを注入
する工程と、熱処理を行ない前記第１の絶縁膜近傍の前
記第２の絶縁膜中に前記イオンとのシリコン化合物膜層
を形成する工程と、前記第２の絶縁膜を前記シリコン化
合物膜層が露出するまでエツチングする工程とを含んで
構成される。
面に溝を形成する工程と、前記半導体基板表面及び前記
溝表面に第１の絶縁膜を形成する工程と、前記第１の絶
縁股上に第２の絶縁膜を形成する工程と、前記第２の絶
縁膜に窒素、ほう素又は酸素のいずれかのイオンを注入
する工程と、熱処理を行ない前記第１の絶縁膜近傍の前
記第２の絶縁膜中に前記イオンとのシリコン化合物膜層
を形成する工程と、前記第２の絶縁膜を前記シリコン化
合物膜層が露出するまでエツチングする工程とを含んで
構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第１図（ａ）に示すように、Ｐ型半導体基板１上にエピ
タキシャル成長法よりＮ型不純物層２を形成した後、写
真蝕刻法により、例えば、幅が１μｍの満３を形成する
。次に、第１図（ｂ）に示すように、Ｎ型不純物層２及
び満３の表面に酸化又はＣ−■Ｄ法により絶縁膜４を形
成した後、満３を埋込むためにＢＰＳＧＩ１ｇ５を、例
えば、１μｍ厚さで成長させる。この時、ＢＰＳＧ膜５
の表面は平坦になるようにする。次に、第１図（ｃ）に
示すように、窒素イオンをＢＰＳＧ膜５中に例えば、加
速電圧５７０ Ｋ ｅ Ｖ 、ドーズ量Ｉ Ｘ １０”
〜Ｉ Ｘ １０”７ｃｍ３の条件下、すなわち、投影飛
程ＲｐがＢＰＳＧ膜５の厚さ１μｍ前後になるようにイ
オン注入する。次に、不活性ガス雰囲気中、９００〜１
０００℃で熱処理を行なうことにより、ＢＰＳＧｌｔ１
５と絶縁膜４との界面上に窒化シリコンからなる絶縁膜
６を形成する０次に、第１図（ｄ）に示すように、ＢＰ
ＳＧ膜５を絶縁膜６が露出するまでエツチングする。
タキシャル成長法よりＮ型不純物層２を形成した後、写
真蝕刻法により、例えば、幅が１μｍの満３を形成する
。次に、第１図（ｂ）に示すように、Ｎ型不純物層２及
び満３の表面に酸化又はＣ−■Ｄ法により絶縁膜４を形
成した後、満３を埋込むためにＢＰＳＧＩ１ｇ５を、例
えば、１μｍ厚さで成長させる。この時、ＢＰＳＧ膜５
の表面は平坦になるようにする。次に、第１図（ｃ）に
示すように、窒素イオンをＢＰＳＧ膜５中に例えば、加
速電圧５７０ Ｋ ｅ Ｖ 、ドーズ量Ｉ Ｘ １０”
〜Ｉ Ｘ １０”７ｃｍ３の条件下、すなわち、投影飛
程ＲｐがＢＰＳＧ膜５の厚さ１μｍ前後になるようにイ
オン注入する。次に、不活性ガス雰囲気中、９００〜１
０００℃で熱処理を行なうことにより、ＢＰＳＧｌｔ１
５と絶縁膜４との界面上に窒化シリコンからなる絶縁膜
６を形成する０次に、第１図（ｄ）に示すように、ＢＰ
ＳＧ膜５を絶縁膜６が露出するまでエツチングする。
窒化シリコンからなる絶縁膜６は、ＢＰＳＧ膜に比べて
エツチング速度が遅いためにエツチング阻止層として山
き、露出した絶縁膜６表面は、極めて平坦になる。本工
程のエツチング方法は、窒化シリコンと選択性のあるも
のであればどのような方法でもよく、例えば、ウェット
エツチングであれば、エッチャントとしてバッファドフ
ッ酸を用いればよい。
エツチング速度が遅いためにエツチング阻止層として山
き、露出した絶縁膜６表面は、極めて平坦になる。本工
程のエツチング方法は、窒化シリコンと選択性のあるも
のであればどのような方法でもよく、例えば、ウェット
エツチングであれば、エッチャントとしてバッファドフ
ッ酸を用いればよい。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第２図（ａ）〜（ｂ）に示すように、第１の実施例と同
様な工程により、ＢＰＳＧＩＩＩＩ５を形成する。次に
、第２図（ｃ）に示すように、ほう素イオンをＢＰＳＧ
ＦＩ１４５中に例えば、加速電圧３７０ＫｅＶ、ドーズ
量１×１０１５〜ｌＯ×１０１５／ｃｒ１１３の条件下
、すなわち、投影飛程ＲｐがＢＰＳＧ膜５の厚さ１μｍ
前後になるようにイオン注入する。次に、不活性ガス雰
囲気中、９００〜１０００℃で熱処理を行なうことによ
り、ＢＰＳＧ膜５と絶縁膜４との界面上にシリコンボロ
ン層６を形成する。次に、第２図（ｄ）に示すように、
ＢＰＳＧＪＢｉ５をシリコンボロン層７が露出するまで
エツチングする。このシリコンボロン層７は、エツチン
グ阻止層として働き、露出したシリコンボロン層７の表
面は、極めて平坦になる。
様な工程により、ＢＰＳＧＩＩＩＩ５を形成する。次に
、第２図（ｃ）に示すように、ほう素イオンをＢＰＳＧ
ＦＩ１４５中に例えば、加速電圧３７０ＫｅＶ、ドーズ
量１×１０１５〜ｌＯ×１０１５／ｃｒ１１３の条件下
、すなわち、投影飛程ＲｐがＢＰＳＧ膜５の厚さ１μｍ
前後になるようにイオン注入する。次に、不活性ガス雰
囲気中、９００〜１０００℃で熱処理を行なうことによ
り、ＢＰＳＧ膜５と絶縁膜４との界面上にシリコンボロ
ン層６を形成する。次に、第２図（ｄ）に示すように、
ＢＰＳＧＪＢｉ５をシリコンボロン層７が露出するまで
エツチングする。このシリコンボロン層７は、エツチン
グ阻止層として働き、露出したシリコンボロン層７の表
面は、極めて平坦になる。
第３の実施例として、ＢＰＳＧＭ５にイオン注入するイ
オンとして酸素を用い、その後、熱処理することにより
、ＢＰＳＧ膜５と絶縁膜４との界面上にシリコン酸化膜
層を形成し、それをエッチング阻止層とすることにより
、上述した２つの実施例と同様に、エツチング後のシリ
コン酸化膜の表面を極めて平坦化することができる。
オンとして酸素を用い、その後、熱処理することにより
、ＢＰＳＧ膜５と絶縁膜４との界面上にシリコン酸化膜
層を形成し、それをエッチング阻止層とすることにより
、上述した２つの実施例と同様に、エツチング後のシリ
コン酸化膜の表面を極めて平坦化することができる。
以上説明したように、本発明は、溝形成後に堆積したＢ
ＰＳＧＭ腹中に窒素、ほう素又は酸素をイオン注入した
後、熱処理を行ない、ＢＰＳＧ膜中に絶縁膜を形成する
ことにより、絶縁分離領域を平坦化するためのＢＰＳＧ
膜のエツチングにおいて、絶縁膜とＢＰＳＧｗＡのエツ
チングの選択比の違いにより、絶縁層がエツチング阻止
層となり、平坦化が容易にできるため、絶縁分離領域上
がフラットになり、段切れのない電極配線を形成するこ
とができ、信頼性の向上、歩留の向上が可能となる効果
がある。
ＰＳＧＭ腹中に窒素、ほう素又は酸素をイオン注入した
後、熱処理を行ない、ＢＰＳＧ膜中に絶縁膜を形成する
ことにより、絶縁分離領域を平坦化するためのＢＰＳＧ
膜のエツチングにおいて、絶縁膜とＢＰＳＧｗＡのエツ
チングの選択比の違いにより、絶縁層がエツチング阻止
層となり、平坦化が容易にできるため、絶縁分離領域上
がフラットになり、段切れのない電極配線を形成するこ
とができ、信頼性の向上、歩留の向上が可能となる効果
がある。
実施例を説明するための工程順に示した半導体チップの
断面図、第３図（ａ）〜（ｃ）は従来の半導体装置の製
造方法の一例を説明するための工程順に示した半導体チ
ップの断面図である。
断面図、第３図（ａ）〜（ｃ）は従来の半導体装置の製
造方法の一例を説明するための工程順に示した半導体チ
ップの断面図である。
１・・・Ｐ型半導体基板、２・・・Ｎ型不純物層、３・
・・溝、４・・・絶縁膜、５・・・ＢＰＳＧ膜、６・・
・絶縁層、７・・・シリコンボロン層。
・・溝、４・・・絶縁膜、５・・・ＢＰＳＧ膜、６・・
・絶縁層、７・・・シリコンボロン層。
Claims (1)
- 半導体基板の一主表面に溝を形成する工程と、前記半導
体基板表面及び前記溝表面に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上に第２の絶縁膜を形成する工
程と、前記第２の絶縁膜に窒素、ほう素又は酸素のいず
れかのイオンを注入する工程と、熱処理を行ない前記第
１の絶縁膜近傍の前記第２の絶縁膜中に前記イオンとの
シリコン化合物膜層を形成する工程と、前記第２の絶縁
膜を前記シリコン化合物膜層が露出するまでエッチング
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15965788A JPH027541A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15965788A JPH027541A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027541A true JPH027541A (ja) | 1990-01-11 |
Family
ID=15698493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15965788A Pending JPH027541A (ja) | 1988-06-27 | 1988-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027541A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111437A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-27 JP JP15965788A patent/JPH027541A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111437A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02264437A (ja) | 半導体デバイスの製造方法 | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPS6325708B2 (ja) | ||
| JPH027541A (ja) | 半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS63114158A (ja) | 半導体装置の製造方法 | |
| JPS6021540A (ja) | 半導体装置の製造方法 | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPH05175206A (ja) | 半導体装置とその製造方法 | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH0373139B2 (ja) | ||
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09162192A (ja) | 半導体装置およびその製造方法 | |
| JPH03175639A (ja) | 半導体装置 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPS59165435A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04369839A (ja) | 半導体装置の製造方法 | |
| JPS6292452A (ja) | 半導体装置の製造方法 | |
| JPS60123040A (ja) | 半導体装置の製造方法 | |
| JPH0212941A (ja) | 半導体装置の製造方法 |