JPH0273650A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に係り、特に素
子分離構造に関するものである。

〔従来の技術〕

近年、半導体集積回路装置の素子分離は、ＰＮ接合分離
法によって行なわれていたが、素子が微細化され、集積
度が増大するに伴い分離領域の面積を削減する必要が生
じ、シリコン酸化膜を利用した酸化膜分離法、所謂アイ
ソブレーナに移行していった。

酸化膜分離法は、ＰＮ接合分離法に比べて著しく分離領
域が減少できるだけでなく素子形成領域以外の全ての領
域を、厚い酸化膜に変換するため、配線及び基板間の浮
遊容量が減少し、高速化にも寄与する効果的な方法であ
った。

然し、素子の高速化への要求は、増々強まり、高速化へ
の妨げとなる寄生容量を極力低減化させる検討が行なわ
れている。

素子分離技術に際しては、基板及びコレクタ間の寄生容
量を低減化するため、素子の側面だけでなく底面も絶縁
物で分離する完全分離構造とすることが高速化に対して
有効である。

従来、かかる完全骨Ｍ構造の形成方法は、ｒｓｏ　Ｉ構
造形成技術、古川静二部編著、産業図！）、１９８７年
１０月２３日発行、第１６３〜１７５頁、第２２１〜２
２５頁」に開示されるＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏ
ｎ　ｂｙ　ＩＭｐｌａｎｔｅｄ　ＯＸｙｇｅｎ）法があ
る。

このＳＩＭＯＸ法は、高濃度酸素イオン注入によりシリ
コン基板内に埋込み酸化膜層を形成し、表面に残った結
晶性を有するシリコン層上に、更にエピタキシャル成長
を行ない、得られた結晶層に素子を形成する方法である
。上記ＳＩ？ＩＯχ法を集積回路に用いる場合には、通
常、上述の酸化膜分離法を併用して素子間の分離を行な
う。

第２図にＳＩＭＯＸ法と酸化膜分離法とを併用した完全
分離技術の工程断面図を示す。

先ず、第２図（Ａ）に示すように、シリコン基板２０１
の全面に、高濃度の酸素イオン注入を行ない、シリコン
基板２０１内に、酸素／シリコン組成比が概ね２の埋込
酸化膜Ｎ２Ｏ２を形成する。

イオン注入中の温度上昇のため、表面シリコン層２０３
の結晶性は、回復しているが、高温アニルにより更に結
晶性及び界面の特性を向上させる。

次に、第２図（Ｂ）に示すように、表面シリコン層２０
３の表面上に、エピタキシャル成長を行ない、エピタキ
シャルＮ２Ｏ４を形成する。

続いて、第２図（Ｃ）に示すように、上述した酸化膜分
離法と同様に素子を形成すべき領域上に、緩衝用酸化膜
２０５とシリコン窒化膜２０６とを順次積層した２層膜
から成る耐酸化性膜を形成する。

その後、第２図（Ｄ）　に示すように、露出しているエ
ピタキシャル層２０４を選択的に酸化し、埋込酸化膜層
２０２に°到る分離酸化膜２０７を形成し、完全分離さ
れたシリコン島領域２０８を得る。

ところで、かかる素子分離法では、完全分離構造を得る
ための埋込酸化膜層２０２に到る素子間分離領域を選択
酸化法で形成するため、シリコン島領域２０８の厚みは
、約１．５ｎが限界となり、通常のバイポーラ素子のよ
うに深さ方向にコレクタ、ベース及びエミッタの各拡散
領域を形成し、トランジスタとする集積回路においては
、ベース・コレクタ間耐圧やエミッタ・コレクタ間耐圧
を充分に確保できないという欠点があつた。更に、横方
向の素子間分離に用いられている選択酸化技術は、窒化
膜マスク直下での横方向酸化、所謂バーズビークの浸食
が発生するため、分離領域幅は、写真食刻によって規定
される幅よりも必らず太くなると共に、酸化による体積
増加のため、平坦性が慣なわれ、微細化及び高速化に適
さないという欠点があった。

そこで、新たな素子分離法として、基板に対して垂直で
深い溝を形成し、その溝を絶縁物等で埋め戻すトレンチ
分離法が実用化された。

このトレンチ分離法は、写真食刻法によって規定される
幅とほぼ等しい分離領域幅が得られ、溝の深さも任意に
選択できるので、酸化膜分離法の欠点を解消したを効な
素子分離法である。

上記５ＨＩＯＸ法とトレンチ分離法とを併用した完全分
離技術を、第３図に工程断面図を示して述べる。

先ず、第３図（Ａ）に示すように、シリコン基板３０１
に、高濃度酸素イオン注入により埋込酸化膜層３０２を
形成し、その後、比較的厚いエピタキシャル層３０３を
形成する。

次に、第３図（Ｂ）に示すように、緩衝用酸化膜３０４
及びシリコン窒化膜３０５の２層膜を順次形成した後、
素子分離領域とすべき領域に、異方性エツチング技術を
以て基板３０１に対して垂直で、埋込酸化膜層３０２に
到る深さの溝３０６を形成する。

その後、第３図（Ｃ）に示すように、溝３０６の内壁を
薄く酸化した後、多結晶シリコン層３０７を全面に厚（
堆積し、１ｌ１３０６を完全に埋め戻す。

更に、第３図（Ｄ）に示すように、多結晶シリコン層３
０７をエッチバックし、溝３０６の内部のみ残存形成さ
せた後、シリコン窒化膜３０５をマスフとして多結晶シ
リコン層３０７の表面を、熱酸化膜３０８に変換する。

最後に、シリコン窒化膜３０５と緩衝用酸化膜３０４を
除去することにより完全分離されたシリコン島領域３０
９を得る。

以上のように、かかる完全分離技術では、シリコン島頬
域３０９の厚みは任意に選択できるため、深さ方向に拡
散領域を形成し、トランジスタとする通常のバイポーラ
型集積回路においてもベース・コレクタ間耐圧やエミッ
タ・コレクタ間耐圧を充分に確保することができると共
に、横方向のトレンチ分離領域幅は、写真食刻法によっ
て規定される幅とほぼ等しくなるため、微細化及び高集
積化にも優れていた。

〔発明が解決しようとする課題〕

然し乍ら、上述した従来のＳＩＭＯＸ法とトレンチ分離
法とを併用した完全分離技術においては、エピタキシャ
ル層３０３に形成した溝３０６の高いアスペクト比を利
用して溝３０６内部に多結晶シリコン層３０７等の充填
材料を充填する技術であるため、幅が広く、深い溝３０
６の充填は、要理的に不可能であり、フィールド領域等
の広い面積の分離領域を形成するためには、選択酸化法
等の工程が別途必要となり、工程が著しく煩雑化すると
いう問題点があった。

又、溝３０６の充填材料を全面に堆積した後、この充填
材料を溝３０６内部にのみ残存形成し、平坦化を行なう
エッチバンク工程は、全面エツチング時に比較し、溝３
０６内部のエツチング速度が非常に速くなるため、溝３
０６内部の適当な位置でのエツチングの停止時期の検出
が困難であるという問題点があった。

更に、溝３０６内の両端の側壁から成長してくる充填材
料の溝３０６中央部において接する部分は、特にエッチ
バンクの際のエッチレートが速く、従って、溝３０６中
央部に大きな窪みが発生し、平坦性を損なうという問題
点があった。

本発明の目的は、上述の問題点に檻み、任意深さの素子
領域、微細な分離領域及び広いフィールド領域が平坦性
良く簡便にできる半導体集積回路装置の製造方法を提供
するものである。

〔課題を解決するための手段〕

本発明は上述した目的を達成するため、基板上に第１絶
縁膜を形成した後、素子領域上の上記第１絶縁膜を選択
的に除去する工程と、続いて、上記基板に、上記第１鞄
縁膜をマスクとして、底部の最外周部に切れ込みを有す
る溝を形成する工程と、該溝の表面に、第２絶縁膜を被
着形成した後、異方性エツチングを用いて、上記溝底面
上の上記第２絶縁膜を選択的に除去する工程と、その後
、上記溝底部の表面層の下層に、高濃度のイオン注入を
行ない、上記溝の切れ込みに形成された上記第２絶縁膜
と連続する埋込み絶縁膜を形成する工程と、しかる後、
上記埋込み絶縁膜上の上記表面層を、選択エピタキシャ
ル成長させ、上記溝内部を選択エピタキシャル層により
充填し、上記基板上を平坦化する工程とを含むものであ
る。

〔作　用〕

本発明においては、基板のフィールド領域上に、第１絶
縁膜を選択的に形成し、素子領域には、底部最外周部に
切れ込みを有し、この切れ込み及び側面上に、第２絶縁
膜が形成された溝を設け、その後、溝底部内に、高濃度
のイオン注入法を以て上記第２絶縁膜と連続する埋込み
絶縁膜を形成し、上記溝底部表面層の選択エピタキシャ
ル成長を以て溝を埋め戻し、平坦化するので、微細な絶
縁膜の囲繞により完全分離された任意深さの素子領域と
第１絶縁膜から成る厚く且つ任意広さを存するフィール
ド領域とが平坦性良く而も簡便な工程により得られる。

〔実施例〕

以下、本発明方法に係る一実施例を、第１図にその工程
断面図を示して説明する。

先ず、第１図（＾）に示すように、シリコン基板１０１
の全面に、熱酸化法又はＣＶＤ法により１〜２μの第１
のシリコン酸化膜１０２を形成し、写真食刻法を用いて
、素子領域上の第１のシリコン酸化膜１０２を選択的に
除去する。続いて、第１のシリコン酸化膜１０２をマス
クとして、１ｉＴＥ法を用いて、シリコン基板１０１に
概ね垂直な側壁を存し、且つ底部の最外周部にくさび状
の切れ込みくサブトレンチ）１０３を有する溝１０４を
形成する。尚、このサブトレンチ１０３を有する？Ｒｌ
　０４は、例えば平行平板型カソードカップリング方式
のＲＩＥ装置を用い、Ｃ（ＪｔＦ、をエツチングガスと
して、２Ｐａ程度の圧力で、エツチングを行なうことで
容易に得られる。ここで、ａｌ　Ｏ４中央部の深さを、
例えば５Ｍとすれば深さ０．５〜ｌ　ｐｒｏのサブトレ
ンチ１０３が形成される。

次に、第１図（Ｂ）に示すように、全表面に減圧ＣＶＤ
法により０．２ｗ０．４ａｍ厚の第２のシリコン酸化膜
１０５を形成し、サブトレンチ１０３を完全に埋め戻す
。

続いて、第１図（Ｃ）に示すように、異方性エツチング
を用、いて第１のシリコン酸化膜１０２上及びｉ４１０
４底面上の第２のシリコン酸化膜１０５を、選択的に除
去する。

その後、第１図（Ｄ）に示すように、全面に高濃度の酸
素イオン注入を行ない、１１０４底面直下にあって、サ
ブトレンチ１０３内の第２のシリコン酸化膜１０５に延
在連続する埋込みシリコン酸化膜層１０６を形成する。

上記高濃度の酸素イオン注入は、大電流イオン注入装置
を用い、例えば加速電圧１５０Ｋｅν及び注入ドーズ量
１．２Ｘ１０”■の条件下で行なえば、溝１０４底部表
面からの深さ０．３８ｐｍを中心に約ｏ、２ｚａ厚の埋
込みシリコン酸化膜層１０６が形成される。そして、こ
の埋込みシリコン酸化膜層１０６上の表面シリコン層１
０７の結晶性は、イオン注入中の温度上昇のため回復す
るが、更に結晶性及び界面の特性向上のため、１１５０
℃程度の高温で、１〜２時間のアニーリングを行なうこ
とが好ましい。

最後に、第１図（Ｅ）に示すように、公知技術である選
択エピタキシャル技術を用い、表面シリコン層１０７を
種結晶として、溝１０４内部に素子領域となる選択エピ
タキシャル［１０Ｂを充填形成する。尚、この選択エピ
タキシャル成長は、成長温度８００〜１０００℃及び成
長圧力１００Ｔｏｒｒ以下の条件下で、ソースガスであ
る５ｉＨ２（Ｊ、ガスを１％程度含んだＨ８ガス流中に
、ＨＣＺガスを０．５〜２％添加することで実現される
。そして、選択エピタキシャル層１０８の表面が、第１
のシリコン酸化膜１０２の表面と概ね等しくなった時点
で成長を停止することにより表面が平坦であり、シリコ
ン酸化膜に囲まれたシリコン島領域と幅の狭い素子分離
領域と幅が広いフィールド領域とを有する完全分離構造
を得ることができる。

〔発明の効果〕

以上詳細に説明したてように本発明によれば、基板のフ
ィールド領域上に、第１絶縁膜を選択的に形成した後、
素子領域には、底部最外周部に切れ込みを有し、この切
れ込み及び側面に第２絶縁膜が形成された溝を設け、こ
の溝底部内に、高濃度イオン注入法により上記第２絶縁
膜に連続する埋込絶縁膜を形成した後、上記溝底部の表
面層の選択エピタキシャル成長を以て溝内を充填し、平
坦化するので、微細な絶縁膜に囲まれ、完全分離した任
意深さの素子領域及び第１絶縁膜から成る厚く而も任意
深さのフィールド領域が平坦性良く、簡便にできる。更
に、素子は絶縁膜に完全に囲まれた素子領域に形成され
るため、基板及び素子間の寄生８董は殆んど無視できる
他、フィールド領域には、厚い絶縁膜が形成されるため
、配線及び基板間の浮遊容量も大幅に低減でき、集積回
路の高速化が実現できる。又、任意深さの素子領域の形
成ができるので、縦方向にコレクタ、ヘース及びエミフ
タを積層してトランジスタとするバイポーラ型トランジ
スタにおいても、コレクタ・ヘース間耐圧やコレクタ・
エミフタ間耐圧の低下が防止できる等の特有の効果によ
り上述の課題を解決し得る。

【図面の簡単な説明】

第１図は本発明方法に係る一実施例を示す工程断面図、
第２図及び第３図は従来方法を示す工程断面図である。 １０１・・・シリコン基板、１０２・・・第１のシリコ
ン酸化膜、１０３・・・サブトレンチ、１０４・・・溝
、１０５・・・第２のシリコン酸化膜、１０６・・・埋
込みシリコン酸化膜層、１０７・・・表面シリコン層、
１０８・・・選択エピタキシャル層。 第 図

Claims (1)

1. 【特許請求の範囲】 基板上に第１絶縁膜を形成した後、素子領域上の上記第
   １絶縁膜を選択的に除去する工程と、続いて、上記基板
   に、上記第１絶縁膜をマスクとして、底部の最外周部に
   切れ込みを有する溝を形成する工程と、 該溝の表面に、第２絶縁膜を被着形成した後、異方性エ
   ッチングを用いて、上記溝底面上の上記第２絶縁膜を選
   択的に除去する工程と、 その後、上記溝底部の表面層の下層に、高濃度のイオン
   注入を行ない、上記溝の切れ込みに形成された上記第２
   絶縁膜と連続する埋込み絶縁膜を形成する工程と、 しかる後、上記埋込み絶縁膜上の上記表面層を選択エピ
   タキシャル成長させ、上記溝内部を選択エピタキシャル
   層により充填し、上記基板上を平坦化する工程とを含む
   ことを特徴とする半導体集積回路装置の製造方法。