JPH0271613A - 多機能予備ゲート方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理装置の論理修正に対する援助機
構の一つである予備ゲートの構成方式に関するものであ
る。

〔従来の技術〕

第２図は従来の論理ＬＳＩ中の予備ゲート方式を示すブ
ロック図である。図において（１１はスキャン入力、（
２）はスキャン出力、（３）はスキャンバス。

（４）は予備ゲート入力Ａｏ　、　＋５１は予備ゲート
入力ＢＯｓ（６）は予備ゲートの正出力ｙｏ　、　（７
）は予備ゲートの負出力ｙｏ　　、　（８１は入力ＡＯ
（４１と、入力ＢＱ（５１の論理積をとシ、出力を正出
力ｙｏ　（６１及び負出力ｙ。

（７）に送出する。ＡＮＤゲートである。又、（９）は
予備ゲート入力Ａ１　ｅ　　αＧは予備ゲート人力Ｂ１
５ａυは予備ゲートの正出力Ｙｉ　、　α２は予備ゲー
ト出力Ｙ　１　ｅ　　ａ３は入力Ａ１（９）と、入力Ｂ
１＋１（１０論理和をとシ、出力を正出力Ｙ１ａＩ）及
び負出力Ｙ１α２に送出する。ＯＲゲートである。

次に動作について説明する。通常のスキャン動作は、ス
キャン入力（１）よシデータが入力され、スキャンパス
（３）を通って、スキャン出力（２１にデータが出力さ
れる。

一方この論理ＬＳＩの空きビン及び空きゲートを用いて
構成された予備ゲートは入力ＡＱ　（４）と。

入力ＢＱ　（５）とに与えられた信号を、ＡＮＤゲート
（８）で論理積をとシ、その正出力及び負出力を正出力
ｙＱ　（６１及び負出力Ｙｏ（７）を介して外部に送出
することにより。

Ｙｇ　＝　Ａｇ　ａｎｄ　Ｂｏ　　及ヒｙｏ　＝　Ａ（
１ａｎｄ　　ＢＯ という機能を実現する。

又、入力Ａ１（９＋と入力Ｂ１ｆｉ［ｌ　とに与えられ
た信号を、ＯＲゲートα３で論理和をとり、その正出力
及び負出力を、正出力Ｙ１（１１）及び負出力Ｙ１（１
ｍ　を介して外部へ送出することにより。

ｙ、　＝　Ａ１　ｏｒ　Ｂ１及び Ｙｌ　”　Ａ１　ｏｒ　Ｂ１ という機能を実現する。従って入力ＡＱ　（４）　、　
　入力Ｂ１（５）又は入力Ａ１（９）、入力Ｂ１ｆｉＱ
にＬＳＩ外部で信号を接続することにより、正出力ｙｏ
　（６）　、負出力ＹＯ（７１ｉＣ，又正出力Ｙ１ｄｌ
）　、　負出力Ｙ１Ｑ３　Ｋ　。

それぞれ正、負の論理積又は、論理和の機能をもつゲー
トとして、所用の論理修正に用いられる。

〔発明が解決しようとする課題〕

従来の予備ゲートは以上のように構成されていたので１
例えば２人力、を使用して論理修正に柔軟に対応するた
めの、ＡＮＤ及びＯＲ機能を実現したい場合は、１ビン
でも多くのビンを必要とするＬＳＩにおいても、４人力
及び４出力のビンを消費しなければならないという問題
点があった。

この発明は、上記のような間遍点を解消するためになさ
れたもので、ＬＳＩの２人力及び１出力において、ＡＮ
Ｄ機能又はＯＲ機能の切替え、及び正出力又は負出力の
２模能に切替えられる方法を持ち、限られた空ビンを有
効に利用して、論理修正に柔軟に対応できる予備ゲート
を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る予備ゲート方式は１機能を選択するため
のセレクタと９選択する機能を指定するラッチを付加し
、このラッチをシフトレジスタラッチで構成することに
より２機能指定データを該ラッチに書き込む手段を設け
たものである。

〔作用〕

この発明においては、スキャン入力から入力された。１
ビツトづつのデータが２機能指定ラッチに書き込まれる
。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、　１４は入力Ａ、（Ｌ９は入力Ｂ。

（１８１は出力Ｙ、αＤは入力Ａｔ１４１．入力１１５
信号についてＡＮＤ機能とＯＲ機能の切替え、又正出力
と負出力機能の切替えを選択し、結果を、出力Ｙ（１１
！に送出するためのセレクタ、ａＳ、α９は、該セレク
タの選択を指定する。スキャン入力のみを入力とするシ
フトレジスタラッチである。

次に動作について説明する。予備ゲートの機能を指定す
るラッチαａ及び６９には、予めスキャン入力（１）か
らデータを入力し、スキャンノくスを介してスキャン動
作により論理値％ｇｌ又は％１１　を各々書き込んでお
く。入力Ａ（１４）と入力ＢαＳに与えられた信号は、
ＡＮＤゲート（８）及びＯＲゲート１１３に送られ、そ
れぞれ正出力、負出力の論理積及び論理和の信号が作ら
れる。それらの出力はセレクタ（１７１ニ送うれ２機能
指定ラッチに書き込まれたデータによって、以下の４通
シの結果が得られる。

従って当予備ゲートは２機能指定ラッチ（１１，ａ＊に
、箋Ｏｌ又は％Ｉｇを書き込むことによって。

ＡＮＤ、ＮＡＮＤ、ＯＲ，ＮＯＨの４機能をもつゲート
として、所要の論理修正に用いることができる。

なお、上記実施例では１機能指定ラツチが２ビツトのも
のについて示したが、これを３ビツトにすることによっ
て例えば、更にＥＸＯＲ（排他的論理和）の機能の選択
も可能となシ、上記実施例以上に選択する機能を増加す
ることができる。

〔発明の効果〕

以上のように、この発明によれば、スキャン入力によっ
て書き込むことのできる機能選択ラッチを付加したので
ＬＳＩのビン数を無駄に消費することなく、予備ゲート
の機能を複数に拡張することができ、限られた空ビン数
を有効に利用して論理修正に柔軟に対応できる効果があ
る。

【図面の簡単な説明】

第１図はこの発明による一実施例の予備ゲート方式のブ
ロック図、第２図は従来の予備ゲート方式のブロック図
である。 （１１はスキャン入力、（２）はスキャン出力、（３）
はスキャンパス、　＋４）、　＋５）、　（９１，αＧ
、　（１４）、　ａｓは入力、（６１゜＋７）、　ａｌ
ｌ、　ｆｉ３．　（ｌＥｉは出力、（８）はＡＮＤゲー
ト、αコはＯＲゲー）、（１７１はセレクタ、　舖、　
（１！Ｊは機能指定ラッチである。 なお１図中同符号は、同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. スキャン方式を用いて構成された論理ＬＳＩと、該ＬＳ
   Ｉの空きゲート、空きビンを用いた予備ゲート、該予備
   ゲートの機能を切替える為のラッチ、及び該ラッチにス
   キャン入力によりデータを書き込む手段、を備えたこと
   を特徴とする、多機能予備ゲート方式。