JPH0271343A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 反度欠ヱ 本発明はデータ処理装置に関し、特にメモリ装置を含ん
で構成されるデータ処理装置に関する。

従来技術 従来、データ処理装置のメモリ及びファイル系は中央処
理装置で実行される命令によりアクセスされるメインメ
モリと人出力制御装置を介してチャンネルプログラムに
より７゛クセスされる磁気ディスク装置等のファイル装
置とから構成されている。

磁気ディスク装置のアクセスタイムはデータ転送時間に
加えてえシーク及びサーチ動作の時間が必要なことから
１回のアクセス当り数ｉｍｓの時間を要している。

一方、メインメモリのアクセスタイムは半導体メモリ技
術の進歩により高速化が実現されており、メモリとファ
イルとの両者間の性能差は開いてきている。

そこで、近年、本系装置に直接接続され、また中央処理
装置上の命令によりアクセスされるメインメモリより低
速かつ大容量の拡張メモリが採用されてきている。

この拡張メモリは従来磁気ディスク上に格納されていた
ベージングファイルやスワツピングファイルを格納する
ために用いられている。

近年、テクノ１フジ技術は急速な発展を遂げており、メ
モリ素子は素了当り約３年に４倍のスピードで容量か増
加している。

一方、メインメモリの最人容藍は：１ンとュータアーキ
デクヂャを規定する論理仕様により上限が決マー）てお
り、それ以上の容量を実現しようとするとアーキテクチ
ャの変更とそれに１１′うオペレーデインクシステムの
変更等人幅な変更を必要とすることになる。したがって
、テクノロジ的に大容漱のメインメモリが実現できたと
しても、アーキテクチャ上の制限によりそれを有効に利
用できないという問題が発生ずるという欠点がある。

また、本体装置上にメインメモリと拡張メモリとの２種
類のメモリ装置を持った場合、１種類のメモリ装置によ
る構成の場合に比べてハードウェア量が増大するという
欠点かある。

発明の［１的 本発明の目的は、実装密度の白土したメモリ素子を有効
に利用できるデータ処理装置を提供することである。

発明の構成 本発明のデータ処理装置は、メインメモリ領域と拡張メ
モリ領域とから構成される記憶１段と、アクセスすべき
前記記憶手段のアトトス及びそのアドレスが前記メイン
メモリ領域のアドレスが１１１１記拡張メモリ領域のア
ドレスかを示−１アトトス判別フラグを含むアドレス情
報を発生ずるアドレス発生手段と、前記アドレス情報の
アドレス判別フラグが前記メインメモリ域ｉ域を示した
とき前記メインメモリ領域に対してアクセスを行い、前
記７゛ドレス別フラグが前記拡張メモリ領域を示したと
き前記拡張メモリ領域に対してアクセスを行うアクセス
１段とを有することを特徴とする。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるデータ処理装置の一実施例の構成
を示ず１１１７２図である。図において、本発明の−・
実施例によるデータ処理装置は、メモリ装置１０と、ア
ドレス変換テーブル２０と、選択回路２１と、中央処理
装置３０と、入出力制御装置４０とを含んで構成されて
いる。

メモリ装置（ＭＭＩ〕＞１０はメインメモリ域１１と拡
張メモリ域１２とを含んて構成されるものである。

中央処理装置（ＣＰＵ）３０はメモリ装置１０のメイン
メモリ域１１に格納されているプロゲラＪ＼を順次読出
して実行するらのである。

入出力制御装置（ＩＯＣ）４０はメインメモリ域１１に
格納されるチャネルプログラムの内容に従いＩＯＣ配下
の図示せぬ入出力装置とメモリ装置との間でデータ転送
制御を実行するものである。

なお、ＣＰ　Ｕ　３０はレジスタ３１、ＩＯＣはレジス
タ４１を人々有するものである。

かかる構成においてＣＰＵ３０からＭＭｔＪｌｏをアク
セスする場合、そのアクセスコマンド、アドレス及びメ
インメモリ域１１へのアクセスか拡張メモリ域１２への
アクセスかを示す指定情報（つまり、判別フラグ）から
なるアクセス情報はバス１０４から選択回路２１に送ら
れる。また、選択回路２１で選択されたアドレス情報の
上位ビットはパス１０２によりアドレス変換テーブル２
０に送られる。さらに、アドレス変換デープル２０では
そのアクセスがメインメモリ域１１へのアクセスか、拡
張メモリ域Ｔ２へのアクセスかにより、そのアクセス領
域の１当性のチエツクとＣＰＬＪ３０から指定された実
アドレスに対するＭＭｔＪｌｏの物理アドレスへの変換
とを行っており、その出力信号がパス１０１、アドレス
の下位じツトかパス１０３により夫々メモリ装置１０へ
送られ、アクセスが実行されるのである。

ここで、ＣＰＵ３０からのアクセスが書込みアクセスで
ある場合には書込みデータはバス２００によりＭＭＵ　
１０に送られ、上記アトトスにより指定されるメインメ
モリ域１１または拡張メモリ域１２のいずれかに書込ま
れる。

一方、読出しアクセスの場合には、バス１０１及び１０
３のアドレスで指定されるメインメモリ域１１または拡
張メモリ域１２かへの読出しデータはバス２０１により
ＣＰＵ３０に送られる。

また、ｌ０Ｃ１１０からＭＭＵｌ　０へのアクセスの場
合にはアクセス情報はバス１０５により選択回路２１に
送られ、」二連したＣ　Ｐ　ＬＪ　３０からのアクセス
グ）場合と同様にＭＭＵＩＯのアクセスが実行される。

そして、ＭＭＬＪＩＯへの書込みデータはバス２０２に
より、ＭＭｔＪｌｏからの読出しデータはバス２０３に
より人々送られる。

以−１−のごとくメインメモリ域１１と拡張メモリ域１
２とは同一のメモリにより実現され、そのアクセスか互
いに異なったメモリとして管理されることになる。

次に、拡張メモリ域１２に対するソフトウェアからのア
クセス手法について説明する。

拡張メモリ域１２に対するアクセスは次の２つにより実
行される。

■ＣＰＵ３０の命令によるメインメモリ域１１と拡張メ
モリ域１２との間のデータ転送命令■ヂャネルプログラ
ムによる入出力装置から拡張メモリ域１２への直接デー
タ転送 上記■及び■のデータ転送について第２図を用いて説明
する。第２図はメインメモリ域１１−拡張メモリ域１２
間のデータ転送命令の形式を示す概念図である。

図において、データ転送はページ（４’Ｆ　＋ニアバイ
ト）単位で実行され、命令５０のＧ　Ｉｉ、　１フイー
ルドで指定されるゼネラルレジスタ５】内のアドレス情
報で指定されるメインメモリ開始アドレスと、ＧＲ２フ
ィールドで指定されるゼネラルレジスタ５２内のアドレ
ス情報で指定される拡張メモリ開始アドレスとで始まる
１ページのデータか、命令コード指定によりメインメモ
リ域１１から拡張メモリ域１２または拡張メモリ域１２
からメインメモリ域１１への転送処理が行われる。

ＣＰＵ３０は本命令を検出すると先述したＭＭＵ　１０
のアクセス動作により、メインメモリ域１１と拡張メイ
ン域１２とをアクセスし、両メモリ載量のデータ転送を
行う。

たとえば、メインメモリ域１１かｊ、拡張メモリ域１２
へのデータ転送の場合には、ＧＲｌで指定されるアドレ
スによりメインメモリ域１１のブロックデータく２５６
バイト）を読出し、ＧＲ２で指定されるアドレスに従い
データを拡張メモリ域１２に書込むと共にアドレスを更
新する。そして、本動作を４キ一７バイト分実行すると
命令を終了する。

入出力データ転送動作はチャネルプ１７グラム内にメイ
ンメモリ域１１との転送か、拡張メモリ域１２との転送
かを指定するフラグを設け、ソフトウェアがそのフラグ
を設定することにより拡張メモリ域１２に対するデータ
転送を実施する。１０Ｃ４０は入出力動作実行時に本フ
ラグか拡張メモリ域１２に対するデータ転送が指定され
ている場合は、先述した拡張メモリアクセスによりデー
タ転送制御を行う。

発明の詳細 な説明したように本発明は、メモリ装置を共通のメモリ
素子により実現し、その一部をメインメモリ域、他の一
部を拡張メモリ域として割付け、ＣＰＵ及びＩＯＣから
の両メモリアクセスの管理を行うことにより、実装密度
の向上！−たメモリ素子を有効に利用できると共に、メ
インメモリ域と拡張メモリ域との間のデータ転送制御、
入出力データ転送の拡張メモリ域への直接実行等の有効
な手段を容易に実現できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるデータ処理装置の構成を
示すブロック図、第２図はメインメモリ域−拡張メモリ
載量のデータ転送命令の形式を示す概念図である。 主要部分の符号の説明 １ｏ・・・・・・メモリ装置 ２０・・・・・・アドレス変換テーブル２１・・・・・
・選択回路 ３０・・・・・・中央処理装置 ４０・・・・・・入出力制御装置

Claims (1)

【特許請求の範囲】
1. （１）メインメモリ領域と拡張メモリ領域とから構成さ
   れる記憶手段と、アクセスすべき前記記憶手段のアドレ
   ス及びそのアドレスが前記メインメモリ領域のアドレス
   か前記拡張メモリ領域のアドレスかを示すアドレス判別
   フラグを含むアドレス情報を発生するアドレス発生手段
   と、前記アドレス情報のアドレス判別フラグが前記メイ
   ンメモリ領域を示したとき前記メインメモリ領域に対し
   てアクセスを行い、前記アドレス判別フラグが前記拡張
   メモリ領域を示したとき前記拡張メモリ領域に対してア
   クセスを行うアクセス手段とを有することを特徴とする
   データ処理装置。