JPH0269851A - 入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入出力デバイスごとに割当てられたデバイス
アドレスを用いて入出力デバイスを制御する情報処理装
置における入出力制御方式に関する。

［従来の技術］ 従来、この種の情報処理装置においては、入出力デバイ
ス制御情報領域は、連続した主記憶上に配置され、その
アドレスはデバイスアドレスにより一意に指定される構
造となっていた。

［発明が解決しようとする課題］ 上述した従来の情報処理装置においては、入出力デバイ
ス制御情報領域は連続的に主記憶上に配置され、そのア
ドレスはデバイスアドレスにより一意に指定される構造
となっていた。一方、近年入出力デバイスの種類・接続
台数はますます増加しつつあり、デバイスアドレスの拡
張が強く望まれる傾向にある。従来の方式において、デ
バイスアドレスのビット数を拡張した場合、入出力デバ
イス制御情報領域はデバイスアドレスのビット数の増加
に従い指数的に増大するという欠点がある。

また、デバイスアドレスを入出力デバイスについて離散
的に割当てると、未使用のデバイスアドレスに対しても
入出力デバイス制御領域が存在するため、主記憶の使用
効率が非常に悪くなるという欠点がある。

［課題を解決するための手段］ 本発明による入出力制御方式は、デバイスアドレスによ
り指定される入出力デバイス制御情報を効率的に主記憶
へ配置するための一方式を提案するものであり、レジス
タ中に格納された情報で第１のテーブルのベースアドレ
スを生成する手段と、レジスタ中のベースアドレスにデ
バイスアドレスの上位をオフセットとして加算し、第１
のテーブル内のエントリのアドレスを生成する手段と、
第１のテーブル中のエントリの内容を主記憶がらデータ
レジスタに読み込む手段と、データレジスタに読み込ま
れたアドレスデータの正当性を検出する手段と、データ
レジスタの内容から第２のテーブルのベースアドレスを
生成する手段と、データレジスタ中のベースアドレスに
デバイスアドレスの下位をオフセットとして加算し、第
２のテーブル内のエントリのアドレスを生成する手段と
、第２のテーブル中のエントリの内容から入出力デバイ
ス制御情報領域のベースアドレスを生成する手段とを有
している。

［実施例］ 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図であ
る。ｌはベースアドレスを格納するレジスタ、２はデバ
イスアドレスを格納するレジスタ、３は加算器、４は主
記憶、５はデータレジスタ、６はアドレスレジスタ、７
はデータレジスタ５の内容の正当性を検出するＶ検出回
路、８はＶ検出の結果を保持するフラグ、９はレジスタ
１の出力とレジスタ５の出力のどちらかを選択するセレ
クタ、１０はレジスタ２の上位己下位とゼロ出力のいず
れかを選択するセレクタ、１１〜１８はデータのバス、
１９は加算器３の結果が出力されるバス、２０〜２２は
データのバス、２３はアドレスバス、２４はデータのバ
ス、２５はデータバスである。

第２図は本発明の一実施例において使用される２つのテ
ーブルと入出力デバイス制御情報領域との関係を示した
図である。

次に、本発明の動作について説明する。

ソフトウェアは、入出力アダプタのデバイスアドレスを
指定し、入出力命令を発行する。入出力命令が発行され
ると、以下のようにして各デバイスに対する入出力ｆｆ
１ＩＪ御ｎＢ域をアクセスする。

レジスタ１に格納されたアドレスは、主記憶４上の第１
のテーブルのベースアドレスであり、デバイスアドレス
の上位をオフセットとして第１のテーブル内のエントリ
のアドレスを指定することができる。

まず、セレクタ９はレジスタ１の出力を、セレクタ１０
はレジスタ２の上位の出力をそれぞれ選択する。加算器
３にはレジスタ１の内容とレジスタ２の上位の内容が入
力される。加算後の結果はアドレスデータとしてアドレ
スレジスタ６に格納される。

次に、アドレスレジスタ６の内容をアドレスとして用い
、主記憶４より第１のテーブルのエントリのデータを読
み出し、レジスタ５に格納する。

第１のテーブルの各エントリには、その内容の正当性を
示すＶビットが存在し、このビットがゼロであった場合
はエントリ中のデータは不正なデータであることを示す
。レジスタ５に格納されたデータは、■検出回路７によ
り正当性がチエツクされ、その結果がフラグ８に保持さ
れる。

次に、レジスタ５のデータが正当であればセレクタ９は
レジスタ５の出力を、セレクタ１０はレジスタ２の下位
の出力をそれぞれ選択する。第１のテーブルの各エント
リには第２のテーブルのベースアドレスが格納されてお
り、加算器３により加算された結果はアドレスレジスタ
６に格納され、アドレスレジスタ６の内容が主記憶４の
アドレスとして用いられ、第２のテーブルのエントリの
データがレジスタ５に読み出される。

第２のテーブルにも第１のテーブルと同様にＶビットが
存在し、ｖ６出ロ路７によりチエツクされる。次に、レ
ジスタ５のデータが正当ならば、セレクタ９はレジスタ
５の出力を、セレクタ１０はバス１５より入力されるセ
ロのデータをそれぞれ選択する。第２のテーブル２の各
エントリには、入出力デバイス制御情報領域のベースア
ドレスが格納されており、加算器３により加算された結
果は、各入出力デバイス制御情報領域のアドレスとして
利用される。

主記憶４には、第２図に示すようにレジスタ１により指
定される第１のテーブルが存（１ニジ、第１のテーブル
の各エントリの内容により第２のテーブルが複数存在し
ている。また、入出力デバイス制御情報領域は、使用し
ているデバイスの数だけ存在するが、第１のテーブル・
第２のテーブル・入出力デバイス制御情報領域は、主記
憶４上の連続した空間に配置する必要は全くなく、未使
用デバイスアドレスに対する入出力制御情報領域は主記
憶４上には存在しない。

［発明の効果］ 以上説明したように本発明は、入出力デバイス制御情報
のアドレスを求めるために、デバイスアドレスの上位を
オフセットとして使用する第１のテーブルと、デバイス
アドレスの下位をオフセットとして使用する第２のテー
ブルの２つのテーブルを用いることによって、入出力デ
バイス制御情報を格納するための主記憶上の空間を最小
限にすることができる。また、未使用のデバイスアドレ
スの入出力デバイス制御情報は存在しないため、各入出
力デバイスにデバイスアドレスを離散的に割当てたとし
ても、主記憶を効率的に使用することができる。さらに
、各テーブルに正当性を示すＶビットを設け、チエツク
する機構を設けたことにより、入出力デバイス制御情報
をアクセスせずに指定されたデバイスアドレスが未使用
であるかどうかが判定でき、より高速な処理を行うこと
ができるという効果がある。

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明において使用される２つのテーブルと入出
力デバイス制御情報領域との関係を示した図である。

１・・・レジスタ、２・・・レジスタ、３・・・加算器
、４・・・主を２憶、５・・・データレジスタ、６・・
・アドレスレジスタ、７・・・Ｖ検出回路、８・・・フ
ラグ、９・・・セレクタ、１０・・・セレクタ、１１〜
１８・・・データのバス、１つ・・・バス、２０〜２２
・・・データのバス、２３・・・アドレスバス、２“４
・・・データのバス、２５・・・データバス。

【図面の簡単な説明】

Claims (1)

1. 【特許請求の範囲】 １、各入出力デバイスごとに割当てられたデバイスアド
   レスを用いて入出力デバイスを制御する情報処理装置に
   おいて、 主記憶をアクセスするためのアドレスを格納する主記憶
   アドレスレジスタと、 主記憶から読み出されたデータを格納するデータレジス
   タと、 前記データレジスタ中のアドレスデータの正当性を検出
   する検出回路と、 前記検出回路により検出した情報を保持するフラグと、 主記憶上の第１のテーブルのベースアドレスを格納する
   ベースレジスタと、 デバイスアドレスを格納するデバイスアドレスレジスタ
   と、 前記データレジスタと前記ベースレジスタを二者択一す
   る第１のセレクタと、 前記デバイスアドレスレジスタの上位と下位とゼロを三
   者択一する第２のセレクタと、 前記第１及び第２のセレクタからの出力を加算する加算
   器とを有し、 前記ベースレジスタとデバイスアドレスの上位を加算し
   、第１のテーブル内のエントリのアドレスを算出し、主
   記憶上の前記エントリの内容を前記データレジスタに格
   納する手段と、 前記データレジスタの内容とデバイスアドレスの下位を
   加算し、第２のテーブル内のエントリのアドレスを算出
   し、主記憶上の前記エントリの内容を前記データレジス
   タに格納する手段と、前記データレジスタの内容とゼロ
   を加算した結果をアドレスとして入出力デバイス制御情
   報領域をアクセスする手段を持つことを特徴とする入出
   力制御方式。