JPH0261034B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、ラスター走査式CRTの画面上の連
続する像点の少くとも１つの可視特性がデイジタ
ル・ビデオ励振波形の連続する画素の値によつて
定義され、かかる各画素は１個または並行な複数
のビデオ・ビツトを含み、CRTの有限ビデオ増
幅器上昇・下降時間によつて導入される像のゆが
みを少くとも部分的に補償するためにビデオ波形
中の選択された画素の継続時間を延長するための
パルス延長回路を備えている型式の、ビデオ表示
装置に関するものである。この種の一つの装置
は、IBM TDB第24巻第11B号P.5794に記載され
IBM8775端末装置に使用されており、もう一つ
は我々の欧州特許出願明細書第0104289号に記載
され特許請求されている。

Ｂ 開示の概要 有限ビデオ増幅器上昇・下降時間によつてデイ
ジタル制御式ラスター走査CRTに導入される像
のゆがみを補償するため、デイジタル・ビデオ励
振波形に選択的パルス延長を加えて、光強度（輝
度）値が相対的に低い画素の直前の各画素の継続
時間を延長する。これは、ビデオ・データ・スト
リーム中の各現画素PEL（Ｎ）をその直前の画素
PEL（Ｎ−１）と比較検査して、直前の画素から
現画素への輝度増加を表すそれらの間の画素境界
遷移を検出することによつて実現される。比較機
構出力の制御下でリタイミング手段１７，１９，
２１，２２が働いて、かかる画素境界遷移と残り
の画素境界遷移との間の予定量（dt）だけ、時間
を前進させる。

実際には、検出された遷移の必要な時間前進量
（dt）に相当する小さな予定量だけ互いに位相が
外れた、基本画素クロツクまたは名目画素クロツ
クが２コピー生成される。画素クロツク・コピー
自体は、名目クロツク・コピーに対して２つのク
ロツク・コピーの刻時遷移が名目画素クロツク・
サイクルの大体中間にくるように、位相が外れて
いる。現画素の方が直前の画素よりも明るいこと
比較機構が示すとき、リタイミング手段の一部分
であるマルチプレクサ２１が、２つの画素クロツ
ク・コピーの早い方のものから継続刻時遷移を選
択するが、現画素の方が直前の画素よりも明るく
ないことを比較機構が示すときは、２つのコピー
の遅い方のものから画素刻時遷移を選択する。

（名目画素クロツクの刻時遷移ではなく）得られ
たリタイムド画素クロツクの各刻時遷移を使つ
て、現画素の輝度値でラツチがセツトされる。
（名目クロツクに対して半画素サイクルだけシフ
トされた）各リタイムド画素クロツク・サイクル
に起こる、変化する出力レベルが、ビデオ増幅器
に供給される必要なパルス延長ビデオ励振波形で
ある。多重レベル輝度システムへの拡張について
も記述されている。

Ｃ 従来技術 高解像度ラスター走査式CRT表示装置のビデ
オ・チヤンネルは、ちらつきを避けるには非常に
速いデータ速度で作動しなければならない。例え
ば、像点120万個、再生周期60Hzの非インターレ
ース・ラスター付きデータ表示装置では、毎秒約
１億画素のピーク・データ速度が必要である。こ
れは10ナノ秒の画素周期に相当する。電子ビーム
の完全変調には、モノクロ管で約35ボルト、カラ
ーで60ボルトまでの陰極励振電圧が必要である。
画素周期に比べて短い時間内にこれらの電圧遷移
を生成するビデオ増幅器を設計することは非常に
難しい。増幅器が単純な２進波形ではなくてアナ
ログ信号を扱わなければならない場合には、特に
そうである。この場合、カラー表示装置では７ナ
ノ秒の10〜90％の上昇、下降時間が現在の技術の
状態であると考えられる。このような増幅器は、
理想的な方形で比べて非常にゆがんだビデオ・パ
ルスを生成する。ユーザにとつて、この効果は、
垂直ストロークで特に目立ち、像点の幅が１しか
ない場合にコントラストが大幅に減る。モノクロ
暗色地明色表示装置（以下では便宜上黒地白色と
呼ぶ）では、ビーム電流が励振電圧のガンマ乗
（ただしガンマは通常は2.2）に比例するため、こ
の問題が最もシビアである。すなわち、単一像点
のコントラストがピーク白色の電圧付近で測定さ
れた励振パルス幅と効果的に関係づけられるが、
これは引用図では白色パルスについて僅か数ミリ
秒である。

黒地白色表示装置で使用され上掲のIBM TDB
に記載されている。この問題に対する既知の一つ
の解決方法は、ビデオ波形をその遅延バージヨン
と論理ORすることによつて、陽（白色）画素の
後端を延長することである。明らかにこの方法で
は、陰画素を短縮することによつて陽画素を長く
するので、黒地白色・白色黒地混合情報を含む表
示装置には適していない。表示画面中の特定領域
の情報がすべて同じ極性を持つことがシステムに
よつて知られているという限られた場合には、こ
の問題が克服できる。この場合、情報極性を示す
信号を供給される２個の排他的ORゲートによつ
て、基本パルス延長回路の前後で、ビデオ信号を
反転することができる。

高密度混合極性表示装置に対処するには、各画
素領域の表示の極性に関する知識がなければなら
ない。極性がわかつている場合でも、高密度表示
装置は、ラスター走査方向に分離された主情報と
極性が逆の像点を多数含み、かかる像点は必然的
に直前の画素の後端の自動的遅延によつて幅が縮
まるはずである。また、この方法は、１画素当り
数ビツトを使う表示装置には拡張できない。

これらの欠点を克服する上記の種類の改良され
た表示装置が、上記の欧州特許出願明細書に記載
されている。ここでは、パルス延長回路が各画素
を少くともその両側の２個の画素と比較検査して
画素の値の予定関係を検出するための解読手段
と、こうして検出された関係にもとづいて異なる
値をもつ連続した画素間の遷移を選択的に前進ま
たは遅延させるためのリタイミング手段を含んで
いる。このシステムがTDB論文に記載されたシ
ステムにまさる利点は、画素が隣接する画素との
関係だけに応じて延長のため選択され、したがつ
て隣接する画素と色または強度が大きく異なる弧
立した画素が、少くとも名目幅を維持したまま、
できれば幅を拡大して同定できることである。

Ｄ 発明が解決しようとする問題点 上記の欧州特許出願明細書に記載されたシステ
ムは、高密度または混合ビデオ・ピクチヤについ
て大幅に改善された視覚的結果をもたらし、既存
技術に比べて表示装置の画面正面性能をかなり向
上させるが、この性能向上の代償として、追加回
路のコストがかかる。すなわち、各画素とその両
隣りの２個の画素の関係だけを検査するという簡
単な場合でも、良好な回路構成は、５段シフト・
レジスタ、複数ビツト比較機構、連関する出力論
理を伴う３段シフト・レジスタ、およびやはり連
関する出力論理を伴う３個の刻時ラツチを含んで
いる。前に説明したように、このシステムはこの
簡単なケースだけに限定されていず、さらにコス
トをかけてより複雑な回路を提供することによ
り、カラーおよびモノクロの像のゆがみをより精
巧に補償することが可能である。

前述のように、像のゆがみの問題は黒地白色表
示装置の場合に最もシビアなことがわかつてい
る。すなわち、無地背景上の幅１画素の垂直な白
い線は事実上消えるが、白地背景上の幅１画素の
垂直な黒い線ははつきりと見える。

Ｅ 問題点を解決するための手段 ゆがみの理由を分析した結果、２レベル（黒
白）高分解能表示装置およびモノクロまたはカラ
ーの多数の「グレイ」レベルを備えた画像表示装
置に適用できるという点で従来の方法に勝さつて
いるだけでなく、比較的コストも低い、この問題
に対する新しい解決方法を考案した。この方法
は、回路構成が節約される上に、従来の方法によ
るものよりも正確な補正を提供すると思われる。

Ｆ 実施例 次に、添付の図面の第４図、第２図、第３図を
参照しながら、問題の分析を示す。第４図は、
CRT表示装置のグリツド（またはカソード）電
圧Vdとビーム電流Ibの関係を示したものである。
ビーム電流は、得られる画面の輝度と直線関係に
ある。印加されるグリツド電圧Vdとビーム電流
Ibの関係は、次式で表される。

Ib＝K.Vdガンマ、（ただし、Ｋとガンマは定数） 第４図には、ガンマの値が１の場合の実線の曲
線とガンマの値が３の場合の破線の曲線の２つが
示してある。実際には、人間の目の反応の非直線
性を補償するために、ガンマ値が2.2のCRTが理
想的であると思われる。

ビデオ増幅器のグリツド電圧とビーム電流の関
係を示した２つの曲線が第２図に示してある。こ
れは、波形３はCRTグリツド電極に入力として
印加されるビデオ信号２レベル波形であり単一ビ
ツトの上昇端と下降端に対応するものである。実
際曲線４はグリツドに実際に発生する電圧Vdの
形を表すものである。しかし、実際にはCRTの
ガンマ値が３の場合グリツド電圧とビーム電流の
関係が非直線性であるため、ビーム電流Ibと光放
射は破線曲線５で表されるものとなる公算が大き
い。したがつて、入力パルスの上昇時間は実際上
より長くなり、下降時間は短くなることがわか
る。その上、ビデオ増幅器の有効パルスの振幅
が、２レベル入力信号波形３の大きさによつて表
される所期の完全な値に達することはなく、また
画面に表示される画素が完全な輝度に達すること
もない。

第３図には、反対の画面状態をもたらす２レベ
ル入力波形の２つの部分が示してある。第１の波
形部分６は、両端に黒色ないし「オフ画素」のあ
る単一の白色ないし「オン画素」を表示するため
にビデオ増幅器に印加される信号を表す。第２の
波形部分７は、黒色ないし「オフ画素」が２つの
白色ないし「オン画素」にはさまれた状態を表示
するために必要な信号を示す。第３図のこの２つ
の入力波形に重ねて、得られる有効ビデオ増幅器
出力波形がそれぞれ実線曲線８および９として示
してある。実際には、これらの波形がCRTのビ
デオ・ガンを励振する。

このように、入力パルス波形の部分６が、黒色
画素の間にはさまれた単一の白色画素の表示を要
求する場合では、得られるビデオ出力パルス８
は、先に第２図に関して説明したように、ゆがん
でいる。すなわち、その方がそれを励振する入力
波形よりも継続時間が短く、その所期の完全な値
に達しない。したがつて、得られる白色画素は所
期のものよりも狭く強度が低くなる。

入力パルス波形７が、白色画素の間にはさまれ
た単一の黒色画素の表示を要求する場合では、ビ
デオ増幅器による入力パルスの上昇端と下降端に
対するレスポンスは全く同じであるが、入力パル
ス状態が逆であるために異なる効果を生じる。図
に示されているように、ビデオ出力パルスは入力
パルスの後端に対応してかなり急速に下降する
が、その後の上昇端に対するレスポンスは比較的
遅い。この効果により、ビデオ出力は入力パルス
が要求するよりも長時間、ダウン・レベルにな
る。したがつて、得られる黒色画素の幅が必要よ
りも広くなる。この黒色画素の幅の拡大は、
CRT画面を見ている人にとつて、白色画素の幅
と強度の減少ほどは目立たない。

複数のグレイ・レベルの波形では、放射光の量
に対する非直線性の効果はかなり大きい。明度の
差は、比較的暗いグレイ・シエードでは圧縮さ
れ、比較的明るいグレイ・シエードでは拡大され
る。したがつて、白色端部だけでなく、暗いグレ
イ・シエードから明るいグレイ・シエードへのす
べての遷移で遅延効果を緩和することが極めて望
ましい。黒色端部または明るいグレイ・シエード
から暗いグレイ・シエードへの遷移に対する補正
は必要がない。

以上の問題分析から、ビデオ増幅器出力の下降
時間に対するガンマの影響は、得られる波形がビ
デオ増幅器の生出力よりも理想的方形エツジに似
ている点で有利なことがわかつた。その結果、
CRTビーム電流が、したがつてCRTの輝度がよ
り速く減少する。一方、遅くなつた上昇時間の影
響はシビアである。ガンマが3.5でビデオ増幅器
のパルス上昇時間が２ナノ秒という典型的な場合
の追加遅延は約1.5ナノ秒であり、画面上で暗か
ら明への遷移を表すビデオ信号の全ステツプで同
じである。

したがつて、この問題の解決方法は、入力画素
波形の上昇端のみを予定量だけ相対的に前進させ
て、当該の特定装置で起こる信号遅延を補償する
ことである。一般にかかる上昇端は、暗い画素の
後に明るい画素がくる場合に起こり、特殊ケース
として黒色画素の後で白色画素がくる場合があ
る。すなわち、第３図で入力波形６の正の部分の
上昇前端は、破線６′として時間的に前進させて
示されており、入力波形７の負の部分の上昇後端
は、破線７′として前進させて示されている。得
られる補正済みのビデオ増幅器出力波形８および
９は、それぞれ曲線８′および９′として破線で示
してある。この入力波形の上昇端の時間シフトの
結果、各ケースで元の未補正入力波形より忠実な
増幅器出力波形が得られる。

明らかに、入力波形の後端を遅延させることに
よつても同じ効果が得られる。重要な要件は、波
形６で表されるような、黒色背景上の白色画素を
表す正の波形部分が時間的に長くなり、波形７で
表されるような白色背景上の黒色画素を表す負の
部分が時間的に短縮されることである。

本発明が完全に理解できるように、次の添付の
図面の第１図、第５図、第６図を参照しながら、
その良好な実施例について説明する。

説明を簡単にするため、第１図に示した実施例
は、モノクロ２レベルすなわち黒地白色表示装置
での実施例である。しかし、前述のように、また
第６図の拡張回路から明らかなように、本発明は
グレイまたはカラーの多数の輝度を表示できるモ
ノクロまたはカラー表示装置にも同様に適用でき
る。

デイジタル・ビデオ波形を使つてラスター走査
式CRTを励振する方法は、コンピユータ・グラ
フイツクス技術で周知であり、このテーマに関す
る沢山の教科書に出ており、また前記の
IBM8775端末装置など市販の製品にも見られる。
したがつて、表示装置のこの態様の細部を示す必
要はないと思われるので、本発明の対象であるパ
ルス延長回路い焦点を絞ることにする。

したがつて、第４図に示すように、CRT表示
用データの各ｎ−ビツト線は、通常はシステム表
示バツフア（図示せず）からステージＳ１〜Sn
を含むｎ−ビツト・シフト・レジスタ１０に並列
にロードされる。この説明では、ロード操作の結
果、シフト・レジスタ１０のレジスタＳ１，Ｓ２
……のうちCRT走査線上に表示する最初の８画
素を含む、左側の８ステージが２進値０、１、
０、０、１、１、０、１を含むものと仮定する。
第５図に波形ａとして示した画素データのこの部
分は、２つの黒色画素（２進０）の間に１つの白
色画素（２進１）を含み、２つの白色画素の間に
１つの黒色画素を含む。

シフト・レジスタの内容は図に示すように、端
末装置１１に印加される画素クロツク波形の予定
遷移によつて、一度に１ステージずつ右から左に
増分刻時される。この実施例では、刻時は画素ク
ロツク波形の上昇端に対応する。画素クロツク波
形は、第５図に波形ｂとして示してある。通常
は、画面に表示すべき画素を表す２進値がレジス
タ１０の一番左側のステージＳ１から各画素クロ
ツク・サイクルに抽出される。次に、得られた波
形ａのような画素２進波形を使つてビデオ増幅器
が励振され、画面上に表示を行う。

しかし、本発明によれば、像の歪みを補償する
ため、暗い画素の後に明るい画素がくるとき、こ
の特定の実施例では黒色画素の次に白色画素がく
るときに生じる２進波形の上昇端を時間的に相対
的に前進させることによつて、ビデオ波形が修正
される。簡単に言えば、これは画素クロツクの遅
延バージヨンを使つて、黒色から白色（または暗
色から明色）への遷移が起こるとき以外は画素波
形をビデオ増幅器にゲートするだけで実現され
る。黒色から白色への遷移が起こつた場合は、そ
の遷移の直後の画素値は非遅延画素クロツクによ
つて刻時される。隣接する強度の異なる画素の間
で起こる遷移は、その２進値を比較することで検
出される。これはシフト・レジスタ１０のステー
ジＳ１からの出力に接続された追加ステージＳ０
によつて実施される。ステージＳ０は、レジスタ
と同じ画素クロツクで刻時され、したがつてステ
ージＳ１中で刻時される各画素値は、１クロツク
周期遅れて追加ステージＳ０中に含まれる。つま
り、ステージＳ１がPEL（Ｎ）を含むとき、追加
ステージＳ０はPEL（Ｎ−１）を含んでいる。

ステージＳ１およびＳ０からの出力線１２およ
び１３は、比較機構１４への入力として接続され
ている。この比較機構は、それに含まれる隣接す
る２つの画素の２進値を連続的に比較する。比較
機構１４からの線１５上の出力は、PEL（Ｎ）＞
PEL（Ｎ−１）のときアツプ・レベルとなる。つ
まり、線１５上に上昇出力があると、現画素すな
わちステージＳ１中のPEL（Ｎ）が先行画素、す
なわちステージＳ０中のPEL（Ｎ−１）よりも明
るい（この例では黒色画素の次に白色画素がく
る）ことを示す。したがつて、先に説明したよう
にこの輝度増加を表す画素波形の上昇端を時間的
に相対的に前進させる必要がある。

波形ａの入力画素データを検査すると、黒色画
素の次に白色画素がくる場合が３例あることがわ
かる。比較機構出力は、各強度増加の検出に続く
画素クロツク・サイクルの継続の結果として（小
さな回路遅延は無視する）高レベルである。波形
ａの画素データに対応する比較機構の出力を波形
ｃとして示してある。正常クロツク・サイクルま
たは遅延クロツク・サイクルからのクロツク・パ
ルスまたは遷移の選択は、線１５上の比較機構出
力波形ｃの制御下でマルチプレクサ１６によつて
行われる。比較機構１４による画素値の比較は連
続操作なので、線１５上の出力信号は暗い画素か
ら明るい画素への遷移の発生後のほぼ１クロツ
ク・サイクルの間良好な状態を保つ。この期間中
にリタイムド・クロツク・パルスまたはクロツク
遷移が生成され、最終的にはそれを使つて当該の
画素値がビデオ増幅器にゲートされる。

画素クロツク・サイクルの途中で刻時遷移が発
生したクロツク波形のコピーが、画素クロツク波
形を端末装置１１から適当な位相シフト回路１７
中を通過させることによつて実現される。この実
施例では、画素クロツク波形は対称なので、簡単
な反転によつて1/2画素サイクルの位相シフトが
極めて容易に実現される。1/2画素クロツク・サ
イクルだけ位相シフトされた画素クロツク波形の
コピーが第５図に波形ｄとして示してあり、これ
を（ ）と名付ける。この元の画素クロツ
クの位相シフトされたコピーが線１８を経てマル
チプレクサ１６に１入力として印加される。さら
に、1/2画素だけ位相シフトされたクロツク波形
がそれ自体別個に遅延回路１９中を通過し、予定
遅延（dt）に等しい小さな追加位相シフトを与え
る。追加遅延された位相シフト・クロツク波形
が、第５図に波形ｅとして示しており、これを
（DELAYEO ）と名付ける。このクロ
ツク波形の遅延コピーが、線２０を経てマルチプ
レクサ１６に第２入力として追加される。比較回
路からの出力が高レベルのとき、シフトされた画
素クロツクの非遅延コピー（ ）からのク
ロツク遷移がマルチプレクサの出力端子にゲート
され、出力が低レベルのときは、シフトされた画
素クロツクの追加遅延コピーからのクロツク遷移
が、マルチプレクサの出力端子にゲートされるよ
うな配置になつている。リタイムド遷移ないし補
正済み遷移マルチプレクサの出力端子から線２１
上に現われる、得られた画素クロツク波形が、第
５図に波形ｆとして示してある。このことから、
波形中の３つのクロツク遷移が波形ｄの1/2画素
だけ位相シフトされたクロツク中の対応する遷移
と一致し、波形中の残りのクロツク遷移は、波形
ｅのこのクロツクの遅延バージヨン中の対応する
遷移と一致することがわかる。

リタイムド・クロツクの刻時遷移が（現画素と
その先行画素の相対値の結果として早から遅か
れ）発生するとき、調整中の現画素は依然として
シフト・レジスタ・ステージＳ１中での問合せに
使用できるので、1/2画素サイクルの位相シフト
の結果、現在元の画素クロツク・サイクルのほぼ
中央で発生する関連する刻時遷移を用いて、その
値を抽出することができる。したがつて、線１２
上で使用できるシフト・レジスタ１０の現ステー
ジＳ１からの出力が、ラツチ２２のデータ入力端
子に連続的に供給される。線２１上のリタイムド
出力画素クロツク波形が、ラツチ２２のクロツク
入力端子に印加される。ラツチのデータ入力端子
に連続的に供給された画素値は、マルチプレクサ
１６からのクロツク波形のリタイムド・クロツク
遷移のタンミング制御下でその出力線２３にゲー
トされる。３つの黒色から白色への遷移が残りの
波形遷移に比べて小さな予定時間間隔（dt）だけ
前進された、得られた選択的に延長された画素デ
ータ波形が、第５図に波形ｇとして示してある。

本発明にもとづく回路構成をグレイまたはカラ
ーの複数輝度レベルを表示するシステム用に拡張
することは、主として第４図の構成要素を必要な
だけ重複させることによつて実現されるが、次に
それについて第６図を参照しながら説明する。す
なわち、各画素の強度値が３ビツトの２進数で表
される。グレイ・レベルが８レベルのシステムの
場合、３ビツトの画素値を刻時するためにそれぞ
れ第１図のシフト・レジスタ１０と同一の３個の
シフト・レジスタ１０．１，１０．２，１０．
３、およびそれぞれシフト・レジスタの出力端子
Ｓ１．１，Ｓ１．２，Ｓ１．３に接続された３個
の追加ステージＳ０．１，Ｓ０．２，Ｓ０．３が
設けられている。比較回路は拡張されて、簡単な
２レベル比較機構ではなく、各画素周期で２つの
３ビツト値を比較して、現画素の強度値が先行画
素を越える毎にアツプ・レベルの出力信号を提供
する働きをするようになる。この比較機構からの
２進出力信号を使つて、マルチプレクサ・ゲート
回路１６によつて正常な1/2画素サイクルだけ位
相シフトされたクロツクからの刻時遷移または追
加遅延クロツクからの刻時遷移が選択される。次
にこれを使つて、現画素強度を表すビツチ値を３
個のシフト・レジスタの当該の３つのステージか
らそれと連関する３個のラツチ２２．１，２２．
２，２２．３を経てゲートし、ビデオ増幅器を励
振する。

２つの複数ビツト２進値を比較するのに適した
比較機構が、第６図のブロツク１４の破線枠中に
示してある。説明のために選んだこの例では、２
つの３ビツト数A0、B0、C0とA1、B1、C1を比
較する。ただし、A0とA1が最上位ビツトであ
る。これ例ではさらに、他A0、B0、C0が画素デ
ータ・ストリームの先行画素の強度を表し、現在
３つの追加ステージＳ０．１，Ｓ０．２，Ｓ０．
３に保持されており、値A1、B1、C1はデータ・
ストリームの現画素の強度を表し、現在３個の並
列シフト・レジスタ１０．１，１０．２，１０．
３の３つのステージＳ１．１，Ｓ１．２，Ｓ１．
３に保持されているものと仮定する。

２つの数中の対応する各ビツト値が、比較機構
への入力として、線１２．１，１２．２，１２．
３および１３．１，１３．２、１３．３を経て３
個のANDゲート２４，２５，２６および２個の
ORゲート２７，２８に同時に印加される。わか
りやすくするため、接続線のシフト・レジスタ・
出力ステージからゲート入力端までの部分は省略
してある。ステージＳ０．１，Ｓ０．２，Ｓ０．
３中の先行画素を表すビツト値を受け取るゲート
への入力は、すべてこの回路図に小円で示すよう
に反転入力である。このゲート配置では、AND
ゲートの出力端子に現われる信号がアツプ・レベ
ルであると、現画素PEL（Ｎ）からのビツト値が
先行画素PEL（Ｎ−１）からの対応するビツト値
よりも大きいことを示す。他のすべての入力条件
は、ダウン・レベルの出力を与える。すなわち、
ANDゲート２４からの信号がアツプ・レベルで
あれば、ビツト条件A1＞A0を示し、ANDゲー
ト２５からの信号がアツプ・レベルであればビツ
ト条件B1＞B0を示し、ANDゲート２６からの信
号がアツプ・レベルであれば、ビツト条件C1＞
C0を表す。明らかなように、ORゲートからの信
号レベル出力は、それに連関するANDゲートの
出力の反転である。すなわち、ORゲート２７ま
たは２８からの出力がないのは、現画素が先行画
素よりも明るい、つまりPEL（Ｎ）＞PEL（Ｎ−
１）の場合だけである。上位ビツトの比較で
PEL（Ｎ）がPEL（Ｎ−１）よりも明るいと示さ
れた場合、連関するORゲート２７または２８か
らの出力を使つて、さらに下位ビツトの比較を行
うことが禁止される。

２つの最上位ビツトの比較の結果を表すORゲ
ート２７からの出力が、別のANDゲート２９に
１入力として印加される。このANDゲート２９
は、上位から２番目のビツトB0とB1を比較する
ANDゲート２５から第２の入力を受け取る。OR
ゲート２７からの出力はさらに３入力ANDゲー
ト３０に入力として印加される。このANDゲー
ト３０は、その第２および第３入力として、上位
から２番目の２つのビツトB0とB1の比較の結果
を表すORゲート２８からの出力と、２つの最下
位ビツトC0とC1の比較の結果を表すANDゲート
２６からの出力を受け取る。３つのANDゲート
２４，２９，３０からの出力が、３入力ORゲー
ト３１に入力として印加される。ANDゲート２
４からORゲート３１を経て、またはANDゲート
２５からANDゲート２９を経て、またはORゲー
ト２８からANDゲート３０を経てアツプ・レベ
ル信号が出ると、PEL（Ｎ）＞PEL（Ｎ−１）の条
件がシークされたことを示す。

要するに、ビツトA1＞ビツトB1であれば、ア
ツプ・レベルの信号がANDゲート２４とORゲー
ト３１を経て出力線１５上をマルチプレクサ１６
にゲートされる。同時に、ORゲート２７からの
ダウン・レベル出力が、ANDゲート２９と３０
と経てゲートされる下位ビツトの比較結果を禁止
する。ビツトA1＜ビツトA0の場合、ORゲート
２７の出力はアツプ・レベルであり、ANDゲー
ト２９の１つの入力端子を能動化にする。ビツト
B1＞ビツトB0の場合、ANDゲート２５からのア
ツプ・レベル出力が動作可能になつたANDゲー
ト２９とORゲート３１を経て出力線１５にゲー
トされる。ビツトA1＞ビツトA0でビツトB1＜ビ
ツトB0の場合、ORゲート２７の出力とORゲー
ト２８の出力が共にアツプ・レベルであり、
ANDゲート３０の２つの入力端子を能動化する。
ビツトC1＞ビツトC0の場合、ANDゲート２６か
らのアツプ・レベル出力が能動化になつたAND
ゲート３０とORゲート３１を経て出力線１５に
ゲートされる。第６図に破線で示した別の論理ス
テージを追加することにより、容易にこの比較機
構を３ビツトを越える画素値を比較するように拡
張できることがわかる。最後に、各種経路による
回路中の信号伝送時間を等しくするために、
ANDゲート２４の出力端子とORゲート３１の入
力端子の間に追加論理ステージ３２が設けられて
いる。

前述のように、この実施例の画素波形は形が対
称であり、単に反転によつて半画素周期の位相シ
フトが実現される。明らかなように、非対称な波
形では異なる位相シフト手段が必要なはずであ
る。したがつて、第６図に示すように、ブロツク
17の破線枠の中の1/2画素周期位相シフトを実現
するための回路は、単純なインバータ３３で表さ
れる。

この1/2画素周期だけ位相シフトされたクロツ
クへの小さな遅延（dt）の付与は、直列接続され
た一連の単純な論理回路によつて提供されるパル
ス伝送遅延によつてもたらされる。１つの遅延値
（dt）ではなく、いくつかの異なる値dt1、dt2、
……dtnを選択する手段を設けると好都合なこと
がわかつている。これらの値は、この回路を使用
する表示装置の動作特性に合わせてそれぞれ個別
に選択できる。ブロツク19の破線枠の中に示すよ
うに、遅延の値は、直列に接続されたANDゲー
ト３４．１，３４．２，３４．３，……３４．
（Ｘ−１）からの様々な点で信号をタツプするこ
とによつて選択される。ゲートはすべて１入力ゲ
ートである。ANDゲート３４．１，３４．２，
……３４．（Ｘ−１）のそれぞれの入力および
ANDゲート３４．（Ｘ−１）の出力からのタツプ
接続が、それぞれ連関する２入力ANDゲート３
５．１，３５．２，……３５．Ｘへの１入力とし
て取り出される。２入力ANDゲートの第２の入
力は、アツプ・レベル信号の印加によつて、選択
されたゲートに先行する回路の個別遅延の合計に
よつて生成される連関する遅延値を選択する働き
をする、そのゲートの選択入力である。遅延選択
ANDゲート３５．１，３５．２，……３５．Ｘ
からの出力はＸ入力ORゲート３６に入力として
供給される。ORゲート３６からの出力は、線２
０であり、遅延位相シフト・クロツク
（DELAYED PEL CL）をマルチプレクサ１６
に１入力として供給する。

したがつて、SELECT（dt1）入力の付勢によ
つてゲート３５．１が選択されると、位相シフト
された画素クロツク波形（PEL CL）が、最短時
間だけ、すなわち、２つの論理装置３５．１と３
６の伝送遅延の和だけ遅延される。SELECT
（dt2）入力の付勢によつてゲート３５．２が選択
されると、位相シフトされた画素クロツク波形が
３つの論理回路３４．１，３５．２，３６の伝送
遅延の和に等しい量だけ遅延される。ゲート３
５．３が選択されると、位相シフトされた画素ク
ロツク波形が３つの論理装置伝送遅延の和だけ遅
延され、以下同様である。直列接続されたすべて
の入力ANDゲート３４．１，３４．２，……３
４．（Ｘ−１）選択ANDゲート２５．Ｘ、ORゲ
ート３６の伝送遅延の和に等しい最大遅延がもた
らされるのは、ANDゲート３５、Ｘへの
SELECT（dtX）入力が付勢されるときである。

第６図の破線枠１６中に示されているマルチプ
レクサは、単に２個のANDゲート３７，３８か
ら構成される。名目クロツク波形またはインバー
タ３３からの1/2画素周期だけ位相シフトされた
クロツク波形が、ANDゲート３７に１入力とし
て印加され、遅延回路１９からの遅延クロツク波
形がANDゲート３８に１入力として印加される。
線上の比較機構出力信号が、第２入力として
ANDゲート３７および３８に印加される。ただ
し、ANDゲート３８の第２入力は第６図の回路
に記号で示してあるように反転入力である。２つ
のANDゲート３７と３８の一方からの出力信号
は、ORゲート３９によつて出力線２１にパスさ
れる。すなわち検査するとわかるように、線１５
上の出力はアツプ・レベルであり、インバータ３
３からの名目1/2画素周期位相シフト・クロツク
が、ORゲート３９を経てゲートされる。線１５
上の出力がダウン・レベルのときは、選択された
追加量（dt1〜dtX）だけ遅延された同じクロツ
ク波形がORゲート３９を経て出力線２１にゲー
トされる。

リタイムド・クロツク遷移を含む、ORゲート
３９からの出力クロツク波形が、並列な３個のラ
ツチ２２．１，２２．２，２２．３のクロツク入
力に印加される。これらのラツチは、それぞれ第
４図に関して説明した２レベルの実施例で必要と
される単一ラツチ２２に対応するものである。当
該の３つのシフト・レジスタ・ステージＳ１．
１，Ｓ１．２，Ｓ１．３からの出力線１２．１，
１２．２，１２．３が、それぞれこれらのラツチ
のデータ入力端子に印加される。わかりやすいよ
うに、接続線のシフト・レジスタ出力端子からラ
ツチ入力端子までの部分は省略してある。したが
つて、この配置では、シフト・レジスタの最終ス
テージＳ１．１，Ｓ１．２，Ｓ１．３中で各画素
クロツク・サイクルに並列に現われる３ビツトの
２進値が、３つのラツチを経て出力線２３．１，
２３．２，２３．３にゲートされる。この３線出
力母線上の信号レベルは、選択された遷移が、上
記に詳しく説明したビデオ増幅器の上昇時間のゆ
がみを補償するためにリタイミングされた表示装
置で表示するためのデータを表す。画素が４ビツ
ト以上で表される場合、図の破線枠で示される追
加ラツチで例示されるように、対応する数の出力
ラツチが必要となる。

Ｇ 発明の効果 CRTビデオ表示装置における像のひずみを補
償する、比較的安価な補償回路が実現された。回
路構成が簡単で、従来のものより正確な補正機能
を提供する。

【図面の簡単な説明】

第１図は、本発明にもとづくパルス延長回路の
計画図を示す。第２図は、ビデオ増幅器のグリツ
ド電圧ビーム電流の関係を示したものであり、波
形３はCRTグリツド電極に印加される入力、実
線４は増幅器の理論的レスポンス、破線５はガン
マ値が３の場合の光放射を示す。第３図は、画面
上で反対の状態をもたらす２レベル入力波形の２
つの部分を示したものである。第４図は、CRT
表示装置のグリツド（またはカソード）電圧Vd
とビーム電流の関係を示したものであり、実線は
ガンマ値が１の場合、破線はガンマ値が３の場合
を示す。第５図は、第１図の回路の動作方式を例
示するための波形を示す。第６図は、複数強度
CRT表示装置で使えるように、第１図の回路を
回路ブロツクの追加により拡張した計画図であ
る。 １……ガンマ値が１の場合のビーム電流、２…
…ガンマ値が３の場合のビーム電流、３……ビデ
オ信号２レベル波形、４……増幅器の理論的レス
ポンス、５……ガンマ値が３の場合の光放射、６
……黒色画素にはさまれた白色画素の入力波形、
６′……上昇前端を時間的に前進させた入力波形、
７……白色画素にはさまれた黒色画素の入力波
形、７′……上昇後端を時間的に前進された入力
波形、８……ビデオ出力波形、８′……補正後の
出力波形、９……ビデオ出力波形、９′……補正
後の出力波形、１０……シフト・レジスタ、１１
……端末装置、１２……出力線、１３……出力
線、１４……比較機構、１５……比較機構出力
線、１６……マルチプレクサ、１７……位相シフ
ト回路、１８……位相シフト回路出力線、１９…
…遅延回路、２０……遅延回路出力線、２１……
マルチプレクサ出力線、２２……ラツチ、２３…
…ラツチ出力線、２４，２５，２６……ANDゲ
ート、２７，２８……ORゲート、２９……AND
ゲート、３０……３入力ANDゲート、３１……
ORゲート、３２……追加論理ステージ、３３…
…インバータ、３４，３５……ANDゲート、３
６……ORゲート、３７，３８……ANDゲート、
３９……ORゲート。

Claims (1)

1. 【特許請求の範囲】 １ ラスター走査式CRT画面上の連続する像点
   の輝度が、デイジタル・ビデオ駆動信号からの連
   続する画素の値によつて定義され、これら画素は
   １個または並列な複数のビデオ・ビツトを含み、
   CRTの有限ビデオ増幅器上昇・下降時間によつ
   てもたらされる像の歪を補償するためにビデオ波
   形中の選択された画素の継続時間を延長するため
   のパルス延長回路を備えている型式のビデオ表示
   装置において、 上記パルス延長回路が、各画素をその直前の画
   素と比較検査して直前の画素から現画素への輝度
   値の増加を示している遷移を検出する比較機構
   と、およびビデオ駆動信号において上記遷移を他
   の遷移に対して予定の時間間隔だけ前進させるリ
   タイミング手段を含むことを特徴とするビデオ表
   示装置。