JP2018036347A

JP2018036347A - 液晶表示装置

Info

Publication number: JP2018036347A
Application number: JP2016167532A
Authority: JP
Inventors: 内山　裕治; Yuji Uchiyama; 裕治内山
Original assignee: JVCKenwood Corp
Current assignee: JVCKenwood Corp
Priority date: 2016-08-30
Filing date: 2016-08-30
Publication date: 2018-03-08

Abstract

【課題】アナログランプ波形のリンギングの発生を抑制することにより、従来よりも階調再現性を向上できる液晶表示装置を提供する。【解決手段】液晶表示装置１は、信号処理部１０と表示画素部１００と水平走査回路２００と垂直走査回路３００とを備える。信号処理部１０は映像信号ＶＤＳが水平方向に階調補正された階調補正映像信号ＳＶＤＳを生成する。表示画素部１００は複数の列データ線Ｄと複数の行走査線Ｇとの各交差部に配置された複数の画素１１０を有する。水平走査回路２００は列データ線Ｄを介して画素１１０に接続され、ランプ波形信号ＶＲＥＦをサンプリングするためのアナログスイッチを列データ線Ｄ毎に有し、階調補正映像信号ＳＶＤＳに基づいてサンプリングされたランプ波形信号ＶＲＥＦを階調駆動電圧ＶＩＤとして対応する列データ線Ｄを介して画素１１０に出力する。【選択図】図１

Description

本発明は、液晶表示装置に関する。

液晶表示装置は、複数の画素で構成された表示画素領域を有している。画素毎の階調データに基づいて液晶表示装置を駆動することにより、画像を階調表示させることができる。

特許文献１には、１水平ライン分の各画素データとカウンタの出力とを比較し、両者が一致したタイミングでアナログランプ波形をサンプリングすることが記載されている。サンプリングされたアナログランプ波形のアナログ電圧が画素に供給されることで、画像を階調表示することができる。

特開平６−１７８２３８号公報

特許文献１に記載されている液晶表示装置では、１水平走査期間内で画素データとカウンタ出力とを比較してアナログランプ波形をサンプリングする。そのため、水平方向で同じ階調の画素が多い場合、その階調のサンプリングタイミングでオフされるアナログスイッチも多くなる。

同時にオフされるアナログスイッチが多いと、アナログランプ波形に対して大きな負荷変動が生じる場合がある。その結果、アナログランプ波形にはこのタイミングで大きなリンギングが発生する。アナログランプ波形のリンギングは、その近傍の階調の再現性を悪化させる要因となる。

本発明は、アナログランプ波形のリンギングの発生を抑制することにより、従来よりも階調再現性を向上させることができる液晶表示装置を提供することを目的とする。

本発明は、映像信号が水平方向に階調補正された階調補正映像信号を生成する信号処理部と、水平方向に配置された複数本の列データ線と、垂直方向に配置された複数本の行走査線との各交差部にマトリクス状に配置された複数個の画素を有する表示画素部と、前記複数本の列データ線を介して前記複数個の画素に接続され、前記階調補正映像信号とランプ波形信号とが入力され、前記ランプ波形信号をサンプリングするためのアナログスイッチを前記列データ線毎に有し、前記階調補正映像信号に基づいてサンプリングされたランプ波形信号を階調駆動電圧として対応する列データ線を介して前記画素に出力する水平走査回路と、前記複数本の行走査線を介して前記複数個の画素に接続され、前記複数本の行走査線を１水平走査期間単位で１本ずつ順次選択する行選択信号を前記複数本の行走査線へ順次出力する垂直走査回路とを備えることを特徴とする液晶表示装置を提供する。

本発明の液晶表示装置によれば、アナログランプ波形のリンギングの発生を抑制することにより、従来よりも階調再現性を向上させることができる。

一実施形態の液晶表示装置を示す構成図である。実施例１の信号処理部を示す構成図である。実施例１における水平方向の階調補正値を示す相関図である。信号処理部により映像信号の映像データを水平方向に階調補正しない場合を説明するための模式図である。実施例２の信号処理部を示す構成図である。実施例２における水平方向の階調補正値を示す相関図である。実施例３の信号処理部を示す構成図である。実施例３における水平方向及び垂直方向の階調補正値を示す相関図である。実施例４の信号処理部を示す構成図である。実施例４における水平方向及び垂直方向の階調補正値を示す相関図である。実施例５の信号処理部を示す構成図である。実施例６の信号処理部を示す構成図である。実施例７の信号処理部を示す構成図である。実施例８の信号処理部を示す構成図である。

図１を用いて、一実施形態の液晶表示装置１の構成例を説明する。液晶表示装置１は、信号処理部１０と、表示画素部１００と、水平走査回路２００と、垂直走査回路３００とを備える。表示画素部１００は、水平方向に配置された複数（ｘ）本の列データ線Ｄ（Ｄ１〜Ｄｘ）と、垂直方向に配置された複数（ｙ）本の行走査線Ｇ（Ｇ１〜Ｇｙ）との各交差部にマトリクス状に配置された複数（ｘ×ｙ）個の画素１１０を有する。

信号処理部１０には、デジタル信号である映像信号ＶＤＳと、映像信号ＶＤＳに同期する、水平同期信号ＳＨＤ及びシフトクロック信号ＳＣＬＫとが入力される。信号処理部１０に、さらに垂直同期信号ＳＶＤが入力されるようにしてもよい。

信号処理部１０は、水平同期信号ＳＨＤとシフトクロック信号ＳＣＬＫとに基づいて、映像信号ＶＤＳの映像データが水平方向に階調補正された階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。信号処理部１０は、水平同期信号ＳＨＤと垂直同期信号ＳＶＤとシフトクロック信号ＳＣＬＫとに基づいて、映像信号ＶＤＳの映像データが水平方向及び垂直方向に階調補正された階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力するようにしてもよい。

階調補正映像信号ＳＶＤＳは、映像信号ＶＤＳが１水平走査期間毎に階調補正されることにより生成される。水平方向で同じ階調の画素が多い場合、映像信号ＶＤＳを１水平走査期間毎に階調補正することにより、階調のサンプリングタイミングを画素１１０毎にずらすことができる。なお、信号処理部１０の具体的な構成例、及び階調補正方法については後述する。

タイミング発生回路２には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤと垂直同期信号ＳＶＤとが入力される。タイミング発生回路２は、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとに基づいて、カウンタクロック信号ＣＣＬＫと、カウンタリセット信号ＣＲＳＴと、全画素リセット信号ＳＥＬＲＳＴとを生成し、水平走査回路２００へ出力する。

タイミング発生回路２は、カウンタクロック信号ＣＣＬＫをランプ波形信号発生回路３へ出力する。タイミング発生回路２は、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤと垂直同期信号ＳＶＤとに基づいて、行選択信号ＶＣＫと垂直リセット信号ＶＳＴとを生成し、垂直走査回路３００へ出力する。

ランプ波形信号発生回路３は、カウンタクロック信号ＣＣＬＫに基づいて、アナログ信号であるランプ波形信号ＶＲＥＦを生成し、水平走査回路２００へ出力する。ランプ波形信号ＶＲＥＦは、１水平走査期間の周期で画素１１０における黒表示の電圧レベルから白表示の電圧レベルに電圧が上昇する方向に変化する周期的な掃引信号のアナログランプ波形で構成されている。

水平走査回路２００は、列データ線Ｄ１〜Ｄｘを介して表示画素部１００の画素１１０に接続されている。例えば列データ線Ｄ１は、表示画素部１００の１列目のｙ個の画素１１０に接続されている。列データ線Ｄ２は、表示画素部１００の２列目のｙ個の画素１１０に接続され、列データ線Ｄｘは、表示画素部１００のｘ列目のｙ個の画素１１０に接続されている。

水平走査回路２００は、シフトレジスタ２０１と、ラッチ回路２０２と、カウンタ回路２０３と、ｘ個のコンパレータ回路２０４（２０４１〜２０４ｘ）と、ｘ個の選択回路２０５（２０５１〜２０５ｘ）とを有する。

シフトレジスタ２０１には、階調補正映像信号ＳＶＤＳとシフトクロック信号ＳＣＬＫとが入力される。シフトレジスタ２０１は、シフトクロック信号ＳＣＬＫに基づいて、階調補正映像信号ＳＶＤＳを、１水平走査期間単位で、１本の行走査線Ｇのｘ個の画素１１０に対応する階調信号ＤＬとして順次入力する。

階調信号ＤＬは、ｎビットの階調データを有している。例えばｎ＝１２ビットとすると、画素１１０毎に４０９６（２^ｎ）階調で階調表示させることができる。シフトレジスタ２０１は、ｎビットの階調データを並列に順次入力してシフトする。例えば表示画素部１００が、フルハイビジョンに対応してｘ＝１９２０の場合には、シフトレジスタ２０１は、１水平走査期間に１９２０個分の画素１１０のそれぞれに対応したｎビットの階調データを入力してシフトする。

ラッチ回路２０２には、１水平ブランキング期間内にラッチ信号ＳＬが入力される。ラッチ回路２０２は、ラッチ信号ＳＬに基づいて、１水平走査期間内に、シフトレジスタ２０１から１本の行走査線Ｇのｘ個の画素１１０に対応する階調信号ＤＬを取り込む。ラッチ回路２０２は、取り込んだｘ個の画素１１０のそれぞれに対応したｎビットの階調データを次の１水平走査期間保持する。

カウンタ回路２０３には、カウンタクロック信号ＣＣＬＫとカウンタリセット信号ＣＲＳＴとが入力される。カウンタ回路２０３は、カウンタクロック信号ＣＣＬＫに基づいて、ｎビットのカウント値ＱＤを順次カウントアップする。これにより、カウンタ回路２０３は、１水平走査期間毎に２^ｎのカウント値ＱＤ（０〜（２^ｎ−１））をコンパレータ回路２０４（２０４１〜２０４ｘ）へ出力する。従って、カウンタ回路２０３は、階調データと同じ階調数のカウント値ＱＤを各コンパレータ回路２０４へ出力する。

コンパレータ回路２０４（２０４１〜２０４ｘ）は、各列データ線Ｄ（Ｄ１〜Ｄｘ）に対応している。各コンパレータ回路２０４には、カウンタ回路２０３からカウント値ＱＤが入力され、ラッチ回路２０２から各画素１１０に対応した階調信号ＤＬが入力される。コンパレータ回路２０４は、階調信号ＤＬの階調データとカウント値ＱＤとをビット毎に比較し、両方が一致したときに一致パルス信号ＡＰを生成し、対応する選択回路２０５へ出力する。

選択回路２０５（２０５１〜２０５ｘ）は、各コンパレータ回路２０４（２０４１〜２０４ｘ）に対応している。選択回路２０５（２０５１〜２０５ｘ）は、各列データ線Ｄ（Ｄ１〜Ｄｘ）に接続されている。例えば選択回路２０５１は、列データ線Ｄ１を介して表示画素部１００の１列目のｙ個の画素１１０に接続されている。また、選択回路２０５２は、列データ線Ｄ２を介して表示画素部１００の２列目のｙ個の画素１１０に接続され、選択回路２０５ｘは、列データ線Ｄｘを介して表示画素部１００のｘ列目のｙ個の画素１１０に接続されている。

各選択回路２０５には、対応するコンパレータ回路２０４から一致パルス信号ＡＰが入力される。また、各選択回路２０５には、ランプ波形信号発生回路３からランプ波形信号ＶＲＥＦが入力され、タイミング発生回路２から全画素リセット信号ＳＥＬＲＳＴが入力される。

選択回路２０５は、サンプリングを開始し、終了するためのアナログスイッチを有する。各選択回路２０５は、１水平ブランキング期間中に、タイミング発生回路２から全画素リセット信号ＳＥＬＲＳＴが入力されることにより、各アナログスイッチがオン状態になり、ランプ波形信号ＶＲＥＦのサンプリングを開始する。選択回路２０５は、一致パルス信号ＡＰの立ち上がりのタイミングでアナログスイッチがオフ状態になり、サンプリングを終了する。

選択回路２０５は、１水平走査期間単位で、全画素リセット信号ＳＥＬＲＳＴの入力から一致パルス信号ＡＰの立ち上がりまでの期間、サンプリングしたランプ波形信号ＶＲＥＦを、アナログ電圧である階調駆動電圧ＶＩＤとして対応する列データ線Ｄへ出力する。選択回路２０５は、一致パルス信号ＡＰの立ち上がりのタイミングでサンプリングをオフすることにより、列データ線Ｄ１に出力する階調駆動電圧ＶＩＤを決定する。例えば、選択回路２０５１は、コンパレータ回路２０４１から出力された一致パルス信号ＡＰの立ち上がりのタイミングでサンプリングしたランプ波形信号ＶＲＥＦを階調駆動電圧ＶＩＤとして列データ線Ｄ１に出力する。

垂直走査回路３００は、行走査線Ｇ（Ｇ１〜Ｇｙ）を介して、表示画素部１００の画素１１０に接続されている。例えば行走査線Ｇ１は、表示画素部１００の１行目のｘ個の画素１１０に接続されている。また、行走査線Ｇ２は、表示画素部１００の２行目のｘ個の画素１１０に接続され、行走査線Ｇｙは、表示画素部１００のｙ行目のｘ個の画素１１０に接続されている。

垂直走査回路３００には、タイミング発生回路２から行選択信号ＶＣＫと垂直リセット信号ＶＳＴとが入力される。垂直走査回路３００は、行走査線Ｇ（Ｇ１〜Ｇｙ）を、１水平走査期間単位で１本ずつ順次選択する行選択信号ＶＣＫを、行走査線Ｇ１から行走査線Ｇｙへ順次出力する。

表示画素部１００の各画素１１０は、画素選択トランジスタ１１１と液晶駆動部１１２とを有する。画素選択トランジスタ１１１は、ゲートが行走査線Ｇに接続され、ドレインが列データ線Ｄに接続され、ソースが液晶駆動部１１２に接続されている。画素選択トランジスタ１１１として薄膜トランジスタを用いてもよい。

画素選択トランジスタ１１１は、垂直走査回路３００から行走査線Ｇを介して入力される行選択信号ＶＣＫに基づいてスイッチング制御される。画素選択トランジスタ１１１が行選択信号ＶＣＫに基づいてオン状態となることにより、階調駆動電圧ＶＩＤが液晶駆動部１１２に印加される。

液晶駆動部１１２は、階調駆動電圧ＶＩＤに基づいて駆動される。これにより、各画素１１０は、印加される階調駆動電圧ＶＩＤの電圧値に応じて階調表示される。表示画素部１００の全ての画素１１０が階調表示されることにより、１フレームの画像を階調表示させることができる。

図２〜図１３を用いて、信号処理部１０の具体的な構成及び階調補正方法の実施例１〜８を説明する。なお、説明をわかりやすくするために、同じ構成部には同じ符号を付す。

図２に示すように、信号処理部１０は、水平カウンタ１１と、ルックアップテーブル（以下、ＬＵＴと称す）１２と、演算部である乗算器１３とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて、水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

アドレス信号ＳＨＣＮＴは、水平方向に順次インクリメントするアドレスデータを有している。ＬＵＴ１２は、アドレス信号ＳＨＣＮＴに基づいて、水平方向の階調を補正するための階調補正信号ＬＵＴＶＤＳを生成し、乗算器１３へ出力する。

階調補正信号ＬＵＴＶＤＳは、画面中央から水平方向に左右対称に変化する階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、図３に示すように、例えば、画面中央から水平方向に左右対称に小さくなる放物線の階調補正値を有する。乗算器１３には、映像信号ＶＤＳと階調補正信号ＬＵＴＶＤＳとが入力される。

乗算器１３は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を乗算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。映像データに図３に示すような階調補正値が乗算されることにより、水平方向の階調が補正される。

ここで、図４（ａ）、図４（ｂ）、及び図４（ｃ）を用いて、映像信号ＶＤＳを信号処理部１０により水平方向に階調補正しない場合を説明する。図４（ａ）〜図４（ｃ）中のＱＤは画素１１０の階調を示している。ＡＰは一致パルス信号を示している。ＳＳは選択回路２０５のアナログスイッチの切り替え信号を示している。ＶＲＥＦはランプ波形信号を示している。

図４（ａ）は、水平方向のｘ個の画素１１０の内、階調ＱＤがｊ−２〜ｊ＋５の範囲の画素１１０が０個の場合を示している。図４（ｂ）は、水平方向のｘ個の画素１１０の内、１０番目の画素１１０の階調ＱＤがｊであり、他の画素１１０は階調ＱＤがｊ−２〜ｊ＋５の範囲にない場合を示している。図４（ｃ）は、水平方向のｘ個の画素１１０の内、１〜１００番目の画素１１０の階調ＱＤがｊであり、他の画素１１０は階調ＱＤがｊ−２〜ｊ＋５の範囲にない場合を示している。

図４（ａ）に示すように、階調ＱＤがｊ−２〜ｊ＋５の範囲の画素１１０が０個の場合、階調ＱＤがｊ−２〜ｊ＋５の範囲において、コンパレータ回路２０４から一致パルス信号ＡＰが選択回路２０５へ入力されない。従って、階調ＱＤがｊ−２〜ｊ＋５の範囲において、オン状態からオフ状態に切り替えられるアナログスイッチも０個であるため、ランプ波形信号ＶＲＥＦは、アナログスイッチがオフ状態に切り替えられることにより発生する負荷変動の影響を受けない。

図４（ｂ）に示すように、階調ＱＤがｊ−２〜ｊ＋５の範囲において、同一階調（ＱＤ＝ｊ）の画素１１０が少ない（１０個）場合、コンパレータ回路２０４から選択回路２０５へ入力される一致パルス信号ＡＰも少ない（１０）。従って、オン状態からオフ状態に切り替えられるアナログスイッチも少ない（１０個）ため、ランプ波形信号ＶＲＥＦは、アナログスイッチがオフ状態に切り替えられることにより発生する負荷変動の影響が小さい。そのため、ランプ波形信号ＶＲＥＦのアナログランプ波形に生じるリンギングは１階調以下のレベルであり、リンギングが生じている１．６セトリング期間（ＣＣＬＫ）においても階調ＱＤの再現性は悪化していない。

図４（ｃ）に示すように、階調ＱＤがｊ−２〜ｊ＋５の範囲において、同一階調（ＱＤ＝ｊ）の画素１１０が多い（３００個）の場合、コンパレータ回路２０４から選択回路２０５へ入力される一致パルス信号ＡＰも多い（３００）。従って、オン状態からオフ状態に切り替えられるアナログスイッチも多い（３００個）ため、ランプ波形信号ＶＲＥＦは、アナログスイッチがオフ状態に切り替えられることにより発生する負荷変動の影響も大きい。そのため、ランプ波形信号ＶＲＥＦのアナログランプ波形に生じるリンギングは１階調以上のレベルとなり、リンギングが生じている５．３セトリング期間（ＣＣＬＫ）では階調ＱＤの再現性は悪化する。

上述した課題に対して、水平方向の複数の画素１１０が同一階調である場合、液晶表示装置１に入力される映像信号ＶＤＳは、水平方向の階調ＱＤが信号処理部１０により補正される。これにより、各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができるため、ランプ波形信号ＶＲＥＦのアナログランプ波形に対する負荷変動を低減させることができる。従って、アナログランプ波形のリンギングの発生が抑制され、従来よりも階調再現性を向上させることができる。

なお、図３では、水平方向の両端（水平左端及び水平右端）の階調補正値を０．９としているが、これに限定されるものではない。各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができれば、階調補正値は１に近い値であることが好ましい。

図５に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である加算器１４とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて、水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。ＬＵＴ１２は、アドレス信号ＳＨＣＮＴに基づいて階調補正信号ＬＵＴＶＤＳを生成し、加算器１４へ出力する。

階調補正信号ＬＵＴＶＤＳは、画面中央から水平方向に左右対称に変化する階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、図６に示すように、例えば、画面中央から水平方向に左右対称に小さくなる放物線の階調補正値を有する。加算器１４には、映像信号ＶＤＳと階調補正信号ＬＵＴＶＤＳとが入力される。

加算器１４は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を加算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。映像データに図６に示すような階調補正値が加算されることにより、水平方向の階調が補正される。

水平方向の複数の画素１１０が同一階調である場合、液晶表示装置１に入力される映像信号ＶＤＳは、水平方向の階調ＱＤが信号処理部１０により補正される。これにより、各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができるため、ランプ波形信号ＶＲＥＦのアナログランプ波形に対する負荷変動を低減させることができる。従って、アナログランプ波形のリンギングの発生が抑制され、従来よりも階調再現性を向上させることができる。

なお、図６では、水平方向の画面中央の階調補正値の係数を０．１としているが、これに限定されるものではない。各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができれば、階調補正値の係数は０に近い値であることが好ましい。

図７に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である乗算器１３と、垂直カウンタ１５とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

垂直カウンタ１５には、水平同期信号ＳＨＤと垂直同期信号ＳＶＤとが入力される。垂直カウンタ１５は、水平同期信号ＳＨＤ及び垂直同期信号ＳＶＤに基づいて垂直方向のアドレス信号ＳＶＣＮＴを生成し、ＬＵＴ１２へ出力する。

アドレス信号ＳＶＣＮＴは、垂直方向に順次インクリメントするアドレス情報を含んでいる。ＬＵＴ１２は、アドレス信号ＳＨＣＮＴとアドレス信号ＳＶＣＮＴとに基づいて、水平方向及び垂直方向の階調を補正するための階調補正信号ＬＵＴＶＤＳを生成し、乗算器１３へ出力する。

階調補正信号ＬＵＴＶＤＳは、画面中央から水平方向に左右対称に変化する階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、図８（ａ）に示すように、例えば、画面中央から水平方向に左右対称に小さくなる放物線の階調補正値を有する。また、階調補正信号ＬＵＴＶＤＳは、画面中央から垂直方向に上下対称に変化する階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、図８（ｂ）に示すように、例えば、画面中央から垂直方向に上下対称に小さくなる放物線の階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、例えば、図８（ａ）に示す階調補正値と図８（ｂ）に示す階調補正値とが乗算または加算された階調補正値を有する。

乗算器１３には、映像信号ＶＤＳと階調補正信号ＬＵＴＶＤＳとが入力される。乗算器１３は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を乗算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。映像データに図８（ａ）及び図８（ｂ）に示すような階調補正値が乗算されることにより、水平方向及び垂直方向の階調が補正される。

さらに垂直方向に階調補正することにより、表示画像の水平方向の階調補正を目立たなくさせることができる。なお、図８（ａ）及び図８（ｂ）では、水平方向の両端（水平左端及び水平右端）の階調補正値、及び垂直方向の両端（垂直上端及び垂直下端）の階調補正値を０．９としているが、これに限定されるものではない。各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができれば、階調補正値は１に近い値であることが好ましい。

図９に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である加算器１４と、垂直カウンタ１５とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

垂直カウンタ１５には、水平同期信号ＳＨＤと垂直同期信号ＳＶＤとが入力される。垂直カウンタ１５は、水平同期信号ＳＨＤ及び垂直同期信号ＳＶＤに基づいて垂直方向のアドレス信号ＳＶＣＮＴを生成し、ＬＵＴ１２へ出力する。ＬＵＴ１２は、アドレス信号ＳＨＣＮＴとアドレス信号ＳＶＣＮＴとに基づいて、水平方向及び垂直方向の階調を補正するための階調補正信号ＬＵＴＶＤＳを生成し、加算器１４へ出力する。

階調補正信号ＬＵＴＶＤＳは、画面中央から水平方向に左右対称に変化する階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、図１０（ａ）に示すように、例えば、画面中央から水平方向に左右対称に小さくなる放物線の階調補正値を有する。また、階調補正信号ＬＵＴＶＤＳは、画面中央から垂直方向に上下対称に変化する階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、図１０（ｂ）に示すように、例えば、画面中央から垂直方向に上下対称に小さくなる放物線の階調補正値を有する。階調補正信号ＬＵＴＶＤＳは、例えば、図１０（ａ）に示す階調補正値と図１０（ｂ）に示す階調補正値とが加算された階調補正値を有する。

加算器１４には、映像信号ＶＤＳと階調補正信号ＬＵＴＶＤＳとが入力される。加算器１４は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を加算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。映像データに図１０（ａ）及び図１０（ｂ）に示すような階調補正値が加算されることにより、水平方向及び垂直方向の階調が補正される。

さらに垂直方向に階調補正することにより、表示画像の水平方向の階調補正を目立たなくさせることができる。なお、図１０（ａ）及び図１０（ｂ）では、水平方向の両端（水平左端及び水平右端）の階調補正値、及び垂直方向の両端（垂直上端及び垂直下端）の階調補正値の係数を０．１としているが、これに限定されるものではない。各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができれば、階調補正値の係数は０に近い値であることが好ましい。

図１１に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である乗算器１３と、信号解析部１６とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

信号解析部１６には、映像信号ＶＤＳが入力される。信号解析部１６は、映像信号ＶＤＳをヒストグラム等を用いて解析し、水平方向における同一階調の画素１１０が所定の数以上か否かを判定し、判定信号ＤＳを生成する。信号解析部１６は、判定信号ＤＳをＬＵＴ１２へ出力し、映像信号ＶＤＳを乗算器１３に出力する。所定の数は、選択回路２０５のアナログスイッチがオフ状態になることより発生するランプ波形信号ＶＲＥＦのアナログランプ波形のリンギングが、その近傍の階調に影響しない数に設定されている。

ＬＵＴ１２は、判定信号ＤＳにより、水平方向における同一階調の画素１１０が所定の数以上である場合には、アドレス信号ＳＨＣＮＴに基づいて、図３に示すように、水平方向の階調を補正するための階調補正信号ＬＵＴＶＤＳを生成し、乗算器１３へ出力する。ＬＵＴ１２は、判定信号ＤＳにより、水平方向における同一階調の画素１１０が所定の数以上ではない場合には、階調補正値を１とする階調補正信号ＬＵＴＶＤＳを乗算器１３へ出力する。

乗算器１３は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を乗算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。水平方向における同一階調の画素１１０が所定の数以上である場合には、映像データに図３に示すような階調補正値が乗算されることにより、水平方向の階調が補正される。なお、水平方向における同一階調の画素１１０が所定の数以上でない場合には、階調補正値が１とされているため、水平方向の階調は補正されない。

これにより、各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができるため、ランプ波形信号ＶＲＥＦのアナログランプ波形に対する負荷変動を低減させることができる。従って、アナログランプ波形のリンギングの発生が抑制され、従来よりも階調再現性を向上させることができる。

図１２に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である加算器１４と、信号解析部１６とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

信号解析部１６には、映像信号ＶＤＳが入力される。信号解析部１６は、映像信号ＶＤＳをヒストグラム等を用いて解析し、水平方向における同一階調の画素１１０が所定の数以上か否かを判定し、判定信号ＤＳを生成する。信号解析部１６は、判定信号ＤＳをＬＵＴ１２へ出力し、映像信号ＶＤＳを加算器１４に出力する。所定の数は、選択回路２０５のアナログスイッチがオフ状態になることより発生するランプ波形信号ＶＲＥＦのアナログランプ波形のリンギングが、その近傍の階調に影響しない数に設定されている。

ＬＵＴ１２は、判定信号ＤＳにより、水平方向における同一階調の画素１１０が所定の数以上である場合には、アドレス信号ＳＨＣＮＴに基づいて、図６に示すように、水平方向の階調を補正するための階調補正信号ＬＵＴＶＤＳを生成し、加算器１４へ出力する。ＬＵＴ１２は、判定信号ＤＳにより、水平方向における同一階調の画素１１０が所定の数以上ではない場合には、階調補正値を０とする階調補正信号ＬＵＴＶＤＳを加算器１４へ出力する。

加算器１４は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を加算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。水平方向における同一階調の画素１１０が所定の数以上である場合には、映像データに図６に示すような階調補正値が加算されることにより、水平方向の階調が補正される。なお、水平方向における同一階調の画素１１０が所定の数以上でない場合には、階調補正値が０とされているため、水平方向の階調は補正されない。

図１３に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である乗算器１３とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

ＬＵＴ１２には、アドレス信号ＳＨＣＮＴと判定信号ＤＳとが入力される。判定信号ＤＳは、水平方向における同一階調の画素１１０が所定の数以上か否かが判定された判定情報を含む。所定の数は、選択回路２０５のアナログスイッチがオフ状態になることより発生するランプ波形信号ＶＲＥＦのアナログランプ波形のリンギングが、その近傍の階調に影響しない数に設定されている。

乗算器１３は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を乗算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。水平方向における同一階調の画素１１０が所定の数以上である場合には、映像データに図３に示すような階調補正値が乗算されることにより、水平方向の階調が補正される。

図１４に示すように、信号処理部１０は、水平カウンタ１１と、ＬＵＴ１２と、演算部である加算器１４とを有する。水平カウンタ１１には、シフトクロック信号ＳＣＬＫと水平同期信号ＳＨＤとが入力される。水平カウンタ１１は、シフトクロック信号ＳＣＬＫ及び水平同期信号ＳＨＤに基づいて水平方向のアドレス信号ＳＨＣＮＴを生成し、ＬＵＴ１２へ出力する。

加算器１４は、映像信号ＶＤＳの映像データに階調補正信号ＬＵＴＶＤＳの階調補正値を加算して階調補正映像信号ＳＶＤＳを生成し、水平走査回路２００へ出力する。水平方向における同一階調の画素１１０が所定の数以上である場合には、映像データに図６に示すような階調補正値が加算されることにより、水平方向の階調が補正される。

本発明は、上述した実施形態及び実施例１〜８に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。

例えば、実施例１〜８では、階調補正信号ＬＵＴＶＤＳは、画面中央から水平方向に左右対称に小さくなる放物線の階調補正値を有するが、画面中央から水平方向に左右対称に大きくなる放物線の階調補正値を有するようにしてもよい。また、階調補正信号ＬＵＴＶＤＳは、各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができれば、放物線以外の階調補正値を有するようにしてもよい。

実施例３及び４では、階調補正信号ＬＵＴＶＤＳは、画面中央から垂直方向に上下対称に小さくなる放物線の階調補正値を有するが、画面中央から垂直方向に上下対称に大きくなる放物線の階調補正値を有するようにしてもよい。また、階調補正信号ＬＵＴＶＤＳは、各選択回路２０５のアナログスイッチがオフ状態になるタイミングをずらすことができれば、放物線以外の階調補正値を有するようにしてもよい。

実施例７及び８では、判定信号ＤＳは、水平方向における同一階調の画素１１０が所定の数以上か否かが判定された判定情報を有するが、信号源がコンピュータグラフィックか否かが判定された判定情報を有するようにしてもよい。コンピュータグラフィックでは、水平方向における複数の画素１１０が同一階調となる可能性が高い。そのため、信号源がコンピュータグラフィックの場合には、映像データに対して、図３または図６に示す階調補正を行ってもよい。

１液晶表示装置
１０信号処理部
１００表示画素部
１１０画素
２００水平走査回路
３００垂直走査回路
ＶＤＳ映像信号
ＳＶＤＳ階調補正映像信号
Ｄ（Ｄ１〜Ｄｘ）列データ線
Ｇ（Ｇ１〜Ｇｙ）行走査線
ＶＲＥＦランプ波形信号
ＶＩＤ階調駆動電圧

Claims

映像信号が水平方向に階調補正された階調補正映像信号を生成する信号処理部と、
水平方向に配置された複数本の列データ線と、垂直方向に配置された複数本の行走査線との各交差部にマトリクス状に配置された複数個の画素を有する表示画素部と、
前記複数本の列データ線を介して前記複数個の画素に接続され、前記階調補正映像信号とランプ波形信号とが入力され、前記ランプ波形信号をサンプリングするためのアナログスイッチを前記列データ線毎に有し、前記階調補正映像信号に基づいてサンプリングされたランプ波形信号を階調駆動電圧として対応する列データ線を介して前記画素に出力する水平走査回路と、
前記複数本の行走査線を介して前記複数個の画素に接続され、前記複数本の行走査線を１水平走査期間単位で１本ずつ順次選択する行選択信号を前記複数本の行走査線へ順次出力する垂直走査回路と、
を備えることを特徴とする液晶表示装置。
前記信号処理部は、
水平方向のアドレス信号を生成する水平カウンタと、
前記アドレス信号に基づいて、水平方向の階調を補正するための階調補正信号を生成するルックアップテーブルと、
前記映像信号の映像データに前記階調補正信号の階調補正値を乗算または加算して前記階調補正映像信号を生成する演算部と、
を備えることを特徴とする請求項１に記載の液晶表示装置。
前記信号処理部は、
水平方向のアドレス信号を生成する水平カウンタと、
前記映像信号を解析し、水平方向における同一階調の画素が所定の数以上か否かを判定し、判定信号を生成する信号解析部と、
前記判定信号により水平方向における同一階調の画素が所定の数以上である場合には、前記アドレス信号に基づいて、水平方向の階調を補正するための階調補正信号を生成するルックアップテーブルと、
前記映像信号の映像データに前記階調補正信号の階調補正値を乗算または加算して前記階調補正映像信号を生成する演算部と、
を備えることを特徴とする請求項１に記載の液晶表示装置。
前記階調補正信号は、画面中央から水平方向に左右対称に変化する階調補正値を有することを特徴とする請求項２または３に記載の液晶表示装置。