JP3288426B2 - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JP3288426B2 JP3288426B2 JP15007692A JP15007692A JP3288426B2 JP 3288426 B2 JP3288426 B2 JP 3288426B2 JP 15007692 A JP15007692 A JP 15007692A JP 15007692 A JP15007692 A JP 15007692A JP 3288426 B2 JP3288426 B2 JP 3288426B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- pixel
- liquid crystal
- signal
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Description
【０００１】
【産業上の利用分野】本発明は、多階調表示を行う液晶
表示装置に関し、さらに詳しくはＡ／Ｄ変換器（アナロ
グ−デジタル変換器）により量子化した画像情報にもと
づいて多階調表示を行う液晶表示装置に関する。
表示装置に関し、さらに詳しくはＡ／Ｄ変換器（アナロ
グ−デジタル変換器）により量子化した画像情報にもと
づいて多階調表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】画像表示にデジタル信号処理を加えるこ
とが一般化してきている。ここで、テレビ等のアナログ
信号をＡ／Ｄ変換すると、階調の連続性を失い表示画像
に偽の輪郭が発生する（量子化雑音）。表示素子として
液晶パネルを使用する液晶テレビでもこのＡ／Ｄ変換器
を使用する方式が多い。動画表示を行うパッシブマトリ
クスパネルでは、輝度信号をＡ／Ｄ変換してからパルス
幅に変調する手法が一般的であり、ＭＩＭ素子を利用し
たアクティブマトリクスパネルでも同様の手法を使える
ことが示されている（特公昭６３−６８５５号公報）。
ところで、液晶テレビでは小型化や携帯性を確保するた
めに４ビットＡ／Ｄ変換器を使用することが多い。しか
し、４ビットデータで可能な表示階調数は１６階調と階
調数が少ないため、量子化雑音が目立つ。
とが一般化してきている。ここで、テレビ等のアナログ
信号をＡ／Ｄ変換すると、階調の連続性を失い表示画像
に偽の輪郭が発生する（量子化雑音）。表示素子として
液晶パネルを使用する液晶テレビでもこのＡ／Ｄ変換器
を使用する方式が多い。動画表示を行うパッシブマトリ
クスパネルでは、輝度信号をＡ／Ｄ変換してからパルス
幅に変調する手法が一般的であり、ＭＩＭ素子を利用し
たアクティブマトリクスパネルでも同様の手法を使える
ことが示されている（特公昭６３−６８５５号公報）。
ところで、液晶テレビでは小型化や携帯性を確保するた
めに４ビットＡ／Ｄ変換器を使用することが多い。しか
し、４ビットデータで可能な表示階調数は１６階調と階
調数が少ないため、量子化雑音が目立つ。
【０００３】図１６にディザ法で画質を改善するシステ
ム例のブロック図を示す。このシステムにおいて、テレ
ビ信号２１００は４ビットＡ／Ｄ変換器２１０１の入力
端子ＩＮに入力しており、Ａ／Ｄ変換された４ビットデ
ータ２１０７は信号電極駆動回路２１０４内のメモリ２
１０２に出力されている。マルチプレクサ２１０３には
上側の基準電圧Ｖｔ１とＶｔ２を切り換える上側スイッ
チ２１１０と下側の基準電圧Ｖｂ１とＶｂ２を切り換え
る下側スイッチ２１１１があり、それぞれのスイッチ２
１１０、２１１１の出力側は４ビットＡ／Ｄ変換器２１
０１の上側基準電圧入力Ｖｒｔと下側基準電圧入力Ｖｒ
ｂに接続している。コントローラ２１０９の出力するク
ロックφ１はマルチプレクサ２１０３に入力し、スイッ
チ２１１０と２１１１を連動して切り換え制御する。
ム例のブロック図を示す。このシステムにおいて、テレ
ビ信号２１００は４ビットＡ／Ｄ変換器２１０１の入力
端子ＩＮに入力しており、Ａ／Ｄ変換された４ビットデ
ータ２１０７は信号電極駆動回路２１０４内のメモリ２
１０２に出力されている。マルチプレクサ２１０３には
上側の基準電圧Ｖｔ１とＶｔ２を切り換える上側スイッ
チ２１１０と下側の基準電圧Ｖｂ１とＶｂ２を切り換え
る下側スイッチ２１１１があり、それぞれのスイッチ２
１１０、２１１１の出力側は４ビットＡ／Ｄ変換器２１
０１の上側基準電圧入力Ｖｒｔと下側基準電圧入力Ｖｒ
ｂに接続している。コントローラ２１０９の出力するク
ロックφ１はマルチプレクサ２１０３に入力し、スイッ
チ２１１０と２１１１を連動して切り換え制御する。
【０００４】また、コントローラ２１０９から走査電極
駆動回路２１０６には、走査開始タイミングを与えるス
タート信号、選択パルスを順次移動させるタイミングを
与えるクロックなどを含む垂直走査用の信号群φ４が出
力している。更に、Ａ／Ｄ変換器２１０１と信号電極駆
動回路２１０４には、おもに水平同期信号を基準にして
作成された信号群であり、データサンプリングクロッ
ク、メモリ２１０２のアドレスを作成するシフトクロッ
ク、メモリ２１０２内でデータを転送するラッチクロッ
ク、パルス幅変調用のタイミングを与える信号等を含む
信号群φ３が出力されている。信号電極駆動回路２１０
４にはメモリ２１０２とパルス幅変調回路２１０５があ
り、液晶パネル２１０８の信号電極の各々に出力端子が
接続している。また、走査電極駆動回路２１０６は液晶
パネル２１０８の走査電極の各々に出力端子が接続して
いる。
駆動回路２１０６には、走査開始タイミングを与えるス
タート信号、選択パルスを順次移動させるタイミングを
与えるクロックなどを含む垂直走査用の信号群φ４が出
力している。更に、Ａ／Ｄ変換器２１０１と信号電極駆
動回路２１０４には、おもに水平同期信号を基準にして
作成された信号群であり、データサンプリングクロッ
ク、メモリ２１０２のアドレスを作成するシフトクロッ
ク、メモリ２１０２内でデータを転送するラッチクロッ
ク、パルス幅変調用のタイミングを与える信号等を含む
信号群φ３が出力されている。信号電極駆動回路２１０
４にはメモリ２１０２とパルス幅変調回路２１０５があ
り、液晶パネル２１０８の信号電極の各々に出力端子が
接続している。また、走査電極駆動回路２１０６は液晶
パネル２１０８の走査電極の各々に出力端子が接続して
いる。
【０００５】図１６においてメモリ２１０２は、４ビッ
トデータ２１０７を逐次読み込み、一水平走査期間の読
み込みが終了したら全データをパルス幅変調器２１０５
に転送する。一般的な線順次走査による表示法では、一
番目の水平走査期間で、Ａ／Ｄ変換器２１０１はテレビ
信号２１００を４ビットデータ２１０７に量子化する。
これをメモリ２１０２に逐次格納する。二番目の水平走
査期間では、まずコントローラ２１０９のクロック群φ
３のラッチクロックにより一番目の水平走査期間で読み
込んだデータを、パルス幅変調器２１０５に転送する。
次に、パルス幅変調器２１０５は転送されたデータをパ
ルス幅変調して液晶パネル２１０８の信号電極に出力す
る。このとき対応する走査電極に走査電極駆動回路２１
０６から選択電圧を出力し、信号電極駆動回路２１０２
が出力する波形とあわせて所望の画素に階調駆動信号を
印加する。これと平行して二番目の水平走査期間のテレ
ビ信号２１００を量子化し、この４ビットデータ２１０
７を逐次メモリ２１０２に格納する。同様にして三番目
の水平走査期間に所望の画素に階調駆動信号の印加とサ
ンプリングを行う。これを全画面について繰り返すこと
により一画面表示を行う。
トデータ２１０７を逐次読み込み、一水平走査期間の読
み込みが終了したら全データをパルス幅変調器２１０５
に転送する。一般的な線順次走査による表示法では、一
番目の水平走査期間で、Ａ／Ｄ変換器２１０１はテレビ
信号２１００を４ビットデータ２１０７に量子化する。
これをメモリ２１０２に逐次格納する。二番目の水平走
査期間では、まずコントローラ２１０９のクロック群φ
３のラッチクロックにより一番目の水平走査期間で読み
込んだデータを、パルス幅変調器２１０５に転送する。
次に、パルス幅変調器２１０５は転送されたデータをパ
ルス幅変調して液晶パネル２１０８の信号電極に出力す
る。このとき対応する走査電極に走査電極駆動回路２１
０６から選択電圧を出力し、信号電極駆動回路２１０２
が出力する波形とあわせて所望の画素に階調駆動信号を
印加する。これと平行して二番目の水平走査期間のテレ
ビ信号２１００を量子化し、この４ビットデータ２１０
７を逐次メモリ２１０２に格納する。同様にして三番目
の水平走査期間に所望の画素に階調駆動信号の印加とサ
ンプリングを行う。これを全画面について繰り返すこと
により一画面表示を行う。
【０００６】図１６に示すシステムにおいて、ディザ法
により３２階調表示をする方法を述べる。説明のため、
Ａ／Ｄ変換器２１０１に入力するテレビ信号２１００は
輝度の均一なラスター信号と仮定する。また液層パネル
２１０８の走査電極数が２４０本でＮＴＳＣ方式のテレ
ビ表示を行うと仮定する。更に、電圧 Ｖｔ１＜Ｖｔ
２、 Ｖｂ１＜Ｖｂ２という関係にあると仮定する。デ
ィザ法は複数のフィールドで階調を表現する方法である
が、画像としては垂直方向の分解能が半減する。
により３２階調表示をする方法を述べる。説明のため、
Ａ／Ｄ変換器２１０１に入力するテレビ信号２１００は
輝度の均一なラスター信号と仮定する。また液層パネル
２１０８の走査電極数が２４０本でＮＴＳＣ方式のテレ
ビ表示を行うと仮定する。更に、電圧 Ｖｔ１＜Ｖｔ
２、 Ｖｂ１＜Ｖｂ２という関係にあると仮定する。デ
ィザ法は複数のフィールドで階調を表現する方法である
が、画像としては垂直方向の分解能が半減する。
【０００７】２つのフィールドによるディザ法では、ま
ず第１フィールドでＡ／Ｄ変換用の基準電圧対をＶｔ１
とＶｂ１の組としてラスター信号を第ｎ階調に変換し画
素に電圧印加をする。次に、第２フィールドでは基準電
圧対をＶｔ２とＶｂ２に切り換え、Ａ／Ｄ変換器２１０
１はラスター信号を波高値の高低差により第ｎ階調か第
ｎ−１階調に変換する。第１フィールドと第２フィール
ドとも第ｎ階調に変換する場合には視覚上第ｎ階調と知
覚する。一方第１フィールドで第ｎ階調、第２フィール
ドで第ｎ−１階調に変換する場合には視覚上、平均化を
行い第ｎ−０．５階調として知覚する。このようにして
０．５階調刻みの表示が可能となり４ビットＡ／Ｄ変換
器２１０１を使用しても３２階調表示が可能となる。こ
こで、１フィールドの周期が１／６０秒とすれば、２つ
のフィールドによるこのディザ法の周期は１／３０秒で
あるのでフリッカの発生はない。なお液晶の応答性に基
づいてもディザ法は説明できる。
ず第１フィールドでＡ／Ｄ変換用の基準電圧対をＶｔ１
とＶｂ１の組としてラスター信号を第ｎ階調に変換し画
素に電圧印加をする。次に、第２フィールドでは基準電
圧対をＶｔ２とＶｂ２に切り換え、Ａ／Ｄ変換器２１０
１はラスター信号を波高値の高低差により第ｎ階調か第
ｎ−１階調に変換する。第１フィールドと第２フィール
ドとも第ｎ階調に変換する場合には視覚上第ｎ階調と知
覚する。一方第１フィールドで第ｎ階調、第２フィール
ドで第ｎ−１階調に変換する場合には視覚上、平均化を
行い第ｎ−０．５階調として知覚する。このようにして
０．５階調刻みの表示が可能となり４ビットＡ／Ｄ変換
器２１０１を使用しても３２階調表示が可能となる。こ
こで、１フィールドの周期が１／６０秒とすれば、２つ
のフィールドによるこのディザ法の周期は１／３０秒で
あるのでフリッカの発生はない。なお液晶の応答性に基
づいてもディザ法は説明できる。
【０００８】この他に２値表示の液晶パネルで階調表示
を行う方法として時分割法と面積階調法がある。時分割
法は画素の透過状態（以下オンと称する）の時間と非透
過状態（以下オフと称する）の時間の比を表示階調に対
応させて平均的な透過光量を調節する。面積階調法は画
素をサブ画素にわけ、オン状態のサブ画素とオフ状態の
サブ画素の面積比と階調とを対応させ視覚の空間的な平
均化作用を利用する。
を行う方法として時分割法と面積階調法がある。時分割
法は画素の透過状態（以下オンと称する）の時間と非透
過状態（以下オフと称する）の時間の比を表示階調に対
応させて平均的な透過光量を調節する。面積階調法は画
素をサブ画素にわけ、オン状態のサブ画素とオフ状態の
サブ画素の面積比と階調とを対応させ視覚の空間的な平
均化作用を利用する。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術には各種の問題点が指摘されている。ＭＩＭ
素子等を用いたアクティブマトリクス駆動方式の液晶表
示装置では表示画像のコントラストがＣＲＴに匹敵する
ほど高い。ＣＲＴでは６４階調表示の品質を「妨害がわ
かるが気にならない程度」としているので、画像品位を
問題にする液晶表示装置でもこの６４階調表示を最低限
の目安にする必要がある。パルス幅変調のみで６４階調
表示を実現するにはＡ／Ｄ変換器を６ビット化し、６ビ
ットデータの信号処理を行えばよい。しかし、Ａ／Ｄ変
換器のビット数を１だけ増やすとＡ／Ｄ変換器内のコン
パレータ数は２倍になり、ドライバー部に用いるメモリ
数も２倍になる。このようにすると回路の大型化とコス
トアップを招くという問題が生じてくる。
た従来技術には各種の問題点が指摘されている。ＭＩＭ
素子等を用いたアクティブマトリクス駆動方式の液晶表
示装置では表示画像のコントラストがＣＲＴに匹敵する
ほど高い。ＣＲＴでは６４階調表示の品質を「妨害がわ
かるが気にならない程度」としているので、画像品位を
問題にする液晶表示装置でもこの６４階調表示を最低限
の目安にする必要がある。パルス幅変調のみで６４階調
表示を実現するにはＡ／Ｄ変換器を６ビット化し、６ビ
ットデータの信号処理を行えばよい。しかし、Ａ／Ｄ変
換器のビット数を１だけ増やすとＡ／Ｄ変換器内のコン
パレータ数は２倍になり、ドライバー部に用いるメモリ
数も２倍になる。このようにすると回路の大型化とコス
トアップを招くという問題が生じてくる。
【００１０】４ビットＡ／Ｄ変換器を使用しディザ法で
６４階調表示を行うには、４つの画面（テレビでは４フ
ィールド）を用いて表示すればよい。これは、１／４Ｌ
ＳＢごとにシフトした上下の４組の基準電圧対を画面ご
とに切り換える方法である。しかし、人間の目の特性上
約３０Ｈｚ以上の周波数で明るさが変化する場合は、明
るさはその時間平均として捕らえる事になるが、この周
期以下では明るさの変化をフリッカとして認識する。発
明者の実験によると、テレビ画像表示時にフィールドご
とに上下の４組の基準電圧対を切り換えた場合、約１５
Ｈｚのフリッカが生じ、たいへん気になった。このよう
に小規模なＡ／Ｄ変換器でディザ法を拡張し多階調表示
を行うとフリッカ障害が発生するという問題がある。
６４階調表示を行うには、４つの画面（テレビでは４フ
ィールド）を用いて表示すればよい。これは、１／４Ｌ
ＳＢごとにシフトした上下の４組の基準電圧対を画面ご
とに切り換える方法である。しかし、人間の目の特性上
約３０Ｈｚ以上の周波数で明るさが変化する場合は、明
るさはその時間平均として捕らえる事になるが、この周
期以下では明るさの変化をフリッカとして認識する。発
明者の実験によると、テレビ画像表示時にフィールドご
とに上下の４組の基準電圧対を切り換えた場合、約１５
Ｈｚのフリッカが生じ、たいへん気になった。このよう
に小規模なＡ／Ｄ変換器でディザ法を拡張し多階調表示
を行うとフリッカ障害が発生するという問題がある。
【００１１】面積階調法で多階調表示を行うには画素を
サブ画素に分割する。最も少ない分割法として、例えば
１６階調表示では４個のサブ画素に分割し、それぞれの
面積比を１：２：４：８にする。そして階調データによ
り光を透過させる画素と透過させない画素を選択する。
この方式で６４階調まで表示可能にするには画素を６個
のサブ画素に分割し、それぞれのサブ画素を独立に駆動
制御する必要が生じる。このように面積階調法では多階
調表示に際して画素数の増大をまねき、さらに制御線数
も増加するという問題がある。
サブ画素に分割する。最も少ない分割法として、例えば
１６階調表示では４個のサブ画素に分割し、それぞれの
面積比を１：２：４：８にする。そして階調データによ
り光を透過させる画素と透過させない画素を選択する。
この方式で６４階調まで表示可能にするには画素を６個
のサブ画素に分割し、それぞれのサブ画素を独立に駆動
制御する必要が生じる。このように面積階調法では多階
調表示に際して画素数の増大をまねき、さらに制御線数
も増加するという問題がある。
【００１２】本発明の目的は、以上のような問題点を解
決した、小規模なＡ／Ｄ変換器で高品質な多階調表示の
できる液晶表示装置を提供することにある。
決した、小規模なＡ／Ｄ変換器で高品質な多階調表示の
できる液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、Ａ／Ｄ変換器と液晶パネルを備え、表示
画像信号を基準電圧に基づいて、Ａ／Ｄ変換器により量
子化された表示データに変換し、液晶パネルの信号電極
に前記表示データに基づく信号電極駆動信号を印加し、
液晶パネルの走査電極を順次選択して、前記表示データ
を液晶パネルに表示する液晶表示装置の駆動方法におい
て、複数の前記基準電圧出力をもつ複数の基準電圧グル
ープを設け、前記基準電圧を互いに他のグループの基準
電圧と異なる値に設定し、フィールド毎に一定の周期
で、前記基準電圧グループを選択し、各フィールド内で
は走査電極毎、または、Ａ／Ｄ変換器のサンプリング周
期毎に所定の周期で前記基準電圧出力の電圧を選択して
Ａ／Ｄ変換し、前記表示データを液晶パネルに表示する
ことを特徴としている。更に本発明は、フィールド毎に
一定の周期で、前記基準電圧グループを選択し、各フィ
ールド内ではＡ／Ｄ変換器のサンプリング周期毎に所定
の周期で前記基準電圧出力の電圧を選択するとともに、
走査電極毎にサンプリング周期と基準電圧の対応を１周
期づつずらせて基準電圧を選択してＡ／Ｄ変換し、前記
表示データを液晶パネルに表示することを特徴としてい
る。
に、本発明は、Ａ／Ｄ変換器と液晶パネルを備え、表示
画像信号を基準電圧に基づいて、Ａ／Ｄ変換器により量
子化された表示データに変換し、液晶パネルの信号電極
に前記表示データに基づく信号電極駆動信号を印加し、
液晶パネルの走査電極を順次選択して、前記表示データ
を液晶パネルに表示する液晶表示装置の駆動方法におい
て、複数の前記基準電圧出力をもつ複数の基準電圧グル
ープを設け、前記基準電圧を互いに他のグループの基準
電圧と異なる値に設定し、フィールド毎に一定の周期
で、前記基準電圧グループを選択し、各フィールド内で
は走査電極毎、または、Ａ／Ｄ変換器のサンプリング周
期毎に所定の周期で前記基準電圧出力の電圧を選択して
Ａ／Ｄ変換し、前記表示データを液晶パネルに表示する
ことを特徴としている。更に本発明は、フィールド毎に
一定の周期で、前記基準電圧グループを選択し、各フィ
ールド内ではＡ／Ｄ変換器のサンプリング周期毎に所定
の周期で前記基準電圧出力の電圧を選択するとともに、
走査電極毎にサンプリング周期と基準電圧の対応を１周
期づつずらせて基準電圧を選択してＡ／Ｄ変換し、前記
表示データを液晶パネルに表示することを特徴としてい
る。
【００１４】
【作用】各画素に於いては、ディザ法を用いることによ
りＡ／Ｄ変換器の分解能から得られる階調数に基準電圧
のグループの数を乗じた階調数の表示を行う。さらに、
たとえば隣接する二画素に於いてそれぞれ異なった基準
電圧によるＡ／Ｄ変換をするとすれば、二画素の平均と
して捕らえ直す面積階調により、さらに２倍の階調数に
よる表示を行える。すなわち、全体ではＡ／Ｄ変換器の
分解能から得られる階調数にディザ法の階調の効果と面
積階調の効果が乗じられた階調数による表示が可能とな
る。
りＡ／Ｄ変換器の分解能から得られる階調数に基準電圧
のグループの数を乗じた階調数の表示を行う。さらに、
たとえば隣接する二画素に於いてそれぞれ異なった基準
電圧によるＡ／Ｄ変換をするとすれば、二画素の平均と
して捕らえ直す面積階調により、さらに２倍の階調数に
よる表示を行える。すなわち、全体ではＡ／Ｄ変換器の
分解能から得られる階調数にディザ法の階調の効果と面
積階調の効果が乗じられた階調数による表示が可能とな
る。
【００１５】
【実施例１】以下、本発明による第１の実施例を図１〜
図６を用いて説明する。図１は本実施例の液晶表示装置
のブロック図であり、Ａ／Ｄ変換器の基準電圧対の組数
ｎを２と仮定している。図１において４つの上側の基準
電圧Ｖｔ１〜Ｖｔ４のうちの一つ（図中ではＶｔ１）が
４ビットＡ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔ
に、マルチプレクサ１０４内の４入力スイッチを介して
接続しており、同様に下側の基準電圧Ｖｂ１〜Ｖｂ４の
うち一つ（図中ではＶｂ１）が下側基準電圧入力Ｖｒｂ
に接続している。テレビ信号１１７がＡ／Ｄ変換器１０
６の入力端子ＩＮに接続しており、Ａ／Ｄ変換器１０６
の出力データはデータバス１０８を介して、信号電極駆
動回路１１０内のメモリ１１０ａに接続している。信号
電極駆動回路１１０はメモリ１１０ａとパルス幅変調器
１１０ｂにより構成され、その出力端子は液晶表示パネ
ル１１２の信号電極と接続する。コントローラ１１４は
クロックφ１とφ２をマルチプレクサ１０４に、信号群
φ３をＡ／Ｄ変換器１０６と信号電極駆動回路１１０
に、信号群φ４を走査電極駆動回路１１６に出力してい
る。
図６を用いて説明する。図１は本実施例の液晶表示装置
のブロック図であり、Ａ／Ｄ変換器の基準電圧対の組数
ｎを２と仮定している。図１において４つの上側の基準
電圧Ｖｔ１〜Ｖｔ４のうちの一つ（図中ではＶｔ１）が
４ビットＡ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔ
に、マルチプレクサ１０４内の４入力スイッチを介して
接続しており、同様に下側の基準電圧Ｖｂ１〜Ｖｂ４の
うち一つ（図中ではＶｂ１）が下側基準電圧入力Ｖｒｂ
に接続している。テレビ信号１１７がＡ／Ｄ変換器１０
６の入力端子ＩＮに接続しており、Ａ／Ｄ変換器１０６
の出力データはデータバス１０８を介して、信号電極駆
動回路１１０内のメモリ１１０ａに接続している。信号
電極駆動回路１１０はメモリ１１０ａとパルス幅変調器
１１０ｂにより構成され、その出力端子は液晶表示パネ
ル１１２の信号電極と接続する。コントローラ１１４は
クロックφ１とφ２をマルチプレクサ１０４に、信号群
φ３をＡ／Ｄ変換器１０６と信号電極駆動回路１１０
に、信号群φ４を走査電極駆動回路１１６に出力してい
る。
【００１６】Ａ／Ｄ変換器１０６の上側及び下側の基準
電圧Ｖｔ２〜Ｖｔ４及びＶｂ２〜Ｖｂ４は４ビットＡ／
Ｄ変換器の電圧分解能（以下ＬＳＢと称する）で換算し
て上下の基準電圧Ｖｔ１及びＶｂ１より高い方向に１／
４ＬＳＢずつシフトした電圧値に設定する。すなわち、 Ｖｂ２＝Ｖｂ１＋ １／４ＬＳＢ Ｖｂ３＝Ｖｂ１＋ ２／４ＬＳＢ Ｖｂ４＝Ｖｂ１＋ ３／４ＬＳＢ Ｖｔ２＝Ｖｔ１＋ １／４ＬＳＢ Ｖｔ３＝Ｖｔ１＋ ２／４ＬＳＢ Ｖｔ４＝Ｖｔ１＋ ３／４ＬＳＢ となる。
電圧Ｖｔ２〜Ｖｔ４及びＶｂ２〜Ｖｂ４は４ビットＡ／
Ｄ変換器の電圧分解能（以下ＬＳＢと称する）で換算し
て上下の基準電圧Ｖｔ１及びＶｂ１より高い方向に１／
４ＬＳＢずつシフトした電圧値に設定する。すなわち、 Ｖｂ２＝Ｖｂ１＋ １／４ＬＳＢ Ｖｂ３＝Ｖｂ１＋ ２／４ＬＳＢ Ｖｂ４＝Ｖｂ１＋ ３／４ＬＳＢ Ｖｔ２＝Ｖｔ１＋ １／４ＬＳＢ Ｖｔ３＝Ｖｔ１＋ ２／４ＬＳＢ Ｖｔ４＝Ｖｔ１＋ ３／４ＬＳＢ となる。
【００１７】この際、下側の基準電圧Ｖｂ１をテレビ信
号１１７の黒レベルに、上側の基準電圧Ｖｔ４を白レベ
ルに合わせる。尚、各基準電圧のＶｂ１、Ｖｔ１に対し
てシフトする方向は低い方向でも良く、この時には下側
の基準電圧Ｖｂ４を黒レベル、上側の基準電圧Ｖｔ１を
白レベルに合わせる。ここで、上下の基準電圧Ｖｔ１と
Ｖｂ１、Ｖｔ２とＶｂ２、Ｖｔ３とＶｂ３、Ｖｔ４とＶ
ｂ４はそれぞれ基準電圧対となるので説明の都合上、以
下それぞれ基準電圧対Ｖｔ１−Ｖｂ１，Ｖｔ２−Ｖｂ
２，Ｖｔ３−Ｖｂ３，Ｖｔ４−Ｖｂ４と表記する。第１
フィールドでは上記のように設定した基準電圧対群Ｖｔ
１−Ｖｂ１，Ｖｔ２−Ｖｂ２，Ｖｔ３−Ｖｂ３，Ｖｔ４
−Ｖｂ４のうち２対をマルチプレクサ１０４により切り
換えてＡ／Ｄ変換器１０６の上側と下側基準電圧入力Ｖ
ｒｔ、Ｖｒｂに接続する。同様に第２フィールドでは残
りの２対の基準電圧対をマルチプレクサ１０４により切
り換えてＡ／Ｄ変換器１０６の上側と下側基準電圧入力
Ｖｒｔ、Ｖｒｂに接続する。ＮＴＳＣ方式のテレビ信号
１１７は２つのフィールドで１フレームを構成しフレー
ム周期は１／３０秒である。ディザ法を行うための基準
電圧対の切り換えはフィールドごとに行えば１／３０秒
周期となり、見た目にフリッカとして認識することはな
い。
号１１７の黒レベルに、上側の基準電圧Ｖｔ４を白レベ
ルに合わせる。尚、各基準電圧のＶｂ１、Ｖｔ１に対し
てシフトする方向は低い方向でも良く、この時には下側
の基準電圧Ｖｂ４を黒レベル、上側の基準電圧Ｖｔ１を
白レベルに合わせる。ここで、上下の基準電圧Ｖｔ１と
Ｖｂ１、Ｖｔ２とＶｂ２、Ｖｔ３とＶｂ３、Ｖｔ４とＶ
ｂ４はそれぞれ基準電圧対となるので説明の都合上、以
下それぞれ基準電圧対Ｖｔ１−Ｖｂ１，Ｖｔ２−Ｖｂ
２，Ｖｔ３−Ｖｂ３，Ｖｔ４−Ｖｂ４と表記する。第１
フィールドでは上記のように設定した基準電圧対群Ｖｔ
１−Ｖｂ１，Ｖｔ２−Ｖｂ２，Ｖｔ３−Ｖｂ３，Ｖｔ４
−Ｖｂ４のうち２対をマルチプレクサ１０４により切り
換えてＡ／Ｄ変換器１０６の上側と下側基準電圧入力Ｖ
ｒｔ、Ｖｒｂに接続する。同様に第２フィールドでは残
りの２対の基準電圧対をマルチプレクサ１０４により切
り換えてＡ／Ｄ変換器１０６の上側と下側基準電圧入力
Ｖｒｔ、Ｖｒｂに接続する。ＮＴＳＣ方式のテレビ信号
１１７は２つのフィールドで１フレームを構成しフレー
ム周期は１／３０秒である。ディザ法を行うための基準
電圧対の切り換えはフィールドごとに行えば１／３０秒
周期となり、見た目にフリッカとして認識することはな
い。
【００１８】表１は図１の実施例１でマルチプレクサ１
０４に入力するクロックφ１とφ２と上下の基準電圧Ｖ
ｔ１，Ｖｔ２，Ｖｔ３，Ｖｔ４，Ｖｂ１，Ｖｂ２，Ｖｂ
３，Ｖｂ４と上下の基準電圧入力Ｖｒｔ，Ｖｒｂの接続
関係を設定する表である。クロックφ１がハイレベル
（表の中では１で表記）、クロックφ２がローレベル
（表の中では０で表記）のとき、上側基準電圧入力Ｖｒ
ｔに上側の基準電圧Ｖｔ１，下側基準電圧入力Ｖｒｂに
下側の基準電圧Ｖｂ１が入力する。同様にクロックφ１
とφ２がハイレベルのとき、Ｖｒｔ，Ｖｒｂにそれぞれ
Ｖｔ３，Ｖｂ３が入力し、クロックφ１とφ２がローレ
ベルのときは、Ｖｔ４，Ｖｂ４が、クロックφ１とφ２
がローレベルとハイレベルのときは、Ｖｔ２，Ｖｂ２が
入力する。
０４に入力するクロックφ１とφ２と上下の基準電圧Ｖ
ｔ１，Ｖｔ２，Ｖｔ３，Ｖｔ４，Ｖｂ１，Ｖｂ２，Ｖｂ
３，Ｖｂ４と上下の基準電圧入力Ｖｒｔ，Ｖｒｂの接続
関係を設定する表である。クロックφ１がハイレベル
（表の中では１で表記）、クロックφ２がローレベル
（表の中では０で表記）のとき、上側基準電圧入力Ｖｒ
ｔに上側の基準電圧Ｖｔ１，下側基準電圧入力Ｖｒｂに
下側の基準電圧Ｖｂ１が入力する。同様にクロックφ１
とφ２がハイレベルのとき、Ｖｒｔ，Ｖｒｂにそれぞれ
Ｖｔ３，Ｖｂ３が入力し、クロックφ１とφ２がローレ
ベルのときは、Ｖｔ４，Ｖｂ４が、クロックφ１とφ２
がローレベルとハイレベルのときは、Ｖｔ２，Ｖｂ２が
入力する。
【００１９】表２は本実施例でディザ法を適用する際の
画素Ａと画素Ｂに対する基準電圧対を示したものであ
る。ここで画素Ａ、画素Ｂは互いに隣り合い、走査電極
を異にする２つの画素である。画素Ａに表示する信号は
第１，２フィールドでそれぞれ基準電圧対Ｖｔ１−Ｖｂ
１，Ｖｔ４−Ｖｂ４によりＡ／Ｄ変換する。同様に第２
の画素としての画素Ｂに表示する信号は第１，２フィー
ルドでそれぞれ基準電圧対Ｖｔ３−Ｖｂ３，Ｖｔ２−Ｖ
ｂ２でＡ／Ｄ変換する。
画素Ａと画素Ｂに対する基準電圧対を示したものであ
る。ここで画素Ａ、画素Ｂは互いに隣り合い、走査電極
を異にする２つの画素である。画素Ａに表示する信号は
第１，２フィールドでそれぞれ基準電圧対Ｖｔ１−Ｖｂ
１，Ｖｔ４−Ｖｂ４によりＡ／Ｄ変換する。同様に第２
の画素としての画素Ｂに表示する信号は第１，２フィー
ルドでそれぞれ基準電圧対Ｖｔ３−Ｖｂ３，Ｖｔ２−Ｖ
ｂ２でＡ／Ｄ変換する。
【００２０】
【００２１】
【００２２】本実施例の駆動におけるタイミングチャー
トを図２と図３に示す。図２はテレビ信号１１７の第１
フィールドにおけるタイミングチャートである。図２に
おいて、（Ａ）のＡＩＮはＡ／Ｄ変換器１０６に入力す
るテレビ信号１１７であり、液晶パネル１１２の上から
１，２，３，４番目の走査電極上の画素群で表示する信
号成分を丸で囲んだ数字１，２，３，４として示してい
る。（Ｂ）は第１フィールドではハイレベルとなるクロ
ックφ１、（Ｃ）は走査信号が奇数番目か偶数番目かで
ローレベルとハイレベルにの切り換わるクロックφ２、
（Ｄ）は信号群φ３のなかの代表例として示すＡ／Ｄ変
換器１０６のサンプリングクロックφ３ａである。
（Ｅ）はＡ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔ
の電位であり、マルチプレクサ１０４を介して入力され
る上側の基準電圧Ｖｔ１〜Ｖｔ４のいずれかの電位であ
る。（Ｆ）はＡ／Ｄ変換器１０６の下側基準電圧入力Ｖ
ｒｂの電位であり、マルチプレクサ１０４を介して入力
される下側の基準電圧Ｖｂ１〜Ｖｂ４のいずれかの電位
である。なお（Ｄ）のサンプリングクロックφ３ａは本
実施例の動作タイミングには関係がなく、単に信号の相
互関係を示しているのみであり、現実の１水平走査期間
で数１００回サンプリングするものを１０回に模式化し
て表している。
トを図２と図３に示す。図２はテレビ信号１１７の第１
フィールドにおけるタイミングチャートである。図２に
おいて、（Ａ）のＡＩＮはＡ／Ｄ変換器１０６に入力す
るテレビ信号１１７であり、液晶パネル１１２の上から
１，２，３，４番目の走査電極上の画素群で表示する信
号成分を丸で囲んだ数字１，２，３，４として示してい
る。（Ｂ）は第１フィールドではハイレベルとなるクロ
ックφ１、（Ｃ）は走査信号が奇数番目か偶数番目かで
ローレベルとハイレベルにの切り換わるクロックφ２、
（Ｄ）は信号群φ３のなかの代表例として示すＡ／Ｄ変
換器１０６のサンプリングクロックφ３ａである。
（Ｅ）はＡ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔ
の電位であり、マルチプレクサ１０４を介して入力され
る上側の基準電圧Ｖｔ１〜Ｖｔ４のいずれかの電位であ
る。（Ｆ）はＡ／Ｄ変換器１０６の下側基準電圧入力Ｖ
ｒｂの電位であり、マルチプレクサ１０４を介して入力
される下側の基準電圧Ｖｂ１〜Ｖｂ４のいずれかの電位
である。なお（Ｄ）のサンプリングクロックφ３ａは本
実施例の動作タイミングには関係がなく、単に信号の相
互関係を示しているのみであり、現実の１水平走査期間
で数１００回サンプリングするものを１０回に模式化し
て表している。
【００２３】図２において第１フィールドのクロックφ
１はハイレベルであり、奇数番目の走査信号１，３では
クロックφ２がローレベルである。そこで表２の関係に
従うとマルチプレクサ１０４のなかのスイッチを介し
て、Ａ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔに上
側の基準電圧Ｖｔ１、下側の基準電圧入力Ｖｒｂに下側
の基準電圧Ｖｂ１が接続する。第１フィールドの奇数番
目の走査期間１，３では、この上側の基準電圧Ｖｔ１と
下側の基準電圧Ｖｂ１を基準電圧対としてテレビ信号を
Ａ／Ｄ変換する。次に第１フィールドの偶数番目の走査
信号２，４ではクロックφ２がローレベルからハイレベ
ルに論理値を変えるので、表２の関係に従ってマルチプ
レクサ１０４内のスイッチが切り換わり、上側の基準電
圧Ｖｔ３がＡ／Ｄ変換器１０６の上側基準電圧入力Ｖｒ
ｔ、下側の基準電圧Ｖｂ３が下側基準電圧入力Ｖｒｂに
接続する。こうして第１フィールドでは基準電圧対Ｖｔ
１−Ｖｂ１とＶｔ３−Ｖｂ３でＡ／Ｄ変換したデータ
を、それぞれ奇数番目と偶数番目の走査電極上の画素群
で表示する。
１はハイレベルであり、奇数番目の走査信号１，３では
クロックφ２がローレベルである。そこで表２の関係に
従うとマルチプレクサ１０４のなかのスイッチを介し
て、Ａ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔに上
側の基準電圧Ｖｔ１、下側の基準電圧入力Ｖｒｂに下側
の基準電圧Ｖｂ１が接続する。第１フィールドの奇数番
目の走査期間１，３では、この上側の基準電圧Ｖｔ１と
下側の基準電圧Ｖｂ１を基準電圧対としてテレビ信号を
Ａ／Ｄ変換する。次に第１フィールドの偶数番目の走査
信号２，４ではクロックφ２がローレベルからハイレベ
ルに論理値を変えるので、表２の関係に従ってマルチプ
レクサ１０４内のスイッチが切り換わり、上側の基準電
圧Ｖｔ３がＡ／Ｄ変換器１０６の上側基準電圧入力Ｖｒ
ｔ、下側の基準電圧Ｖｂ３が下側基準電圧入力Ｖｒｂに
接続する。こうして第１フィールドでは基準電圧対Ｖｔ
１−Ｖｂ１とＶｔ３−Ｖｂ３でＡ／Ｄ変換したデータ
を、それぞれ奇数番目と偶数番目の走査電極上の画素群
で表示する。
【００２４】図３はテレビ信号１１７の第２フィールド
におけるタイミングチャートであり、図中の記号は図２
と同じものであるる。図３において、（Ｇ）のテレビ信
号ＡＩＮは図２と同様に液晶パネル１１２の上から１，
２，３，４番目の走査電極上の画素群で表示する信号成
分を丸で囲んだ数字１，２，３，４で示している。
（Ｈ）は第２フィールドでハイレベルに論理値が変化す
るクロックφ１、（Ｉ）はクロックφ２、（Ｊ）はサン
プリングクロックφ３ａ、（Ｋ）は上側基準電圧入力Ｖ
ｒｔ、（Ｆ）は下側基準電圧入力Ｖｒｂである。なお
（Ｉ）と（Ｊ）は図２と同じであるが、（Ｋ）と（Ｌ）
は位相のほかにハイレベルがそれぞれＶｔ４，Ｖｂ４、
ローレベルがそれぞれＶｔ２，Ｖｂ２と図２とは異なっ
ている。
におけるタイミングチャートであり、図中の記号は図２
と同じものであるる。図３において、（Ｇ）のテレビ信
号ＡＩＮは図２と同様に液晶パネル１１２の上から１，
２，３，４番目の走査電極上の画素群で表示する信号成
分を丸で囲んだ数字１，２，３，４で示している。
（Ｈ）は第２フィールドでハイレベルに論理値が変化す
るクロックφ１、（Ｉ）はクロックφ２、（Ｊ）はサン
プリングクロックφ３ａ、（Ｋ）は上側基準電圧入力Ｖ
ｒｔ、（Ｆ）は下側基準電圧入力Ｖｒｂである。なお
（Ｉ）と（Ｊ）は図２と同じであるが、（Ｋ）と（Ｌ）
は位相のほかにハイレベルがそれぞれＶｔ４，Ｖｂ４、
ローレベルがそれぞれＶｔ２，Ｖｂ２と図２とは異なっ
ている。
【００２５】図３において第２フィールドのクロックφ
１はローレベルであり、奇数番目の走査信号１，３では
クロックφ２がローレベルであるから、表２の関係に従
ってマルチプレクサ１０４のなかのスイッチを介して、
Ａ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔに上側の
基準電圧Ｖｔ４、下側基準電圧入力Ｖｒｂに下側の基準
電圧Ｖｂ４が接続する。第２フィールドの奇数番目の走
査期間１，３ではこの上側の基準電圧Ｖｔ４と下側の基
準電圧Ｖｂ４を基準電圧対としてテレビ信号をＡ／Ｄ変
換する。次に第２フィールドの偶数番目の走査信号２，
４ではクロックφ２がローレベルからハイレベルに論理
値を変え、表２の関係に従ってマルチプレクサ１０４内
のスイッチが切り換わり、上側の基準電圧Ｖｔ２がＡ／
Ｄ変換器１０６の上側基準電圧入力Ｖｒｔ、下側の基準
電圧Ｖｂ２が下側基準電圧入力Ｖｒｂに接続する。こう
して第２フィールドでは基準電圧対Ｖｔ４−Ｖｂ４とＶ
ｔ２−Ｖｂ２でＡ／Ｄ変換したデータを、それぞれ奇数
番目と偶数番目の走査電極上の画素群で表示する。
１はローレベルであり、奇数番目の走査信号１，３では
クロックφ２がローレベルであるから、表２の関係に従
ってマルチプレクサ１０４のなかのスイッチを介して、
Ａ／Ｄ変換器１０６の上側基準電圧入力Ｖｒｔに上側の
基準電圧Ｖｔ４、下側基準電圧入力Ｖｒｂに下側の基準
電圧Ｖｂ４が接続する。第２フィールドの奇数番目の走
査期間１，３ではこの上側の基準電圧Ｖｔ４と下側の基
準電圧Ｖｂ４を基準電圧対としてテレビ信号をＡ／Ｄ変
換する。次に第２フィールドの偶数番目の走査信号２，
４ではクロックφ２がローレベルからハイレベルに論理
値を変え、表２の関係に従ってマルチプレクサ１０４内
のスイッチが切り換わり、上側の基準電圧Ｖｔ２がＡ／
Ｄ変換器１０６の上側基準電圧入力Ｖｒｔ、下側の基準
電圧Ｖｂ２が下側基準電圧入力Ｖｒｂに接続する。こう
して第２フィールドでは基準電圧対Ｖｔ４−Ｖｂ４とＶ
ｔ２−Ｖｂ２でＡ／Ｄ変換したデータを、それぞれ奇数
番目と偶数番目の走査電極上の画素群で表示する。
【００２６】図４は本実施例の液晶パネルの１１２の左
上隅の拡大図である。第１の画素として選んだ奇数番目
の走査電極上の画素６０１の表示には第１，２フィール
ドで基準電圧対Ｖｔ１−Ｖｂ１とＶｔ４−Ｖｂ４を使用
し、２フィールド周期のディザ法を適用するので表２の
画素Ａに対応する。一方第２の画素として選んだ偶数番
目の走査電極上の画素６０２の表示には基準電圧対Ｖｔ
３−Ｖｂ３とＶｔ２−Ｖｂ２を使用し、２フィールド周
期のディザ法を適用するので表２の画素Ｂに対応する。
これらを画素中にＡ，Ｂとして記載した。本実施例では
水平走査周期ごとに異なった基準電圧対でＡ／Ｄ変換を
行っているので、それぞれ水平方向に一列に配列し、垂
直方向に隣接している画素Ａと画素Ｂは垂直方向で面積
階調的な表示効果が生じる。これについて図５〜図６を
用いてさらに詳しく説明する。
上隅の拡大図である。第１の画素として選んだ奇数番目
の走査電極上の画素６０１の表示には第１，２フィール
ドで基準電圧対Ｖｔ１−Ｖｂ１とＶｔ４−Ｖｂ４を使用
し、２フィールド周期のディザ法を適用するので表２の
画素Ａに対応する。一方第２の画素として選んだ偶数番
目の走査電極上の画素６０２の表示には基準電圧対Ｖｔ
３−Ｖｂ３とＶｔ２−Ｖｂ２を使用し、２フィールド周
期のディザ法を適用するので表２の画素Ｂに対応する。
これらを画素中にＡ，Ｂとして記載した。本実施例では
水平走査周期ごとに異なった基準電圧対でＡ／Ｄ変換を
行っているので、それぞれ水平方向に一列に配列し、垂
直方向に隣接している画素Ａと画素Ｂは垂直方向で面積
階調的な表示効果が生じる。これについて図５〜図６を
用いてさらに詳しく説明する。
【００２７】図５は上下の基準電圧Ｖｔ１〜Ｖｔ４，Ｖ
ｂ１〜Ｖｂ４から作成する比較電圧と入力するテレビ信
号の電圧関係を示す説明図である。本実施例のＡ／Ｄ変
換器では上下の基準電圧の間を１４当分して比較電圧を
作成しており、この比較電圧によりテレビ信号の量子化
を行う。図５において上側の基準電圧Ｖｔ１と下側の基
準電圧Ｖｂ１の基準電圧対で量子化するときに、第６階
調（０１１０）と第７階調（０１１１）の変わり目に相
当する電圧レベル（比較電圧）をａ１とし、同様に第７
階調と第８階調の変わり目の比較電圧をｂ１とする。な
お、第６階調用の比較電圧ａ１は基準電圧対の間を１４
等分して作成した電圧の下から６番目の電位になる。同
様に上下の基準電圧Ｖｔ２とＶｂ２、Ｖｔ３とＶｂ３、
Ｖｔ４とＶｂ４の基準電圧対で量子化する時の第６階調
と第７階調の変わり目の比較電圧をそれぞれａ２、ａ
３、ａ４とする。ここで、上下の基準電圧にはＶｔ１＜
Ｖｔ２＜Ｖｔ３＜Ｖｔ４と Ｖｂ１＜Ｖｂ２＜Ｖｂ３＜
Ｖｂ４の関係があるので ａ１＜ａ２＜ａ３＜ａ４＜ｂ
１ となる。また入力するテレビ信号の波高値ｅ１、ｅ
２、ｅ３、ｅ４は、ａ１、ａ２、ａ３、ａ４、ｂ１に対
して、ａ１＜ｅ１＜ａ２＜ｅ２＜ａ３＜ｅ３＜ａ４＜ｅ
４＜ｂ１の関係にあると仮定する。
ｂ１〜Ｖｂ４から作成する比較電圧と入力するテレビ信
号の電圧関係を示す説明図である。本実施例のＡ／Ｄ変
換器では上下の基準電圧の間を１４当分して比較電圧を
作成しており、この比較電圧によりテレビ信号の量子化
を行う。図５において上側の基準電圧Ｖｔ１と下側の基
準電圧Ｖｂ１の基準電圧対で量子化するときに、第６階
調（０１１０）と第７階調（０１１１）の変わり目に相
当する電圧レベル（比較電圧）をａ１とし、同様に第７
階調と第８階調の変わり目の比較電圧をｂ１とする。な
お、第６階調用の比較電圧ａ１は基準電圧対の間を１４
等分して作成した電圧の下から６番目の電位になる。同
様に上下の基準電圧Ｖｔ２とＶｂ２、Ｖｔ３とＶｂ３、
Ｖｔ４とＶｂ４の基準電圧対で量子化する時の第６階調
と第７階調の変わり目の比較電圧をそれぞれａ２、ａ
３、ａ４とする。ここで、上下の基準電圧にはＶｔ１＜
Ｖｔ２＜Ｖｔ３＜Ｖｔ４と Ｖｂ１＜Ｖｂ２＜Ｖｂ３＜
Ｖｂ４の関係があるので ａ１＜ａ２＜ａ３＜ａ４＜ｂ
１ となる。また入力するテレビ信号の波高値ｅ１、ｅ
２、ｅ３、ｅ４は、ａ１、ａ２、ａ３、ａ４、ｂ１に対
して、ａ１＜ｅ１＜ａ２＜ｅ２＜ａ３＜ｅ３＜ａ４＜ｅ
４＜ｂ１の関係にあると仮定する。
【００２８】このような条件で、一定輝度の波高値ｅ１
を有するラスター信号を入力した場合の階調について図
５を用いて説明する。第１フィールドに於ける奇数番目
の走査電極上の画素Ａに表示する信号の階調は直近の比
較電圧ａ１を用いて量子化するので、波高値ｅ１は比較
電圧ａ１より高いから第７階調（０１１１）となる。第
２フィールドにおいては奇数番目の走査電極上で表示す
る信号の波高値ｅ１を比較電圧ａ４で量子化するので、
波高値ｅ１はａ４より低いから第６階調（０１１０）と
なる。次に、第１フィールドにおける偶数番目の走査電
極上の画素Ｂに表示する信号の階調は比較電圧ａ３で量
子化するので、波高値ｅ１がａ３より低いから第６階調
となる。同様に第２フィールドにおいては波高値ｅ１を
比較電圧ａ２で量子化するので、波高値ｅ１がａ２より
低いからは第６階調となる。
を有するラスター信号を入力した場合の階調について図
５を用いて説明する。第１フィールドに於ける奇数番目
の走査電極上の画素Ａに表示する信号の階調は直近の比
較電圧ａ１を用いて量子化するので、波高値ｅ１は比較
電圧ａ１より高いから第７階調（０１１１）となる。第
２フィールドにおいては奇数番目の走査電極上で表示す
る信号の波高値ｅ１を比較電圧ａ４で量子化するので、
波高値ｅ１はａ４より低いから第６階調（０１１０）と
なる。次に、第１フィールドにおける偶数番目の走査電
極上の画素Ｂに表示する信号の階調は比較電圧ａ３で量
子化するので、波高値ｅ１がａ３より低いから第６階調
となる。同様に第２フィールドにおいては波高値ｅ１を
比較電圧ａ２で量子化するので、波高値ｅ１がａ２より
低いからは第６階調となる。
【００２９】この結果と波高値ｅ２，ｅ３，ｅ４につい
ての同様の考察を表３にまとめて示す。表３において、
ｅはラスター信号の波高値、第１Ｆは第１フィールドの
階調、第２Ｆは第２フィールドの階調、ディザはディザ
法のみの効果による階調、面積階調は本発明の面積階調
の効果を合成した階調である。波高値ｅ１において、奇
数番目の走査線上の画素（Ａで記載）に表示する階調は
第１フィールドでは第７階調（表中では７）、第２フィ
ールドでは第６階調（表中では６）となる。前述の人間
の目の特性上、画素の明るさが時間平均として知覚され
る性質を利用すると、Ａでは６．５階調に相当する表示
を行っているように見える（表中ではディザの項目のと
ころに記入）。一方、偶数番目の走査線上の画素に表示
する階調は、第１フィールド及び第２フィールド共に第
６階調なのでその時間平均も第６階調となる（表中では
ディザの項目のところに記入）。波高値ｅ１で奇数番目
の走査電極では、テレビ信号の２フィールド周期（１フ
レーム周期）が１／３０秒であるので、この明るさの変
化を人間の目はフリッカとして認識しない。また隣接し
ている画素Ａと画素Ｂがそれぞれが６．５階調と第６階
調であるので、人間の目では細部を平均化してしまうた
めこの領域は６．２５階調になる（表中では面積階調の
ところに記載）。
ての同様の考察を表３にまとめて示す。表３において、
ｅはラスター信号の波高値、第１Ｆは第１フィールドの
階調、第２Ｆは第２フィールドの階調、ディザはディザ
法のみの効果による階調、面積階調は本発明の面積階調
の効果を合成した階調である。波高値ｅ１において、奇
数番目の走査線上の画素（Ａで記載）に表示する階調は
第１フィールドでは第７階調（表中では７）、第２フィ
ールドでは第６階調（表中では６）となる。前述の人間
の目の特性上、画素の明るさが時間平均として知覚され
る性質を利用すると、Ａでは６．５階調に相当する表示
を行っているように見える（表中ではディザの項目のと
ころに記入）。一方、偶数番目の走査線上の画素に表示
する階調は、第１フィールド及び第２フィールド共に第
６階調なのでその時間平均も第６階調となる（表中では
ディザの項目のところに記入）。波高値ｅ１で奇数番目
の走査電極では、テレビ信号の２フィールド周期（１フ
レーム周期）が１／３０秒であるので、この明るさの変
化を人間の目はフリッカとして認識しない。また隣接し
ている画素Ａと画素Ｂがそれぞれが６．５階調と第６階
調であるので、人間の目では細部を平均化してしまうた
めこの領域は６．２５階調になる（表中では面積階調の
ところに記載）。
【００３０】同様に波高値ｅ２の場合は画素Ａを第１、
第２フィールドでそれぞれ第７、第６階調表示する。画
素Ｂは波高値ｅ２を第１、第２フィールドでそれぞれ第
６、第７階調表示する。これらにディザ法を適用すると
画素Ａ，Ｂとも６．５階調となり、面積階調も６．５階
調となる。波高値がｅ３の場合は画素Ａを第１、第２フ
ィールドでそれぞれ第７、第６階調表示し、画素Ｂは第
１、第２フィールドでそれぞれ第７、第７階調表示す
る。これらにディザ法を適用すると画素Ａと画素Ｂは
６．５階調と第７階調となり、面積階調は６．７５階調
となる。波高値ｅ４の場合は第１、第２フィールドでそ
れぞれ第７、第７階調表示する。これらにディザ法を適
用すると画素Ａと画素Ｂは第７階調となり、面積階調も
第７階調となる。
第２フィールドでそれぞれ第７、第６階調表示する。画
素Ｂは波高値ｅ２を第１、第２フィールドでそれぞれ第
６、第７階調表示する。これらにディザ法を適用すると
画素Ａ，Ｂとも６．５階調となり、面積階調も６．５階
調となる。波高値がｅ３の場合は画素Ａを第１、第２フ
ィールドでそれぞれ第７、第６階調表示し、画素Ｂは第
１、第２フィールドでそれぞれ第７、第７階調表示す
る。これらにディザ法を適用すると画素Ａと画素Ｂは
６．５階調と第７階調となり、面積階調は６．７５階調
となる。波高値ｅ４の場合は第１、第２フィールドでそ
れぞれ第７、第７階調表示する。これらにディザ法を適
用すると画素Ａと画素Ｂは第７階調となり、面積階調も
第７階調となる。
【００３１】
【００３２】図６に表３の表示の際の画素部の拡大図を
示す。図６において（１）、（２）、（３），（４）は
それぞれ波高値ｅ１，ｅ２，ｅ３，ｅ４の表示状態を示
し、表３のｅ１、ｅ２、ｅ３、ｅ４に対応している。図
６（１）に於いて、奇数番目の走査線上の画素６０１は
表３のｅ１より６．５階調を示し、偶数番目の走査線上
の画素６０２は６．０階調を示しており、これらを画素
中に記入しいる。図中点線で囲った画素対９０１は隣接
している奇数番目の走査線上の画素６０１と偶数番目の
走査線上の画素６０２から成る。前述したように、人間
の目の特性上隣接する画素間における見た目の明るさが
視覚の分解能以下では空間的に平均化されるという性質
がある。これを利用した階調表示方法（面積階調法）に
より、画素対９０１の画素６０１と画素６０２の見た目
の明るさも平均化され、画素６０１の明るさが６．５階
調、画素６０２の明るさが６．０階調であるので、空間
的に平均化された画素対の明るさは６．２５階調とな
る。同様に、（２）では画素全体が６．５階調表示を行
っているので面積階調も６．５階調となり、（３）では
奇数番目の走査電極上の画素６０１が６．５階調を表示
し、偶数番目の走査電極上の画素６０２が７．０階調を
表示するので、画素対９０１の面積階調は６．７５階調
となる。また、（４）では画素全体が７．０階調表示を
行っているので面積階調も７．０階調となる。
示す。図６において（１）、（２）、（３），（４）は
それぞれ波高値ｅ１，ｅ２，ｅ３，ｅ４の表示状態を示
し、表３のｅ１、ｅ２、ｅ３、ｅ４に対応している。図
６（１）に於いて、奇数番目の走査線上の画素６０１は
表３のｅ１より６．５階調を示し、偶数番目の走査線上
の画素６０２は６．０階調を示しており、これらを画素
中に記入しいる。図中点線で囲った画素対９０１は隣接
している奇数番目の走査線上の画素６０１と偶数番目の
走査線上の画素６０２から成る。前述したように、人間
の目の特性上隣接する画素間における見た目の明るさが
視覚の分解能以下では空間的に平均化されるという性質
がある。これを利用した階調表示方法（面積階調法）に
より、画素対９０１の画素６０１と画素６０２の見た目
の明るさも平均化され、画素６０１の明るさが６．５階
調、画素６０２の明るさが６．０階調であるので、空間
的に平均化された画素対の明るさは６．２５階調とな
る。同様に、（２）では画素全体が６．５階調表示を行
っているので面積階調も６．５階調となり、（３）では
奇数番目の走査電極上の画素６０１が６．５階調を表示
し、偶数番目の走査電極上の画素６０２が７．０階調を
表示するので、画素対９０１の面積階調は６．７５階調
となる。また、（４）では画素全体が７．０階調表示を
行っているので面積階調も７．０階調となる。
【００３３】以上のことからディザ法と面積階調法を組
み合わせることにより、従来の表示方法ではいずれも第
７階調であり、それ以上に区別できなっかた波高値ｅ
１，ｅ２，ｅ３，ｅ４を分離できる。また、ディザ法が
３０Ｈｚであるためフリッカ妨害がなく、隣接画素間で
さらに０．５階調きざみの面積階調法なので空間的に滑
らかな画像が得られる。言い変えると第６階調（０１１
０）と第７階調（０１１１）の間に６．２５、６．５、
６．７５という３つの階調レベルが新たに生じたことに
なり、全階調数で見ると４ビットＡ／Ｄ変換器で表現で
きる階調数である１６階調の４倍の６４階調化を実現し
ている。現実のテレビ信号はこのようなラスター信号と
は異なり時間的にも空間的にも変化しているが、多くの
場合直近の時間空間の輝度変化は小さいのでこの方法で
生じる表示エラーの発生確率は低い。また大きな変化が
ある場合でもこの方法により発生する表示エラー（誤
差）の程度は１階調以内で小さく、表示エラー（誤差）
は目だたない。
み合わせることにより、従来の表示方法ではいずれも第
７階調であり、それ以上に区別できなっかた波高値ｅ
１，ｅ２，ｅ３，ｅ４を分離できる。また、ディザ法が
３０Ｈｚであるためフリッカ妨害がなく、隣接画素間で
さらに０．５階調きざみの面積階調法なので空間的に滑
らかな画像が得られる。言い変えると第６階調（０１１
０）と第７階調（０１１１）の間に６．２５、６．５、
６．７５という３つの階調レベルが新たに生じたことに
なり、全階調数で見ると４ビットＡ／Ｄ変換器で表現で
きる階調数である１６階調の４倍の６４階調化を実現し
ている。現実のテレビ信号はこのようなラスター信号と
は異なり時間的にも空間的にも変化しているが、多くの
場合直近の時間空間の輝度変化は小さいのでこの方法で
生じる表示エラーの発生確率は低い。また大きな変化が
ある場合でもこの方法により発生する表示エラー（誤
差）の程度は１階調以内で小さく、表示エラー（誤差）
は目だたない。
【００３４】実施例１はディザ用に画素Ａ用の基準電圧
対として（Ｖｔ１−Ｖｂ１，Ｖｔ４−Ｖｂ４）と画素Ｂ
用の基準電圧対として（Ｖｔ３−Ｖｂ３，Ｖｔ２−Ｖｂ
２）採用した。しかし、画素Ａ用の基準電圧対として
（Ｖｔ１−Ｖｂ１，Ｖｔ２−Ｖｂ２）と画素Ｂ用の基準
電圧対として（Ｖｔ３−Ｖｂ３，Ｖｔ４−Ｖｂ４）の組
み合わせでも図５〜図６の考察を繰り返すと同様の結果
にいたる。同様に画素Ａ用の基準電圧対として（Ｖｔ１
−Ｖｂ１，Ｖｔ３−Ｖｂ３）と画素Ｂ用の基準電圧対と
して（Ｖｔ２−Ｖｂ２，Ｖｔ４−Ｖｂ４）の組み合わせ
でも同様の結果にいたる。
対として（Ｖｔ１−Ｖｂ１，Ｖｔ４−Ｖｂ４）と画素Ｂ
用の基準電圧対として（Ｖｔ３−Ｖｂ３，Ｖｔ２−Ｖｂ
２）採用した。しかし、画素Ａ用の基準電圧対として
（Ｖｔ１−Ｖｂ１，Ｖｔ２−Ｖｂ２）と画素Ｂ用の基準
電圧対として（Ｖｔ３−Ｖｂ３，Ｖｔ４−Ｖｂ４）の組
み合わせでも図５〜図６の考察を繰り返すと同様の結果
にいたる。同様に画素Ａ用の基準電圧対として（Ｖｔ１
−Ｖｂ１，Ｖｔ３−Ｖｂ３）と画素Ｂ用の基準電圧対と
して（Ｖｔ２−Ｖｂ２，Ｖｔ４−Ｖｂ４）の組み合わせ
でも同様の結果にいたる。
【００３５】
【実施例２】実施例１では面積階調を行うために隣接す
る画素を垂直方向（隣接する走査電極の方向）に選んで
いる。次に隣接する画素を水平方向（隣接する信号電極
の方向）にする例を図７〜１３を用いて説明する。図７
と図８は本実施例の動作を説明するためのタイミングチ
ャートであり、（Ａ）〜（Ｌ）は図２と図３の（Ａ）〜
（Ｌ）に対応している。また本実施例においてシステム
は図１の実施例１と共通である。図７（Ｃ）においてマ
ルチプレクサ１０４を切り換えるクロックφ２は（Ｄ）
のＡ／Ｄ変換器１０６のサンプリングクロックφ３ａご
とにローレベルとハイレベルに切り換わっている。同様
に図８（Ｉ）において第２フィールドでもクロックφ２
は（Ｊ）のサンプリングクロックφ３ａごとにローレベ
ルとハイレベルに切り換わっている。
る画素を垂直方向（隣接する走査電極の方向）に選んで
いる。次に隣接する画素を水平方向（隣接する信号電極
の方向）にする例を図７〜１３を用いて説明する。図７
と図８は本実施例の動作を説明するためのタイミングチ
ャートであり、（Ａ）〜（Ｌ）は図２と図３の（Ａ）〜
（Ｌ）に対応している。また本実施例においてシステム
は図１の実施例１と共通である。図７（Ｃ）においてマ
ルチプレクサ１０４を切り換えるクロックφ２は（Ｄ）
のＡ／Ｄ変換器１０６のサンプリングクロックφ３ａご
とにローレベルとハイレベルに切り換わっている。同様
に図８（Ｉ）において第２フィールドでもクロックφ２
は（Ｊ）のサンプリングクロックφ３ａごとにローレベ
ルとハイレベルに切り換わっている。
【００３６】第１フィールドではクロックφ１がハイレ
ベルなので、表２の関係に従って（Ｅ）の上側基準電圧
入力ＶｒｔにＡ／Ｄ変換器１０４のデータサンプリング
ごとに上側の基準電圧Ｖｔ１とＶｔ３が切り換わって入
力し、（Ｆ）の下側基準電圧入力Ｖｒｂにデータサンプ
リングごとに下側の基準電圧Ｖｂ１とＶｂ３が切り換っ
て入力する。第２フィールドでは図８（Ｈ）のようにマ
ルチプレクサ１０４に入力クロックφ１がローレベルに
なるので、図２の関係に従って上側基準電圧入力Ｖｒｔ
には（Ｋ）のように上側の基準電圧Ｖｔ２とＶｔ４、下
側基準電圧入力Ｖｒｂには（Ｌ）のように下側の基準電
圧Ｖｂ２とＶｂ４が切り換って入力する。
ベルなので、表２の関係に従って（Ｅ）の上側基準電圧
入力ＶｒｔにＡ／Ｄ変換器１０４のデータサンプリング
ごとに上側の基準電圧Ｖｔ１とＶｔ３が切り換わって入
力し、（Ｆ）の下側基準電圧入力Ｖｒｂにデータサンプ
リングごとに下側の基準電圧Ｖｂ１とＶｂ３が切り換っ
て入力する。第２フィールドでは図８（Ｈ）のようにマ
ルチプレクサ１０４に入力クロックφ１がローレベルに
なるので、図２の関係に従って上側基準電圧入力Ｖｒｔ
には（Ｋ）のように上側の基準電圧Ｖｔ２とＶｔ４、下
側基準電圧入力Ｖｒｂには（Ｌ）のように下側の基準電
圧Ｖｂ２とＶｂ４が切り換って入力する。
【００３７】本実施例では奇数番目の信号電極上の画素
に表示するデータを第１フィールドでは上側の基準電圧
Ｖｔ１と下側の基準電圧Ｖｂ２の基準電圧対でＡ／Ｄ変
換し、第２フィールドでは上側の基準電圧Ｖｔ４と下側
の基準電圧Ｖｂ４の基準電圧対でＡ／Ｄ変換するので、
この画素は図３の画素Ａである。同様に偶数番目の信号
電極上の画素に表示するデータを第１フィールドでは上
側の基準電圧Ｖｔ３と下側の基準電圧Ｖｂ３の基準電圧
対でＡ／Ｄ変換し、第２フィールドでは上側の基準電圧
Ｖｔ２と下側の基準電圧Ｖｂ２の基準電圧対でＡ／Ｄ変
換するので、この画素は図３の画素Ｂである。
に表示するデータを第１フィールドでは上側の基準電圧
Ｖｔ１と下側の基準電圧Ｖｂ２の基準電圧対でＡ／Ｄ変
換し、第２フィールドでは上側の基準電圧Ｖｔ４と下側
の基準電圧Ｖｂ４の基準電圧対でＡ／Ｄ変換するので、
この画素は図３の画素Ａである。同様に偶数番目の信号
電極上の画素に表示するデータを第１フィールドでは上
側の基準電圧Ｖｔ３と下側の基準電圧Ｖｂ３の基準電圧
対でＡ／Ｄ変換し、第２フィールドでは上側の基準電圧
Ｖｔ２と下側の基準電圧Ｖｂ２の基準電圧対でＡ／Ｄ変
換するので、この画素は図３の画素Ｂである。
【００３８】上記の画素Ａ，Ｂの配列状態を図９に示
す。図９は実施例２のディザ法で表示を行う液晶パネル
の左上隅の拡大図であり、奇数番目の信号電極上の画素
１２０１は画素Ａ、偶数番目の信号電極上の画素１２０
２は画素Ｂである。この画素の型Ａ，Ｂを画素内に記載
している。図９のように画素Ａと画素Ｂはそれぞれ垂直
方向に配列し、水平方向に隣接している。
す。図９は実施例２のディザ法で表示を行う液晶パネル
の左上隅の拡大図であり、奇数番目の信号電極上の画素
１２０１は画素Ａ、偶数番目の信号電極上の画素１２０
２は画素Ｂである。この画素の型Ａ，Ｂを画素内に記載
している。図９のように画素Ａと画素Ｂはそれぞれ垂直
方向に配列し、水平方向に隣接している。
【００３９】本実施例の方法で得られる表示状態を図１
０で示す。図１０は図５の波高値ｅ１〜ｅ４を表示する
際の画素部の拡大図を示す。図１０において（１），
（２），（３），（４）はそれぞれ波高値ｅ１，ｅ２，
ｅ３，ｅ４の表示状態を示している。画素Ａと画素Ｂの
表示状態は、実施例１の表３のｅ１、ｅ２、ｅ３、ｅ４
と共通である。図１０（１）において奇数番目の信号電
極上の画素１２０１は画素Ａなので６．５階調を示し、
偶数番目の信号電極線上の画素１２０２はは画素Ｂなの
で６．０階調を示しており、これらを画素中に記入して
いる。図中点線で囲った画素対１３０１は隣接している
奇数番目の信号電極上の画素１２０１と偶数番目の信号
電極上の画素１２０２から成る。実施例１と同様に面積
階調法により、画素対１３０１の階調は画素１２０１と
画素１２０２の平均値６．２５階調となる。（２）では
全画素が６．５階調表示を行っているので面積階調も
６．５階調となる。（３）では奇数番目の信号電極上の
画素１２０１が６．５階調を表示し、偶数番目の走査電
極上の画素１２０２が７．０階調を表示するので、面積
階調は６．７５階調となる。（４）では全画素が７．０
階調表示を行っているので面積階調も７．０階調とな
る。
０で示す。図１０は図５の波高値ｅ１〜ｅ４を表示する
際の画素部の拡大図を示す。図１０において（１），
（２），（３），（４）はそれぞれ波高値ｅ１，ｅ２，
ｅ３，ｅ４の表示状態を示している。画素Ａと画素Ｂの
表示状態は、実施例１の表３のｅ１、ｅ２、ｅ３、ｅ４
と共通である。図１０（１）において奇数番目の信号電
極上の画素１２０１は画素Ａなので６．５階調を示し、
偶数番目の信号電極線上の画素１２０２はは画素Ｂなの
で６．０階調を示しており、これらを画素中に記入して
いる。図中点線で囲った画素対１３０１は隣接している
奇数番目の信号電極上の画素１２０１と偶数番目の信号
電極上の画素１２０２から成る。実施例１と同様に面積
階調法により、画素対１３０１の階調は画素１２０１と
画素１２０２の平均値６．２５階調となる。（２）では
全画素が６．５階調表示を行っているので面積階調も
６．５階調となる。（３）では奇数番目の信号電極上の
画素１２０１が６．５階調を表示し、偶数番目の走査電
極上の画素１２０２が７．０階調を表示するので、面積
階調は６．７５階調となる。（４）では全画素が７．０
階調表示を行っているので面積階調も７．０階調とな
る。
【００４０】
【実施例３】実施例１と実施例２では表示階調の異なる
隣接画素がそれぞれ垂直、水平方向に配列している。こ
の場合液晶プロジェクターなどで拡大して画面表示を行
う場合には０．５階調差を持つ縦ないし横の明暗のパタ
ーンを視認してしまうことがある。この対策として斜め
方向のパターンに視覚の分解能が低いという性質を利用
する例（以下実施例３と称する）を図１１〜１４を用い
て説明する。図１１と図１２において（Ａ）〜（Ｌ）は
実施例１，実施例２のタイミングチャート図２と図３，
図７と図８の（Ａ）〜（Ｌ）に対応する。図１１，１２
においてマルチプレクサ１０４のクロックφ２と上下の
基準電圧入力Ｖｒｔ，Ｖｒｂの波形が実施例１，２と異
なるが、クロックφ１，φ２，と上下の基準電圧入力Ｖ
ｒｔ，Ｖｒｂの制御関係は表１のようにし実施例１，２
と共通と仮定する。
隣接画素がそれぞれ垂直、水平方向に配列している。こ
の場合液晶プロジェクターなどで拡大して画面表示を行
う場合には０．５階調差を持つ縦ないし横の明暗のパタ
ーンを視認してしまうことがある。この対策として斜め
方向のパターンに視覚の分解能が低いという性質を利用
する例（以下実施例３と称する）を図１１〜１４を用い
て説明する。図１１と図１２において（Ａ）〜（Ｌ）は
実施例１，実施例２のタイミングチャート図２と図３，
図７と図８の（Ａ）〜（Ｌ）に対応する。図１１，１２
においてマルチプレクサ１０４のクロックφ２と上下の
基準電圧入力Ｖｒｔ，Ｖｒｂの波形が実施例１，２と異
なるが、クロックφ１，φ２，と上下の基準電圧入力Ｖ
ｒｔ，Ｖｒｂの制御関係は表１のようにし実施例１，２
と共通と仮定する。
【００４１】図１１（Ｃ）のクロックφ２はＡ／Ｄ変換
器１０６のサンプリングクロックφ３ａごとに論理値が
反転し、さらにテレビ信号ＡＩＮの水平同期信号でも論
理値が反転する。この結果奇数番目の走査電極と奇数番
目の信号電極の交差部にある画素で表示する信号をＡ／
Ｄ変換する際に、クロックφ２がローレべルになるので
第１フィールドで上下の基準電圧入力Ｖｒｔ，Ｖｒｂに
上下の基準電圧Ｖｔ１，Ｖｂ１が入力し（図１１（Ｅ）
と（Ｆ））、第２フィールドでは上下の基準電圧入力Ｖ
ｒｔ，Ｖｒｂに上下の基準電圧Ｖｔ４，Ｖｂ４が入力
（図１１（Ｋ）と（Ｌ））するので、この画素は図１３
の画素Ａとなる。同様に偶数番目の走査電極と偶数番目
の信号電極の交差部にある画素で表示する信号をＡ／Ｄ
変換する際にもクロックφ２がローレベルになり、この
画素は画素Ａとなる。反対に奇数番目の走査電極と偶数
番目の信号電極の交差部にある画素で表示する信号をＡ
／Ｄ変換する際にはクロックφ２がハイレベルになって
いるので、この画素は画素Ｂとなる。同様に偶数番目の
走査電極と奇数番目の信号電極の交差部にある画素も画
素Ｂである。
器１０６のサンプリングクロックφ３ａごとに論理値が
反転し、さらにテレビ信号ＡＩＮの水平同期信号でも論
理値が反転する。この結果奇数番目の走査電極と奇数番
目の信号電極の交差部にある画素で表示する信号をＡ／
Ｄ変換する際に、クロックφ２がローレべルになるので
第１フィールドで上下の基準電圧入力Ｖｒｔ，Ｖｒｂに
上下の基準電圧Ｖｔ１，Ｖｂ１が入力し（図１１（Ｅ）
と（Ｆ））、第２フィールドでは上下の基準電圧入力Ｖ
ｒｔ，Ｖｒｂに上下の基準電圧Ｖｔ４，Ｖｂ４が入力
（図１１（Ｋ）と（Ｌ））するので、この画素は図１３
の画素Ａとなる。同様に偶数番目の走査電極と偶数番目
の信号電極の交差部にある画素で表示する信号をＡ／Ｄ
変換する際にもクロックφ２がローレベルになり、この
画素は画素Ａとなる。反対に奇数番目の走査電極と偶数
番目の信号電極の交差部にある画素で表示する信号をＡ
／Ｄ変換する際にはクロックφ２がハイレベルになって
いるので、この画素は画素Ｂとなる。同様に偶数番目の
走査電極と奇数番目の信号電極の交差部にある画素も画
素Ｂである。
【００４２】上記の画素Ａ，Ｂの配列状態を図１３に示
す。図１３は本実施例のディザ法で表示を行う液晶パネ
ルの拡大図であり、奇数番目の走査電極と奇数番目の信
号電極との交差部の画素１６０１は画素Ａ、奇数番目の
走査電極と偶数番目の信号電極との交差部の画素１６０
２は画素Ｂ、偶数番目の走査電極と奇数番目の信号電極
との交差部の画素１６０３は画素Ｂ、偶数番目の走査電
極と偶数番目の信号電極との交差部の画素１６０４は画
素Ａであり、画素の型Ａ，Ｂを画素内に記している。図
１３のように画素Ａと画素Ｂは斜め方向に配列する。
す。図１３は本実施例のディザ法で表示を行う液晶パネ
ルの拡大図であり、奇数番目の走査電極と奇数番目の信
号電極との交差部の画素１６０１は画素Ａ、奇数番目の
走査電極と偶数番目の信号電極との交差部の画素１６０
２は画素Ｂ、偶数番目の走査電極と奇数番目の信号電極
との交差部の画素１６０３は画素Ｂ、偶数番目の走査電
極と偶数番目の信号電極との交差部の画素１６０４は画
素Ａであり、画素の型Ａ，Ｂを画素内に記している。図
１３のように画素Ａと画素Ｂは斜め方向に配列する。
【００４３】本実施例の方法で図５の波高値ｅ１〜４を
持つテレビ信号例の拡大図を図１４に示す。図１４にお
いて図１３と同じ番号は対応する画素を示している。図
１４（１）〜（４）は波高値ｅ１〜ｅ４の表示例で画素
中に階調を示している。たとえば（１）の波高値ｅ１に
対して画素Ａは６．５階調、画素Ｂは６．０階調を表示
する。水平方向に隣接した画素１６０１と１６０２を点
線で囲んだ領域１７０１の面積階調が６．２５階調にな
る。また垂直方向に隣接した画素を点線で囲んだ領域１
７０２でも面積階調は６．２５階調となり、６．５階調
と６．０階調の明暗パターンが目立ちにくくなる。
（２）の波高値ｅ２に対しては全画素が６．５階調を示
す。（３）の波高値ｅ３では画素Ａが６．５階調、画素
Ｂが７．０階調で、面積階調が６．７５階調となる。
（４）では全画素が７．０階調を示す。
持つテレビ信号例の拡大図を図１４に示す。図１４にお
いて図１３と同じ番号は対応する画素を示している。図
１４（１）〜（４）は波高値ｅ１〜ｅ４の表示例で画素
中に階調を示している。たとえば（１）の波高値ｅ１に
対して画素Ａは６．５階調、画素Ｂは６．０階調を表示
する。水平方向に隣接した画素１６０１と１６０２を点
線で囲んだ領域１７０１の面積階調が６．２５階調にな
る。また垂直方向に隣接した画素を点線で囲んだ領域１
７０２でも面積階調は６．２５階調となり、６．５階調
と６．０階調の明暗パターンが目立ちにくくなる。
（２）の波高値ｅ２に対しては全画素が６．５階調を示
す。（３）の波高値ｅ３では画素Ａが６．５階調、画素
Ｂが７．０階調で、面積階調が６．７５階調となる。
（４）では全画素が７．０階調を示す。
【００４４】
【実施例４】本発明に基づく表示装置を６組（ｎ＝３）
の基準電圧対で構成する例を表４、５および図１５を用
いて説明する。表４は二通りのディザ法を適用する画素
の説明図である。表４において上下の基準電圧Ｖｔ１と
Ｖｂ１は実施例１，２，３と共通であり、上側の基準電
圧Ｖｔ１，Ｖｔ５，Ｖｔ６，Ｖｔ７，Ｖｔ８，Ｖｔ９と
下側の基準電圧Ｖｂ１，Ｖｂ５，Ｖｂ６，Ｖｂ７，Ｖｂ
８，Ｖｂ９はこの順番で１／６ＬＳＢずつ高くなるよう
に設定している。上下の基準電圧Ｖｔ１とＶｂ１，Ｖｔ
５とＶｂ５，Ｖｔ６とＶｂ６，Ｖｔ７とＶｂ７，Ｖｔ８
とＶｂ８，Ｖｔ９とＶｂ９は基準電圧対となり表中では
「−」をつけて示している（例Ｖｔ１−Ｖｂ１）。画素
Ｃに表示する信号を第１，２，３フィールドではそれぞ
れ基準電圧対Ｖｔ１−Ｖｂ１，Ｖｔ６−Ｖｂ６，Ｖｔ８
−Ｖｂ８でＡ／Ｄ変換しディザ法を適用する。同様に画
素Ｄに表示する信号を第１，２，３フィールドではそれ
ぞれ基準電圧対Ｖｔ５−Ｖｂ５，Ｖｔ７−Ｖｂ７，Ｖｔ
９−Ｖｂ９でＡ／Ｄ変換しディザ法を適用する。
の基準電圧対で構成する例を表４、５および図１５を用
いて説明する。表４は二通りのディザ法を適用する画素
の説明図である。表４において上下の基準電圧Ｖｔ１と
Ｖｂ１は実施例１，２，３と共通であり、上側の基準電
圧Ｖｔ１，Ｖｔ５，Ｖｔ６，Ｖｔ７，Ｖｔ８，Ｖｔ９と
下側の基準電圧Ｖｂ１，Ｖｂ５，Ｖｂ６，Ｖｂ７，Ｖｂ
８，Ｖｂ９はこの順番で１／６ＬＳＢずつ高くなるよう
に設定している。上下の基準電圧Ｖｔ１とＶｂ１，Ｖｔ
５とＶｂ５，Ｖｔ６とＶｂ６，Ｖｔ７とＶｂ７，Ｖｔ８
とＶｂ８，Ｖｔ９とＶｂ９は基準電圧対となり表中では
「−」をつけて示している（例Ｖｔ１−Ｖｂ１）。画素
Ｃに表示する信号を第１，２，３フィールドではそれぞ
れ基準電圧対Ｖｔ１−Ｖｂ１，Ｖｔ６−Ｖｂ６，Ｖｔ８
−Ｖｂ８でＡ／Ｄ変換しディザ法を適用する。同様に画
素Ｄに表示する信号を第１，２，３フィールドではそれ
ぞれ基準電圧対Ｖｔ５−Ｖｂ５，Ｖｔ７−Ｖｂ７，Ｖｔ
９−Ｖｂ９でＡ／Ｄ変換しディザ法を適用する。
【００４５】
【００４６】図１５は本実施例の切り換わり電圧と波高
値の関係を示す説明図であり、切り換わり電圧ａ１とｂ
１は図５と同電位である。図１５において切り換わり電
圧ａ５，ａ６，ａ７，ａ８，ａ９は基準電圧対Ｖｔ５−
Ｖｂ５，Ｖｔ６−Ｖｂ６，Ｖｔ７−ＶＢ７，Ｖｔ８−Ｖ
ｂ８，Ｖｔ９−Ｖｂ９でＡ／Ｄ変換を行うときの第６階
調と第７階調の切り換わり電位に相当する。波高値ｅ５
〜１０は ａ１＜ｅ５＜ａ５＜ｅ６＜ａ６＜ｅ７＜ａ７
＜ｅ８＜ａ８＜ｅ９＜ａ９＜ｅ１０＜ｂ１ の関係を持
たせている。
値の関係を示す説明図であり、切り換わり電圧ａ１とｂ
１は図５と同電位である。図１５において切り換わり電
圧ａ５，ａ６，ａ７，ａ８，ａ９は基準電圧対Ｖｔ５−
Ｖｂ５，Ｖｔ６−Ｖｂ６，Ｖｔ７−ＶＢ７，Ｖｔ８−Ｖ
ｂ８，Ｖｔ９−Ｖｂ９でＡ／Ｄ変換を行うときの第６階
調と第７階調の切り換わり電位に相当する。波高値ｅ５
〜１０は ａ１＜ｅ５＜ａ５＜ｅ６＜ａ６＜ｅ７＜ａ７
＜ｅ８＜ａ８＜ｅ９＜ａ９＜ｅ１０＜ｂ１ の関係を持
たせている。
【００４７】表５は波高値ｅ５〜１０の表示状態を示す
表である。波高値がｅ５の時は画素Ｃは、第１フィール
ドで波高値ｅ５が比較電圧ａ１より高いので第７階調を
表示し、第２、３フィールドで波高値ｅ５が比較電圧ａ
６，ａ８より低いので第６階調を表示する。これにディ
ザ法を適用すると画素Ｃは６．３３階調となる。画素Ｄ
は第１，２，３フィールドで波高値ｅ５が比較電圧ａ
５，ａ７，ａ９よりも低いので第６階調を表示し、ディ
ザ法を適用しても６．００階調となる。面積階調の効果
により画素Ｃと画素Ｄを隣接配置している領域を６．１
７階調として知覚する。
表である。波高値がｅ５の時は画素Ｃは、第１フィール
ドで波高値ｅ５が比較電圧ａ１より高いので第７階調を
表示し、第２、３フィールドで波高値ｅ５が比較電圧ａ
６，ａ８より低いので第６階調を表示する。これにディ
ザ法を適用すると画素Ｃは６．３３階調となる。画素Ｄ
は第１，２，３フィールドで波高値ｅ５が比較電圧ａ
５，ａ７，ａ９よりも低いので第６階調を表示し、ディ
ザ法を適用しても６．００階調となる。面積階調の効果
により画素Ｃと画素Ｄを隣接配置している領域を６．１
７階調として知覚する。
【００４８】同様に波高値がｅ６の時は、画素ＣとＤは
波高値ｅ６を第１，２，３フィールドで第７，６，６階
調表示する。ディザ法を適用すると６．３３階調とな
り、面積階調も６．３３階調となる。波高値ｅ７におい
ては、画素Ｃは波高値ｅ７を第１，２，３フィールドで
第７，７，６階調表示し、画素Ｄは第１，２，３フィー
ルドで第７，６，６階調表示する。ディザ法を適用する
と画素Ｃは６．６７階調、画素Ｄは６．３３階調とな
り、面積階調は６．５０階調となる。波高値ｅ８におい
ては、画素ＣとＤは波高値ｅ８を第１，２，３フィール
ドで第７，７，６階調表示する。ディザ法を適用すると
６．６７階調となり、面積階調も６．６７階調となる。
波高値ｅ９においては、画素Ｃは波高値ｅ９を第１，
２，３フィールドで第７，７，７階調表示し、画素Ｄは
第１，２，３フィールドで第７，７，６階調表示する。
ディザ法を適用すると画素Ｃは７．００階調、画素Ｄは
６．６７階調となり、面積階調は６．８４階調となる。
波高値ｅ１０においては、画素ＣとＤは波高値ｅ１０を
第１，２，３フィールドで第７，７，７階調表示する。
ディザ法を適用すると７．００階調となり、面積階調も
７．００階調となる
波高値ｅ６を第１，２，３フィールドで第７，６，６階
調表示する。ディザ法を適用すると６．３３階調とな
り、面積階調も６．３３階調となる。波高値ｅ７におい
ては、画素Ｃは波高値ｅ７を第１，２，３フィールドで
第７，７，６階調表示し、画素Ｄは第１，２，３フィー
ルドで第７，６，６階調表示する。ディザ法を適用する
と画素Ｃは６．６７階調、画素Ｄは６．３３階調とな
り、面積階調は６．５０階調となる。波高値ｅ８におい
ては、画素ＣとＤは波高値ｅ８を第１，２，３フィール
ドで第７，７，６階調表示する。ディザ法を適用すると
６．６７階調となり、面積階調も６．６７階調となる。
波高値ｅ９においては、画素Ｃは波高値ｅ９を第１，
２，３フィールドで第７，７，７階調表示し、画素Ｄは
第１，２，３フィールドで第７，７，６階調表示する。
ディザ法を適用すると画素Ｃは７．００階調、画素Ｄは
６．６７階調となり、面積階調は６．８４階調となる。
波高値ｅ１０においては、画素ＣとＤは波高値ｅ１０を
第１，２，３フィールドで第７，７，７階調表示する。
ディザ法を適用すると７．００階調となり、面積階調も
７．００階調となる
【００４９】
【００５０】このように本実施例では６組の基準電圧対
をＶｔ１−Ｖｂ１，Ｖｔ６−Ｖｂ６，Ｖｔ８−Ｖｂ８と
Ｖｔ５−Ｖｂ５，Ｖｔ７−Ｖｂ７，Ｖｔ９−Ｖｂ９の２
組にわけてディザ法を行い表示階調数を３倍にする。さ
らに面積階調の作用により合計で表示階調数が６倍にな
る。１６階調の分解能をもつ４ビットＡ／Ｄ変換器を使
用しているので９６階調表示が可能となる。なおＮＴＳ
Ｃ方式のテレビ信号ではフィールド周期が１／６０秒で
あるので、ディザ法に３フィールド必要とする本実施例
の方法はフリッカ周期が１／２０秒となり、視認限界ま
できている。
をＶｔ１−Ｖｂ１，Ｖｔ６−Ｖｂ６，Ｖｔ８−Ｖｂ８と
Ｖｔ５−Ｖｂ５，Ｖｔ７−Ｖｂ７，Ｖｔ９−Ｖｂ９の２
組にわけてディザ法を行い表示階調数を３倍にする。さ
らに面積階調の作用により合計で表示階調数が６倍にな
る。１６階調の分解能をもつ４ビットＡ／Ｄ変換器を使
用しているので９６階調表示が可能となる。なおＮＴＳ
Ｃ方式のテレビ信号ではフィールド周期が１／６０秒で
あるので、ディザ法に３フィールド必要とする本実施例
の方法はフリッカ周期が１／２０秒となり、視認限界ま
できている。
【００５１】
【発明の効果】本発明の液晶表示装置においては小規模
なＡ／Ｄ変換器に複数の基準電圧対のうちの半分の組で
ディザ法をおこない、隣接する画素では残りの半分の組
でディザ法を行う。これによりディザ周期を短く出来る
ためにフリッカー妨害が発生せず、さらに面積階調の効
果が発生し、ディザ法による階調数の増加と面積階調に
よる階調数の増加による両方の効果で多階調表現が可能
となり、量子化雑音の目だたない高品質な表示が可能と
なる。
なＡ／Ｄ変換器に複数の基準電圧対のうちの半分の組で
ディザ法をおこない、隣接する画素では残りの半分の組
でディザ法を行う。これによりディザ周期を短く出来る
ためにフリッカー妨害が発生せず、さらに面積階調の効
果が発生し、ディザ法による階調数の増加と面積階調に
よる階調数の増加による両方の効果で多階調表現が可能
となり、量子化雑音の目だたない高品質な表示が可能と
なる。
【図１】実施例１のブロック図である。
【図２】実施例１の第１フィールドのタイミングチャー
トである。
トである。
【図３】実施例１の第２フィールドのタイミングチャー
トである。
トである。
【図４】実施例１の液晶パネルの左上隅の拡大図であ
る。
る。
【図５】実施例１の比較電圧と入力電圧の関係を示す説
明図である。
明図である。
【図６】実施例１の階調表示をした時の画素部の拡大図
であり、（１）が波高値ｅ１，（２）が波高値ｅ２，
（３）が波高値ｅ３，（４）が波高値ｅ４の画素部の拡
大図である。
であり、（１）が波高値ｅ１，（２）が波高値ｅ２，
（３）が波高値ｅ３，（４）が波高値ｅ４の画素部の拡
大図である。
【図７】実施例２の第１フィールドのタイミングチャー
トである。
トである。
【図８】実施例２の第２フィールドのタイミングチャー
トである。
トである。
【図９】実施例２の液晶パネルの左上隅の拡大図であ
る。
る。
【図１０】実施例２の均一輝度のラスター表示時の画素
部の拡大図であり、（１）が波高値ｅ１，（２）が波高
値ｅ２，（３）が波高値ｅ３，（４）が波高値ｅ４の画
素部の拡大図である。
部の拡大図であり、（１）が波高値ｅ１，（２）が波高
値ｅ２，（３）が波高値ｅ３，（４）が波高値ｅ４の画
素部の拡大図である。
【図１１】実施例３の第１フィールドのタイミングチャ
ートである。
ートである。
【図１２】実施例３の第２フィールドのタイミングチャ
ートである。
ートである。
【図１３】実施例３の液晶パネルの左上隅の拡大図であ
る。
る。
【図１４】実施例３の均一輝度のラスター表示時の画素
部の拡大図であり、（１）が波高値ｅ１，（２）が波高
値ｅ２，（３）が波高値ｅ３，（４）が波高値ｅ４の画
素部の拡大図である。
部の拡大図であり、（１）が波高値ｅ１，（２）が波高
値ｅ２，（３）が波高値ｅ３，（４）が波高値ｅ４の画
素部の拡大図である。
【図１５】実施例４の切り換わり電圧と波高値の関係を
示す説明図である。
示す説明図である。
【図１６】従来例のディザ法で画質を改善するシステム
例のブロック図である。
例のブロック図である。
１０４ マルチプレクサ １０６ Ａ／Ｄ変換器 １１２ 液晶パネル １１０ 信号電極駆動回路 Ｖｔ１ 上側の基準電圧 Ｖｔ２ 上側の基準電圧 Ｖｔ３ 上側の基準電圧 Ｖｔ４ 上側の基準電圧 Ｖｂ１ 下側の基準電圧 Ｖｂ２ 下側の基準電圧 Ｖｂ３ 下側の基準電圧 Ｖｂ４ 下側の基準電圧 Ｖｒｔ 上側基準電圧入力 Ｖｒｂ 下側基準電圧入力 φ１ クロック φ２ クロック
Claims (4)
- 【請求項１】 上側基準電圧と下側基準電圧からなる基
準電圧対に基づいて、表示画像信号を量子化された表示
データに変換するＡ／Ｄ変換器と、信号電極と走査電極
を有する液晶パネルを備え、前記信号電極に前記表示デ
ータに基づく信号電極駆動信号を印加し、前記走査電極
を順次選択して画像を表示する液晶表示装置において、
複数の基準電圧対を有する基準電圧対群と、前記基準電
圧対群を複数の基準電圧対グループに分け、フィールド
ごとに１つの基準電圧対グループを選択する手段を設
け、各フィールド内で、走査電極ごとまたは前記Ａ／Ｄ
変換器のサンプリング周期ごとに、前記１つの基準電圧
対グループのなかから１つの基準電圧対を選択してＡ／
Ｄ変換することを特徴とする液晶表示装置。 - 【請求項２】 上側基準電圧と下側基準電圧からなる基
準電圧対に基づいて、表示画像信号を量子化された表示
データに変換するＡ／Ｄ変換器と、信号電極と走査電極
を有する液晶パネルを備え、前記信号電極に前記表示デ
ータに基づく信号電極駆動信号を印加し、前記走査電極
を順次選択して画像を表示する液晶表示装置において、
複数の基準電圧対を有する基準電圧対群と、前記基準電
圧対群を複数の基準電圧対グループに分け、フィールド
ごとに１つの基準電圧対グループを選択する手段を設
け、各フィールド内で、走査電極ごとに前記１つの基準
電圧対グループのなかから１つの基準電圧対を選択して
Ａ／Ｄ変換するとともに、前記Ａ／Ｄ変換器のサンプリ
ング周期ごとに前記１つの基準電圧対グループのなかか
ら、前記１つの基準電圧対と異なる他の１つの基準電圧
対を選択してＡ／Ｄ変換することを特徴とする液晶表示
装置。 - 【請求項３】 上側基準電圧と下側基準電圧からなる基
準電圧対に基づいて、表示画像信号を量子化された表示
データに変換するＡ／Ｄ変換器と、信号電極と走査電極
を有する液晶パネルを備え、前記信号電極に前記表示デ
ータに基づく信号電極駆動信号を印加し、前記走査電極
を順次選択して画像を表示する液晶表示装置の駆動方法
において、複数の基準電圧対を有する基準電圧対群を設
け、前記基準電圧対群を複数の基準電圧対グループに分
け、フィールドごとに１つの基準電圧対グループを選択
し、各フィールド内で、走査電極ごとまたは前記Ａ／Ｄ
変換器のサンプリング周期ごとに、前記１つの基準電圧
対グループのなかから１ つの基準電圧対を選択してＡ／
Ｄ変換することを特徴とする液晶表示装置の駆動方法。 - 【請求項４】 上側基準電圧と下側基準電圧からなる基
準電圧対に基づいて、表示画像信号を量子化された表示
データに変換するＡ／Ｄ変換器と、信号電極と走査電極
を有する液晶パネルを備え、前記信号電極に前記表示デ
ータに基づく信号電極駆動信号を印加し、前記走査電極
を順次選択して画像を表示する液晶表示装置の駆動方法
において、複数の基準電圧対を有する基準電圧対群を設
け、前記基準電圧対群を複数の基準電圧対グループに分
け、フィールドごとに１つの基準電圧対グループを選択
し、各フィールド内で、走査電極ごとに前記１つの基準
電圧対グループのなかから１つの基準電圧対を選択して
Ａ／Ｄ変換するとともに、前記Ａ／Ｄ変換器のサンプリ
ング周期ごとに前記１つの基準電圧対グループのなかか
ら、前記１つの基準電圧対と異なる他の１つの基準電圧
対を選択してＡ／Ｄ変換することを特徴とする液晶表示
装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15007692A JP3288426B2 (ja) | 1992-05-19 | 1992-05-19 | 液晶表示装置およびその駆動方法 |
| PCT/JP1993/000658 WO1993023785A1 (en) | 1992-05-19 | 1993-05-19 | Driving method for liquid crystal display |
| US08/175,423 US6064361A (en) | 1992-05-19 | 1993-05-19 | Method of driving LCD |
| DE69332622T DE69332622T2 (de) | 1992-05-19 | 1993-05-19 | Ansteuerverfahren für flüssigkristallanzeige |
| EP93910359A EP0596137B1 (en) | 1992-05-19 | 1993-05-19 | Driving method for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15007692A JP3288426B2 (ja) | 1992-05-19 | 1992-05-19 | 液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05323283A JPH05323283A (ja) | 1993-12-07 |
| JP3288426B2 true JP3288426B2 (ja) | 2002-06-04 |
Family
ID=15488997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15007692A Expired - Fee Related JP3288426B2 (ja) | 1992-05-19 | 1992-05-19 | 液晶表示装置およびその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6064361A (ja) |
| EP (1) | EP0596137B1 (ja) |
| JP (1) | JP3288426B2 (ja) |
| DE (1) | DE69332622T2 (ja) |
| WO (1) | WO1993023785A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2293480B (en) * | 1994-01-24 | 1997-11-19 | Citizen Watch Co Ltd | Liquid crystal display |
| US5675352A (en) * | 1995-09-07 | 1997-10-07 | Lucent Technologies Inc. | Liquid crystal display driver |
| JP3992776B2 (ja) * | 1997-02-27 | 2007-10-17 | シチズンホールディングス株式会社 | 液晶表示装置の駆動回路 |
| JP3279238B2 (ja) * | 1997-12-01 | 2002-04-30 | 株式会社日立製作所 | 液晶表示装置 |
| JP2000033731A (ja) * | 1998-07-17 | 2000-02-02 | Citizen Watch Co Ltd | 光プリンタにおける発光素子のキャリブレーション装置 |
| JP2001166752A (ja) * | 1999-09-27 | 2001-06-22 | Advanced Display Inc | 液晶表示装置 |
| US7319449B2 (en) | 2003-07-08 | 2008-01-15 | Seiko Epson Corporation | Image display apparatus and image display method |
| US20060066549A1 (en) * | 2004-09-24 | 2006-03-30 | Sony Corporation | Flat display apparatus and driving method for flat display apparatus |
| US7167120B1 (en) | 2006-02-09 | 2007-01-23 | Chunghwa Picture Tubes, Ltd. | Apparatus for digital-to-analog conversion and the method thereof |
| CN115793784A (zh) * | 2015-09-28 | 2023-03-14 | 苹果公司 | 具有延伸有效区域的电子设备显示器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236656B2 (ja) * | 1973-01-10 | 1977-09-17 | ||
| JPS636855A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | 集積回路マスクパタ−ンの解析方法 |
| GB8622717D0 (en) * | 1986-09-20 | 1986-10-29 | Emi Plc Thorn | Display device |
| JPS63109497A (ja) * | 1986-10-27 | 1988-05-14 | 日本電信電話株式会社 | 画像表示装置 |
| JP2539210B2 (ja) * | 1987-02-18 | 1996-10-02 | 富士通株式会社 | 液晶表示装置の駆動方法 |
| JPS63235995A (ja) * | 1987-03-24 | 1988-09-30 | 富士通株式会社 | マトリクス型液晶表示装置 |
| US4921334A (en) * | 1988-07-18 | 1990-05-01 | General Electric Company | Matrix liquid crystal display with extended gray scale |
| JPH0279092A (ja) * | 1988-09-14 | 1990-03-19 | Ascii Corp | 階調表示制御回路 |
| JPH0789265B2 (ja) * | 1989-03-07 | 1995-09-27 | シャープ株式会社 | 表示装置の駆動方法 |
| US5216417A (en) * | 1990-05-22 | 1993-06-01 | Seiko Epson Corporation | Multi-tone level displaying method by bi-level display devices and multi-tone level displaying unit |
| JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
-
1992
- 1992-05-19 JP JP15007692A patent/JP3288426B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-19 WO PCT/JP1993/000658 patent/WO1993023785A1/ja active IP Right Grant
- 1993-05-19 DE DE69332622T patent/DE69332622T2/de not_active Expired - Fee Related
- 1993-05-19 US US08/175,423 patent/US6064361A/en not_active Expired - Fee Related
- 1993-05-19 EP EP93910359A patent/EP0596137B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69332622T2 (de) | 2003-07-03 |
| DE69332622D1 (de) | 2003-02-13 |
| EP0596137A1 (en) | 1994-05-11 |
| US6064361A (en) | 2000-05-16 |
| EP0596137A4 (en) | 1996-07-24 |
| EP0596137B1 (en) | 2003-01-08 |
| JPH05323283A (ja) | 1993-12-07 |
| WO1993023785A1 (en) | 1993-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700560B2 (en) | Liquid crystal display device | |
| JP3941832B2 (ja) | 多階調表示装置 | |
| US7176867B2 (en) | Liquid crystal display and driving method thereof | |
| US7495643B2 (en) | Method and apparatus for driving liquid crystal display | |
| EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
| JP3349527B2 (ja) | 液晶中間調表示装置 | |
| EP0852372B1 (en) | Image display apparatus | |
| EP0686960A2 (en) | Display and its driving method | |
| US6191765B1 (en) | Multi-tone display device | |
| US20050168425A1 (en) | Driving circuit for a display device | |
| EP0782124A1 (en) | Colour display panel and apparatus with improved subpixel arrangement | |
| JP3288426B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR100229616B1 (ko) | 다계조처리장치 | |
| JP3909882B2 (ja) | ビデオ信号入力を有するオシロスコープ | |
| JPH06138846A (ja) | 液晶中間調表示方式 | |
| JP2007333770A (ja) | 電気光学装置、電気光学装置用駆動回路、及び電気光学装置の駆動方法、並びに電子機器 | |
| KR19980066488A (ko) | 다계조 처리장치 | |
| US5666132A (en) | Liquid crystal display | |
| JP2954329B2 (ja) | 多階調画像表示装置 | |
| KR19980054752A (ko) | 다계조 처리장치 | |
| JP6655685B2 (ja) | 表示パネルの駆動装置 | |
| US20050200581A1 (en) | Multi-tone display device | |
| JPH0319557B2 (ja) | ||
| JP3548666B2 (ja) | 液晶コントローラおよび液晶表示装置 | |
| JP3240148B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |