JPH0261032B2 - - Google Patents

Info

Publication number
JPH0261032B2
JPH0261032B2 JP56102984A JP10298481A JPH0261032B2 JP H0261032 B2 JPH0261032 B2 JP H0261032B2 JP 56102984 A JP56102984 A JP 56102984A JP 10298481 A JP10298481 A JP 10298481A JP H0261032 B2 JPH0261032 B2 JP H0261032B2
Authority
JP
Japan
Prior art keywords
substrate
active matrix
drive circuit
peripheral drive
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56102984A
Other languages
English (en)
Other versions
JPS584180A (ja
Inventor
Takeo Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP56102984A priority Critical patent/JPS584180A/ja
Publication of JPS584180A publication Critical patent/JPS584180A/ja
Publication of JPH0261032B2 publication Critical patent/JPH0261032B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明はソーダガラス、ホウケイ酸ガラス、あ
るいは石英等の透明基板上に少なくとも多結晶シ
リコンあるいはアモルフアスシリコンを主構成部
材としてなるアクテイブマトリクス基板に関する
ものである。
近年平板型液晶デイスプレーは腕時計、電卓、
玩具を始めとして自動車、計測器、情報機器端末
へと応用分野が拡大されつつあり、特に最近にお
いては半導体集積回路技術によつてSi基板上へス
イツチング用トランジスタ回路をマトリクス状に
形成しこのSi基板と透明ガラス板間に液晶を封入
したテレビ画像表示用の液晶デイスプレーパネル
が開発されている。
アクテイブマトリクス方式で液晶パネルを構成
した例では前記単結晶Si基板を用いたものやガラ
ス基板上に薄膜トランジスタを形成したもの及び
バリスタ基板を用いたものなどが既に程告されて
いるが中でも大型パネル化ならびにコスト面から
前記ガラス基板上に薄膜トランジスタを形成して
なるアクテイブマトリクス基板は将来有望な方式
として考えられている。
従来ガラス基板上に多結晶シリコン等を堆積し
て形成される薄膜トランジスタは基板に対する熱
制約から低温プロセスを用いざるを得ないことは
周知の通りである。しかし前記薄膜トランジスタ
を用いてのアクテイブマトリクス基板の場合アク
テイブマトリクス回路はともかくとして周辺駆動
回路は高周波動作を要求されるため少なくとも易
動度は単結晶シリコンに近いものでなくてはなら
ない。そのため周辺駆動回路は単結晶シリコン基
板上に形成しアクテイブマトリクス基板にいわゆ
る外ずけすることが一般的である。
しかし従来の前記方式では周辺駆動回路基板の
製造費は勿論のことアクテイブマトリクス基板へ
の外ずけ費用を含めると当然の事ながら大巾なコ
ストアツプに結がることは云うまでもない。
又基板材として石英基板のように耐熱性を有す
る材料を用いてアクテイブマトリクス基板を形成
した場合は1000℃以上の高温プロセスも可能とな
るため周辺駆動回路を内蔵したアクテイブマトリ
クス基板の製造は可能となる。
しかしこゝで一つ問題となるのは光リークにつ
いてである。
本来平板液晶デイスプレーは携帯用かつ野外用
としての利用価値が大きく当然の事ながら太陽光
の下での使用頻度が多くなる。
アクテイブマトリクスIC基板は直接太陽光が
表示面を照射するためIC基板内にも光が入射す
る。IC基板内への入射光は電子と正孔を発生さ
せ基板内に拡散しP−N接合部に到達するとP−
N接合部に電流が流れてしまう。すなわちこの光
起電力効果はトランジスタのソースドレインのP
−N接合部にリーク現象を引き起こし正しい画像
表示が得られなくなり画像がちらついたり消えた
りする。このため前記光リーク現象を押さえるた
めの一手段としては基板の易動度を小さくしリー
ク電流の低減を計ることであり、前述の如くアク
テイブマトリクス回路においてはそれがある程度
可能であるからである。
しかしながら前記高温プロセスは石英基板上の
多結晶シリコン全体を結晶化させることになり当
然移導度が高くなり光リークが増加し好ましい構
造とはいえない。
又、近来は周知の如くレーザー光あるいはEB
(エレクトロンビーム)を用いて無定形あるいは
多結晶のシリコン面に照射することにより結晶化
をはかつたり、あるいはイオン照射時のダメージ
を消去する技術が開発されてきている。
中でもレーザー加熱にはCWアルゴンレーザ
ー、CWクリプトンレーザー、パルスYAGレー
ザー、CW励起YAGレーザーなど種々の方式が
あり出力、エネルギーあるいはスポツト径をはじ
めとして生産性安定性にいたるまで構造上、動作
上、の本質的な違いを有しており目的による選択
も重要な要素となる。
このレーザ光を利用してのレーザーアニール技
術を用いれば、例えばガラス基板上に周辺駆動回
路を内蔵したアクテイブマトリクス基板にレーザ
ーアニールし全体に移導度を高めることは可能と
なる。しかしレーザーアニール効果はスポツト径
と照射時間によりスループツトが決定されるため
基板全体にレーザアニール加工を行なうと例えば
1時間当りの生産性は基板数枚程度と少量であり
効率のきわめて悪い工程となつてしまう。
以上述べた如く光リークに強くしかも低価格ア
クテイブマトリクス基板を製造するに当つては従
来方式における種々の欠点を改善する必要があ
る。
本発明は従来の欠点を除去せしめるものであり
すなわちガラス等の透明基板上に多結晶シリコン
あるいはアモルフアスシリコンを主構成部材とす
るアクテイブマトリクス回路を形成し、しかも同
一基板上に前記アクテイブマトリクス回路を包み
込む形で周辺駆動回路を配置し、該周辺駆動回路
領域のみをレーザーアニール加工等を行ないトラ
ンジスターの易動度を高めるというものである。
すなわち前述の如く周辺駆動回路の内蔵化をはじ
めとし、易動度を高める1手段としてレーザーア
ニールを基板周辺部の駆動回路のみに照射するた
めスループツトを向上し、しかも内部のアクテイ
ブマトリクス回路の易動度を小さくしたため光リ
ーク防止の向上も計れるという特徴を備えたもの
である。
次に本発明を下記にしるす実施例にもとずいて
詳細に説明する。
実施例 1 第1図は本発明によるアクテイブマトリクス基
板でありホウケイ酸ガラス基板1上にアクテイブ
マトリクス回路2を中心部に周辺駆動回路3を外
周部に配置したものである。
第2図a〜cは本発明のアクテイブマトリクス
基板の製造過程を説明するための基板断面図であ
る。先ず第2図aの如くホウケイ酸ガラス基板1
上に625℃の減圧雰囲気中にて5000Åの第1の多
結晶シリコン膜4を形成後該多結晶シリコン膜4
をホトエツチングし部分的に開孔せしめる。次に
基板上の周辺部すなわち第1図の周辺駆動回路3
の領域内のみ第3図aの如くCW励起YAGレー
ザーを光源としたビーム径200μm、線速度50cm/
Secでビームを左右の方向にスキアンさせなが
ら、しかも1〜4の順序にてレーザアニール加工
を行なつた。次に第2図bの如くに全面にCVD
−SiO2膜5を2000Å堆積したのち前記第1の多
結晶シリコン膜と同一形成方法で第2の多結晶シ
リコン膜6を形成したのち、多結晶シリコン膜6
のソースドレイン部の開孔をホトエツチングにて
行なう。
次に基板主面上に1×1015/cm2のリンイオンを
照射し550℃1Hのフオーミングガス中にてアニー
ルを行ない拡散層を形成する。次に第2図cの如
くCVD−SiO2膜7を形成した後コンタクトホー
ルを開孔し引つづき電極8の形成を行ないアクテ
イブマトリクス基板の形成を終了する。本実施例
にもちいたアクテイブマトリクス回路のゲート及
びデータ線のライン数は各々200本であり本基板
を用いてデーター線は約1MHz、又ゲート線も
25KHzでの動作が確認され液晶表示デイスプレー
として充分な性能を有することが確認されてい
る。又レーザーアニール加工の効果としてアニー
ルのスループツトは従来に較べて数倍以上の向上
をみせておりさらに易動度はアクテイブマトリク
ス回路中では約10cm/V−secであり周辺駆動回
路部では約100cm/V−secが得られている。
実施例 2 実施例1と同様に第1の多結晶シリコン膜を形
成後ホトエツチングにて部分的な開孔を行なつた
後第3図bの如く実施例1と同一条件にて周辺駆
動回路の1と3の領域をレーザーアニール加工し
たのち周辺駆動回路の2と4を1及び3に較べて
低出力の約1J/cm2のエネルギー密度で照射した。
すなわち周辺駆動回路の2と4の領域はゲート線
駆動用であり1及び3のデーター線用に較べて低
周波動作が可能なため周辺駆動回路全体を同一エ
ネルギー密度で照射する必要性はなく本実施例の
結果でもゲート線を動作させるために充分な易動
度を得ることが確認されしかも基板外周部の2辺
は低エネルギー密度照射のためスループツトは実
施例1に較べてさらに向上している。
実施例 3 実施例1と同様に第1の多結晶シリコン膜を形
成後ホトエツチングにて部分的な開孔を行なつた
後第3図cの如く実施例1と同一条件にて周辺駆
動回路の1と3領域すなわちデーター線駆動回路
領域のみをレーザーアニールする。
すなわち実施例2にて説明の如く特にゲート線
のライン数の少ないアクテイブマトリクス基板に
ついては本方式でも充分対応が取れスループツト
の大巾な向上がのぞめる。
実施例 4 実施例1と同様に第1の多結晶シリコン膜を形
成後ホトエツチングにて部分的な開孔を行なつた
後第3図dの如く基板の周辺駆動回路領域へのレ
ーザーアニール照射を先ず1の領域にビームを矢
印の如く左右にスキヤンさせて行ない、つづいて
基板を中心に対して90゜回転し2の領域を1と同
一方式にて照射しつづけて同じ方式にて基板を回
転させて3、4の領域を照射する。この方式では
実施例1に較べビームのスキヤン数が大巾に減少
出来るため実施例1に較べてスループツトが向上
出来る利点を有する。
以上実施例1〜4にて説明した如く、本発明は
平板液晶デイスプレイ等に用いられるアクテイブ
マトリクス基板において、ガラス基板上にアクテ
イブマトリクス回路と周辺駆動回路をワンチツプ
化すると同時にレーザアニール技術を利用し駆動
回路のみにレーザーアニール照射を行ないアクテ
イブマトリクス回路に耐光リーク対策をほどこし
たものであり、低コストでしかも光リークに強い
アクテイブマトリクス基板の提供を可能にしたも
のである。
上述の如く本発明は、ガラス基板上のアクテイ
ブマトリクス表示部外周にはデータ線及びゲート
線に信号を供給する周辺駆動回路が形成され、該
周辺駆動回路中の能動素子は非単結晶シリコン薄
膜トランジスタで構成されてなるようにしたから
以下の如き効果を有する。
(イ) 表示部領域に形成された薄膜トランジスタ
は、静電気に極めて弱い。一般に、シリコン単
結晶基板に形成されたトランジスタの場合にあ
つては、例え静電気が発生したとしても、基板
内に吸収されてしまうため、静電気によるトラ
ンジスタの破壊は生じない。しかしながら、ガ
ラス基板に設けたトランジスタにあつては、ガ
ラス基板が絶縁基板であるために、極めて容易
に静電気により破壊されてしまう。静電気は、
液晶表示部を形成する際のラビングにより発生
し易い。そこで本願発明にあつては、表示部を
ラビングすることによつて生じた易動度があつ
たとしても、外部周辺回路に各々のトランジス
タが直結されているため、この静電気は、外部
周辺回路に吸収されてしまう。従つて画素欠陥
を生ずることを最小とすることができる。
(ロ) 従来のシリコン単結晶基板上に画像表示部の
トランジスタと周辺駆動回路部のトランジスタ
を形成する場合、同一基板内で各部のトランジ
スタの移動度を異ならせることは不可能であ
る。しかしながら、周辺駆動回路部は画像のサ
ンプリングをしなくてはならないためにナノセ
カンドのオーダで高速駆動をする必要がある
為、移動度を高めなければならない。しかしな
がら、画像表示部のトランジスタには、外部光
が直接照射されるため、この照射光によるトラ
ンジスタの誤動作を回避するにはむしろ移動度
を下げなくてはならない。この両者の条件を同
時に満足するには、本願の如き構成に基づく
TFT構造でなくてはならない。
(ハ) 本願構成にあつては、基板が絶縁性のガラス
であるから、周辺回路において従来のシリコン
基板に比べ浮遊容量がなく、従つて、高周波応
答が可能な周辺駆動回路を作り込むことができ
る。さらに、周辺回路のみをアクテイブマトリ
クス部から分離した島で同一基板上に形成する
ことができるから、従来のシリコン基板の如く
ストツパー領域を形成する必要がなく、シリコ
ン基板よりもプロセスが短く量産性に適してい
る。
(ニ) 周辺回路をCMOSで形成しようとした場合、
従来のシリコン基板の場合、例えばN基板中に
Pウエルを形成しなくてはならず、デバイス構
成が複雑にならざるを得ないが、本発明の場合
にあつては、個別の島で形成するだけでよいか
らデバイスの構成が極めて簡略化することがで
きる。
【図面の簡単な説明】
第1図は本発明によるアクテイブマトリクス基
板における回路配置図、第2図a〜cは本発明に
おけるアクテイブマトリクス基板の製造過程を示
す基板断面図、第3図a〜dは本発明におけるア
クテイブマトリクス基板上の周辺駆動回路領域へ
のレーザーアニール照射方法を示す平面図。 1……ガラス基板、2……アクテイブマトリク
ス回路、3……周辺駆動回路、4……多結晶シリ
コン膜、5……CVD−SiO2膜、6……多結晶シ
リコン膜、7……CVD−SiO2膜、8……電極。

Claims (1)

  1. 【特許請求の範囲】 1 一対のガラス基板内に液晶が封入されてな
    り、該ガラス基板上にはマトリクス状に配列され
    たデータ線とゲート線、該データ線とゲート線の
    各交点にはスイツチングトランジスタおよび液晶
    駆動電極に接続が配置されてアクテイブマトリク
    ス表示部を形成してなる液晶表示装置において、 該アクテイブマトリクス表示部の該スイツチン
    グトランジスタは非単結晶シリコン薄膜からな
    り、該アクテイブマトリクス表示部外周には該デ
    ータ線および該ゲート線に信号を供給する周辺駆
    動回路が形成され、該周辺駆動回路中のトランジ
    スタは非単結晶シリコンで構成されてなり、かつ
    該周辺駆動回路中のトランジスタの移動度は、該
    アクテイブマトリクス表示部の該スイツチングト
    ランジスタの移動度よりも高くなるごとく処理さ
    れたことを特徴とする液晶表示装置。
JP56102984A 1981-06-30 1981-06-30 アクテイブマトリクス基板 Granted JPS584180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56102984A JPS584180A (ja) 1981-06-30 1981-06-30 アクテイブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56102984A JPS584180A (ja) 1981-06-30 1981-06-30 アクテイブマトリクス基板

Publications (2)

Publication Number Publication Date
JPS584180A JPS584180A (ja) 1983-01-11
JPH0261032B2 true JPH0261032B2 (ja) 1990-12-18

Family

ID=14341976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56102984A Granted JPS584180A (ja) 1981-06-30 1981-06-30 アクテイブマトリクス基板

Country Status (1)

Country Link
JP (1) JPS584180A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609286A (ja) * 1983-06-28 1985-01-18 Seiko Epson Corp 液晶表示によるビデオモニタ
JPS61229103A (ja) * 1985-04-04 1986-10-13 Canon Inc 複写機等の制御装置
JPH0752329B2 (ja) * 1987-03-13 1995-06-05 日本電気株式会社 アクテイブマトリツクス表示装置の駆動ic
JPS63307431A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体表示装置
JP2548569B2 (ja) * 1987-06-25 1996-10-30 旭硝子株式会社 アクティブマトリックス型液晶表示素子
JP2507464B2 (ja) * 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JPH067239B2 (ja) * 1987-08-14 1994-01-26 セイコー電子工業株式会社 電気光学装置
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
US7071910B1 (en) 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
US6759680B1 (en) 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US7253440B1 (en) 1991-10-16 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least first and second thin film transistors
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPH06151307A (ja) * 1993-06-11 1994-05-31 Sanyo Electric Co Ltd 薄膜トランジスタ回路装置の製造方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP2791286B2 (ja) * 1994-12-05 1998-08-27 株式会社日立製作所 半導体装置
JPH0950045A (ja) * 1995-12-15 1997-02-18 Seiko Instr Inc 半導体装置、光弁装置およびプロジェクション装置
EP1069465A1 (en) 1998-03-31 2001-01-17 Matsushita Electric Industrial Co., Ltd. Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
JP3921384B2 (ja) * 2001-11-30 2007-05-30 シャープ株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4974438A (ja) * 1972-10-10 1974-07-18
JPS54154992A (en) * 1978-05-29 1979-12-06 Seiko Epson Corp Semiconductor electrode substrate for liquid crystal panel drive

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4974438A (ja) * 1972-10-10 1974-07-18
JPS54154992A (en) * 1978-05-29 1979-12-06 Seiko Epson Corp Semiconductor electrode substrate for liquid crystal panel drive

Also Published As

Publication number Publication date
JPS584180A (ja) 1983-01-11

Similar Documents

Publication Publication Date Title
JPH0261032B2 (ja)
JP2791422B2 (ja) 電気光学装置およびその作製方法
CN100502047C (zh) 薄膜晶体管
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
JP2697507B2 (ja) 液晶表示装置
JP2000101088A (ja) 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR20010029895A (ko) 반도체 장치 및 그 제조 장치
JP2000111945A (ja) 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6759628B1 (en) Laser annealing apparatus
JPH0945930A (ja) 薄膜トランジスタ及びその製造方法
CN100555047C (zh) 液晶显示装置及其制造方法
JPH08264802A (ja) 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JPH10189999A (ja) 表示用薄膜半導体装置
JP2697730B2 (ja) アクティブマトリクス基板の製造方法
JP2697728B2 (ja) アクティブマトリクス基板の製造方法
JPH11330478A (ja) 半導体装置の作製方法
JPS6311989A (ja) 電気光学的表示装置
JPH0142146B2 (ja)
JP4238155B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法
JPH03114030A (ja) 液晶表示装置の製造方法
JPS641053B2 (ja)
JPS58190063A (ja) 透過型液晶表示パネル用薄膜トランジスタ
JPH07131031A (ja) 表示用薄膜半導体装置の製造方法
KR20040050768A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR100304824B1 (ko) 다결정실리콘박막트랜지스터액정표시기