JPH03114030A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH03114030A JPH03114030A JP2166102A JP16610290A JPH03114030A JP H03114030 A JPH03114030 A JP H03114030A JP 2166102 A JP2166102 A JP 2166102A JP 16610290 A JP16610290 A JP 16610290A JP H03114030 A JPH03114030 A JP H03114030A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- polysilicon
- film
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 229920005591 polysilicon Polymers 0.000 abstract description 26
- 239000003990 capacitor Substances 0.000 abstract description 16
- 239000012535 impurity Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は薄膜トランジスタを備えた液晶表示装置に関す
るものである。
るものである。
［従来の技術］
従来アクティブマトリックスを用いたデイスプレィパネ
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドツト数の大きなパネルを
実現可能な方式として注目を浴びている。
ルはダイナミック方式に比しそのマトリックスサイズを
非常に大きくでき、大型かつドツト数の大きなパネルを
実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デユーティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
駆動デユーティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
第１図は従来のアクティブマトリックスの１セルを示し
ている。
ている。
アドレス線Ｘがトランジスタ２のゲートに入力されてお
り、トランジスタをＯＮさせてデータ線Ｙの信号を保持
用コンデンサ３に電荷として蓄積させる。再びデータを
書き込むまで、このコンデンサ３により保持され、同時
に液晶４を駆動する。
り、トランジスタをＯＮさせてデータ線Ｙの信号を保持
用コンデンサ３に電荷として蓄積させる。再びデータを
書き込むまで、このコンデンサ３により保持され、同時
に液晶４を駆動する。
ここでＶＣは共通電極信号である。液晶のり−りは非常
に少ないので、短時間の電荷の保持には十分である。こ
このトランジスタとコンデンサの製法は通常のＩＣのプ
ロセスと全く同じである。
に少ないので、短時間の電荷の保持には十分である。こ
このトランジスタとコンデンサの製法は通常のＩＣのプ
ロセスと全く同じである。
第２図は第１図のセルをシリコンゲートプロセスにより
作成した例である。
作成した例である。
単結晶シリコンウェハ上にトランジスタ１０とコンデン
サ１１が構成される。アドレス線又とコンデンサの上電
極１１は多結晶シリコン（ポリシリコン）で、又データ
線Ｙと液晶駆動電極１３はＡ１でできており、コンタク
トホール７、 ８． ９により、基板とＡ１、ポリシリ
コンとＡ１が夫々接続される。
サ１１が構成される。アドレス線又とコンデンサの上電
極１１は多結晶シリコン（ポリシリコン）で、又データ
線Ｙと液晶駆動電極１３はＡ１でできており、コンタク
トホール７、 ８． ９により、基板とＡ１、ポリシリ
コンとＡ１が夫々接続される。
しかし、このような構造はプロセスが複雑であり、歩留
まりの制御が困雌である等の問題があるため、透明基板
上に薄膜トランジスタを形成した表示体が考えられた。
まりの制御が困雌である等の問題があるため、透明基板
上に薄膜トランジスタを形成した表示体が考えられた。
このような薄膜トランジスタを使用する場合、半導体薄
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
膜としては、アモルファスシリコン、ポリシリコンなど
が用いられてきた。
［発明が解決しようとする問題点および目的］一般にＭ
Ｏ８型トランジスタでは、単結晶シリコンからなる半導
体基板を用いる場合、ＮチャンネルにあってはＰ型基板
、ＰチャンネルにあってはＮ型基板が用いられる、この
ような構成にあっては、ＰＮ接合を利用してソース、
ドレイン間のＯＦＦリーク電流の低減を図っているもの
である。
Ｏ８型トランジスタでは、単結晶シリコンからなる半導
体基板を用いる場合、ＮチャンネルにあってはＰ型基板
、ＰチャンネルにあってはＮ型基板が用いられる、この
ような構成にあっては、ＰＮ接合を利用してソース、
ドレイン間のＯＦＦリーク電流の低減を図っているもの
である。
しかしながら、ガラス基板上に設けたアモルファスシリ
コンまたはポリシリコン（以下、非単結晶シリコンと呼
ぶ）からなる薄膜トランジスタにあっては、非単結晶シ
リコン薄膜の性質上、良質なＰＮが形成できず、トラン
ジスタのＯＦＦ時に、リーク電流を生じてしまうという
問題があった。
コンまたはポリシリコン（以下、非単結晶シリコンと呼
ぶ）からなる薄膜トランジスタにあっては、非単結晶シ
リコン薄膜の性質上、良質なＰＮが形成できず、トラン
ジスタのＯＦＦ時に、リーク電流を生じてしまうという
問題があった。
このような問題点を解決するため、薄膜トランジスタの
チャンネル部を真性半導体としトランジスタのＯＦＦ時
のリーク電流を低減しようとする試みがなされているが
、チャンネルを真性に保つことが容易ではなかった。
チャンネル部を真性半導体としトランジスタのＯＦＦ時
のリーク電流を低減しようとする試みがなされているが
、チャンネルを真性に保つことが容易ではなかった。
本発明はこのような問題点を克服するものであり、薄膜
トランジスタのチャンネル部が真性領域であることを確
保できる薄膜トランジスタの製造方法を提供することを
目的とする。
トランジスタのチャンネル部が真性領域であることを確
保できる薄膜トランジスタの製造方法を提供することを
目的とする。
［問題点を解決するための手段］
本発明の液晶表示装置の製造方法は、一対のガラスまた
は石英基板内に液晶が封入され、該基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる薄膜トランジスタを有する液晶表示装置の製造方法
において、該基板上にゲート電極を形成する工程、該ゲ
ート電極を酸化して該ゲート電極上にゲート酸化膜を形
成する工程、該ゲート酸化膜上に真性半導体層からなる
チャンネル領域を形成する工程、該チャンネル領域に接
してソースおよびドレイン電極を形成する工程からなる
ようにしたものである。
は石英基板内に液晶が封入され、該基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる薄膜トランジスタを有する液晶表示装置の製造方法
において、該基板上にゲート電極を形成する工程、該ゲ
ート電極を酸化して該ゲート電極上にゲート酸化膜を形
成する工程、該ゲート酸化膜上に真性半導体層からなる
チャンネル領域を形成する工程、該チャンネル領域に接
してソースおよびドレイン電極を形成する工程からなる
ようにしたものである。
［実 施 例］
第３図は本発明に用いるマトリックスセルを示すもので
ある。
ある。
第１図と異なるのは容量のＧＮＤ配線を新たに設けるこ
とのみであり、基本回路は同じである。
とのみであり、基本回路は同じである。
この場合のＧＮＤ電位は一定バイアスを意味し、バイア
スレベルは問わない。
スレベルは問わない。
第４図にセルの構造例を示す。
（Ａ）は平面図であってアドレス線２６はデータ線２５
、駆動電極及びコンデンサの電極２９をソース・ドレイ
ンとするトランジスタのチャネル２８のゲートになって
いる。又ＧＮＤライン２７はアドレス線２６と同時に構
成され電極２９との間に容量を構成している。第４図（
Ｂ）は（Ａ）のＡＢ線での断面を示すものである。
、駆動電極及びコンデンサの電極２９をソース・ドレイ
ンとするトランジスタのチャネル２８のゲートになって
いる。又ＧＮＤライン２７はアドレス線２６と同時に構
成され電極２９との間に容量を構成している。第４図（
Ｂ）は（Ａ）のＡＢ線での断面を示すものである。
製造プロセスの一例をあげて説明すると、石英等の高融
点ガラス基板３１にシリコン薄膜としてポリシリコンを
約３００ＯＡ成長させ、その後全面にＰイオンを打込み
してＮ型とする。但し場合によっては密着性をよくする
ため、うすいＳｉＯ２をあらかじめ形成することもある
。
点ガラス基板３１にシリコン薄膜としてポリシリコンを
約３００ＯＡ成長させ、その後全面にＰイオンを打込み
してＮ型とする。但し場合によっては密着性をよくする
ため、うすいＳｉＯ２をあらかじめ形成することもある
。
更にフォトエツチングによりゲート２６とコンデンサ電
極２７を形成した後に熱酸化により約１５００人のＳｉ
Ｏ２膜３０をゲート絶縁膜及びコンデンサの誘電体膜と
して成長させる。その後２層目のポリシリコンをつけて
フォトエッチによりパターンを形成後レジストマスクに
よりチャネル部２８以外に再びＰイオンを打込んでソー
ス・ドレイン電極及びデータ線の配線部、コンデンサの
電極を兼ねた液晶の駆動電極を形成する。
極２７を形成した後に熱酸化により約１５００人のＳｉ
Ｏ２膜３０をゲート絶縁膜及びコンデンサの誘電体膜と
して成長させる。その後２層目のポリシリコンをつけて
フォトエッチによりパターンを形成後レジストマスクに
よりチャネル部２８以外に再びＰイオンを打込んでソー
ス・ドレイン電極及びデータ線の配線部、コンデンサの
電極を兼ねた液晶の駆動電極を形成する。
このチャンネル部２８に局部的、又は基板全体を均一に
、レーザーを照射しポリシリコンを短時間のうちに溶融
、凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われているもの
である。
、レーザーを照射しポリシリコンを短時間のうちに溶融
、凝固させてグレインを成長することによって、しきい
値、コンダクタンス等の性能の改良を行なうことができ
る。これはいわゆるレーザアニールと言われているもの
である。
第４図に示す構造においては、光を透過する電極を用い
ているが、更にこの上にＡ１電極をのせてもよい。
ているが、更にこの上にＡ１電極をのせてもよい。
第５図は本発明のマトリックス基板を用いた液晶デイス
プレィ装置の簡単な断面を示す。
プレィ装置の簡単な断面を示す。
ポリシリコン電極３７をのせた石英基板３５とネサ膜よ
りなる共通電極３９をのせたガラス３６に液晶体３８を
はさむ、更に偏光板３２．３３でサンドイッチした後下
側に反射板３４をつける。
りなる共通電極３９をのせたガラス３６に液晶体３８を
はさむ、更に偏光板３２．３３でサンドイッチした後下
側に反射板３４をつける。
こうすると上から入射した光はポリシリコン電極３７を
ほとんど経過し、反射板３４で反射し、人体の目に感知
される。この方式は通常のＦＥタイプの液晶が使えるの
で、コントラストが高く、同時に視角も広い。
ほとんど経過し、反射板３４で反射し、人体の目に感知
される。この方式は通常のＦＥタイプの液晶が使えるの
で、コントラストが高く、同時に視角も広い。
第６図は本発明の他の例として通常のガラス基板上にセ
ルを構成した断面を示す、ガラス基板４０上にスパッタ
又はプラズマＣＶＤ法等の低温での膜生成法によりポリ
シリコン膜を作成し、全面にＰイオン又はＢイオンを打
込む０次にフォトエツチングによりゲート４３とコンデ
ンサ電極４２を形成する。更に絶縁膜４４を形成する。
ルを構成した断面を示す、ガラス基板４０上にスパッタ
又はプラズマＣＶＤ法等の低温での膜生成法によりポリ
シリコン膜を作成し、全面にＰイオン又はＢイオンを打
込む０次にフォトエツチングによりゲート４３とコンデ
ンサ電極４２を形成する。更に絶縁膜４４を形成する。
これもやはり低温成長による５ｉ０２等を用いる。
更にトランジスタのソース・ドレイン、コンデンサと駆
動電極を兼ねるための２Ｎ目のポリシリコンをやはり低
温で形成する。
動電極を兼ねるための２Ｎ目のポリシリコンをやはり低
温で形成する。
このポリシリコンは全くドープしないか、又はシキイ値
をエンハンスメントにするだけの十分な量のＢイオンを
打込む。
をエンハンスメントにするだけの十分な量のＢイオンを
打込む。
その後レーザビームを局部的又は全体に照射しアニール
をする。レーザビームは一部は１層目のポリシリコンに
吸収されるが、ガラス基板４０は透過する。従って１層
目のポリシリコン中のイオン打込みされた不純物の活性
化、２層目のポリシリコンのグレインの成長（特にチャ
ネル部４８）が行なわれるべく適当なビームのエネルギ
ーで適当な時間（パルスレーザであればパルス間隔、Ｃ
Ｗレーザでは走査スピードに依存）処理すると、ガラス
基板には影響が殆どない範囲でアニールが可能である。
をする。レーザビームは一部は１層目のポリシリコンに
吸収されるが、ガラス基板４０は透過する。従って１層
目のポリシリコン中のイオン打込みされた不純物の活性
化、２層目のポリシリコンのグレインの成長（特にチャ
ネル部４８）が行なわれるべく適当なビームのエネルギ
ーで適当な時間（パルスレーザであればパルス間隔、Ｃ
Ｗレーザでは走査スピードに依存）処理すると、ガラス
基板には影響が殆どない範囲でアニールが可能である。
この方式の特徴はレーザアニールにより、従来の熱アニ
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物の活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性（特に移動度）を改良することが同時にできるこ
とにある。
ールに対しガラス基板に与える影響を非常に少なくでき
るのでコストの安いガラスを用いることができること、
レーザのアニールは不純物の活性化と共に、チャネル部
のポリシリコンのグレインを成長させて、トランジスタ
の特性（特に移動度）を改良することが同時にできるこ
とにある。
その後Ａｌをつけてフォトエツチングしてソース・ドレ
イン電極４６．４７を形成する。Ａｌとポリシリコンは
このままではコンタクトがとれにくいのでこの後多少熱
処理をするか、弱いレーザビームを照射すればよい。
イン電極４６．４７を形成する。Ａｌとポリシリコンは
このままではコンタクトがとれにくいのでこの後多少熱
処理をするか、弱いレーザビームを照射すればよい。
［効 果コ
本発明の液晶表示装置の製造方法は、一対のガラスまた
は石英基板内に液晶が封入され、該基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる薄膜トランジスタを有する液晶表示装置の製造方法
において、該基板上にゲート電極を形成する工程、該ゲ
ート電極を酸化して該ゲート電極上にゲート酸化膜を形
成する工程、該ゲート酸化膜上に真性半導体層からなる
チャンネル領域を形成する工程、該チャンネル領域に接
してソースおよびドレイン電極を形成する工程からなる
ようにしたので、以下のような効果を有する。
は石英基板内に液晶が封入され、該基板上にマトリクス
状に配列されてなる画素電極、該画素電極に接続されて
なる薄膜トランジスタを有する液晶表示装置の製造方法
において、該基板上にゲート電極を形成する工程、該ゲ
ート電極を酸化して該ゲート電極上にゲート酸化膜を形
成する工程、該ゲート酸化膜上に真性半導体層からなる
チャンネル領域を形成する工程、該チャンネル領域に接
してソースおよびドレイン電極を形成する工程からなる
ようにしたので、以下のような効果を有する。
すなわち、
（ａ）基板上に形成したゲート電極上にゲート絶縁膜を
形成した後、連続して真性半導体からなるチャンネル領
域を形成できるので、真性半導体と絶縁膜とのＭＯ３界
面に不純物が残存することのない薄膜トランジスタを形
成できる。
形成した後、連続して真性半導体からなるチャンネル領
域を形成できるので、真性半導体と絶縁膜とのＭＯ３界
面に不純物が残存することのない薄膜トランジスタを形
成できる。
（ｂ）ゲート電極そのものを酸化することによってゲー
ト絶縁膜を形成できるので、ゲート電極とゲート絶縁膜
との付き回りがよく、欠陥のない緻密な絶縁膜が形成で
きる。
ト絶縁膜を形成できるので、ゲート電極とゲート絶縁膜
との付き回りがよく、欠陥のない緻密な絶縁膜が形成で
きる。
第１図は従来のアクティブマトリックスに用いたセルの
回路図である。 第２図はバルクシリコンを用いたセルの平面図である。 第３図は本発明のセル図である。 第４図（Ａ）、 （Ｂ）はその実現例の平面図と断面図
である。 第５図は本発明の基板をパネルに実装した際の断面図で
ある。 第６図は本発明の他の実施例を示す図である。 ７、 ８． ９・・・コンタクトホール１０・・・ポリ
シリコンゲート １１・・・コンデンサ３のポリシリコンの上部電極 １３・・・ＡＩによる駆動電極 ２６．２７・・・１層目のポリシリコン２５．２９・・
・２層目のポリシリコン２８・・・チャネル ３１・・・石英基板 ３２．３３・・・偏光板 ３４・・・反射板 ３５．３６・・・透明基板 ３９・・・ネサ膜 ３７・・・ポリシリコン駆動電極 ３８・・・液晶体 ４０・・・ガラス基板 ４２．４３・・・１層目ポリシリコン ４５・・・２層目ポリシリコン ４６．４７・・・Ａ１ ４８・・・チャネル 第４図 第６図
回路図である。 第２図はバルクシリコンを用いたセルの平面図である。 第３図は本発明のセル図である。 第４図（Ａ）、 （Ｂ）はその実現例の平面図と断面図
である。 第５図は本発明の基板をパネルに実装した際の断面図で
ある。 第６図は本発明の他の実施例を示す図である。 ７、 ８． ９・・・コンタクトホール１０・・・ポリ
シリコンゲート １１・・・コンデンサ３のポリシリコンの上部電極 １３・・・ＡＩによる駆動電極 ２６．２７・・・１層目のポリシリコン２５．２９・・
・２層目のポリシリコン２８・・・チャネル ３１・・・石英基板 ３２．３３・・・偏光板 ３４・・・反射板 ３５．３６・・・透明基板 ３９・・・ネサ膜 ３７・・・ポリシリコン駆動電極 ３８・・・液晶体 ４０・・・ガラス基板 ４２．４３・・・１層目ポリシリコン ４５・・・２層目ポリシリコン ４６．４７・・・Ａ１ ４８・・・チャネル 第４図 第６図
Claims (1)
- 一対のガラスまたは石英基板内に液晶が封入され、該基
板上にマトリクス状に配列されてなる画素電極、該画素
電極に接続されてなる薄膜トランジスタを有する液晶表
示装置の製造方法において、該基板上にゲート電極を形
成する工程、該ゲート電極を酸化して該ゲート電極上に
ゲート酸化膜を形成する工程、該ゲート酸化膜上に真性
半導体層からなるチャンネル領域を形成する工程、該チ
ャンネル領域に接してソースおよびドレイン電極を形成
する工程からなることを特徴とする液晶表示装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610290A JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610290A JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10530880A Division JPS5730882A (en) | 1980-07-31 | 1980-07-31 | Active matrix substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03114030A true JPH03114030A (ja) | 1991-05-15 |
| JPH0772821B2 JPH0772821B2 (ja) | 1995-08-02 |
Family
ID=15825054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16610290A Expired - Lifetime JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772821B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011065230A1 (en) * | 2009-11-30 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, method for driving the same, and electronic device including the same |
| JP2015165311A (ja) * | 2010-02-12 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015222443A (ja) * | 2009-12-18 | 2015-12-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| US9508276B2 (en) | 2012-06-29 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device including comparator circuit, and display device including comparator circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122484A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Field effect type polisilicon resistance element |
| JPS54127699A (en) * | 1978-03-27 | 1979-10-03 | Sharp Corp | Matrix-type liquid crystal display unit |
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
-
1990
- 1990-06-25 JP JP16610290A patent/JPH0772821B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52122484A (en) * | 1976-04-07 | 1977-10-14 | Hitachi Ltd | Field effect type polisilicon resistance element |
| JPS54127699A (en) * | 1978-03-27 | 1979-10-03 | Sharp Corp | Matrix-type liquid crystal display unit |
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10847116B2 (en) | 2009-11-30 | 2020-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Reducing pixel refresh rate for still images using oxide transistors |
| US11636825B2 (en) | 2009-11-30 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, method for driving the same, and electronic device including the same |
| WO2011065230A1 (en) * | 2009-11-30 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, method for driving the same, and electronic device including the same |
| US11282477B2 (en) | 2009-11-30 | 2022-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, method for driving the same, and electronic device including the same |
| US11798952B2 (en) | 2009-12-18 | 2023-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP2015222443A (ja) * | 2009-12-18 | 2015-12-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| US9620525B2 (en) | 2009-12-18 | 2017-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11282864B2 (en) | 2009-12-18 | 2022-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10256254B2 (en) | 2009-12-18 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10032422B2 (en) | 2010-02-12 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method |
| US10157584B2 (en) | 2010-02-12 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method |
| US9704446B2 (en) | 2010-02-12 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method |
| JP2015165311A (ja) * | 2010-02-12 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9508276B2 (en) | 2012-06-29 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device including comparator circuit, and display device including comparator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0772821B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| US7027022B2 (en) | Drive circuit of active matrix type display device having buffer with parallel connected elemental circuits and manufacturing method thereof | |
| KR20010029895A (ko) | 반도체 장치 및 그 제조 장치 | |
| JPH0777264B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0261032B2 (ja) | ||
| JPH0133833B2 (ja) | ||
| JP2697507B2 (ja) | 液晶表示装置 | |
| JPH01194351A (ja) | 薄膜半導体装置 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH0227320A (ja) | 薄膜半導体表示装置とその製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JPH0142146B2 (ja) | ||
| JPH03114030A (ja) | 液晶表示装置の製造方法 | |
| JPH06104432A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2867264B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0543095B2 (ja) | ||
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPS6311989A (ja) | 電気光学的表示装置 | |
| JP2697728B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2697730B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JPH03114029A (ja) | 液晶表示装置 | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| JPH05136169A (ja) | 薄膜トランジスタの製造方法 |