JP2867264B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2867264B2 JP2867264B2 JP4812089A JP4812089A JP2867264B2 JP 2867264 B2 JP2867264 B2 JP 2867264B2 JP 4812089 A JP4812089 A JP 4812089A JP 4812089 A JP4812089 A JP 4812089A JP 2867264 B2 JP2867264 B2 JP 2867264B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- insulating substrate
- transparent insulating
- energy beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は液晶表示装置およびその製造方法に係り、特
にアクティブマトリックス方式に好適な液晶表示装置お
よびその製造方法に関する。
にアクティブマトリックス方式に好適な液晶表示装置お
よびその製造方法に関する。
（従来の技術） アクティブマトリックス方式の液晶ディスプレイは、
近年、周辺回路を内蔵しながら、高画質化と大画面化の
方向に急速に進んでいる。
近年、周辺回路を内蔵しながら、高画質化と大画面化の
方向に急速に進んでいる。
この方式の液晶ディスプレイでは、１つの画素に対し
て１つの薄膜トランジスタ（以下、TFTと略する）が対
応するように、ガラス基板のような透明絶縁性基板上に
TFTがマトリックス状に形成される。
て１つの薄膜トランジスタ（以下、TFTと略する）が対
応するように、ガラス基板のような透明絶縁性基板上に
TFTがマトリックス状に形成される。
TFTの能動層として機能する部分には、プラズマCVDに
よって形成されるアモルファスシリコン、または減圧CV
D（LPCVD）法によって形成される多結晶シリコンが用い
られるが、液晶ディスプレイ用のTFTには大きなキャリ
ア移動度と低リーク電流が要求されるために、多結晶シ
リコン（poly−Si）が用いられることが多い。
よって形成されるアモルファスシリコン、または減圧CV
D（LPCVD）法によって形成される多結晶シリコンが用い
られるが、液晶ディスプレイ用のTFTには大きなキャリ
ア移動度と低リーク電流が要求されるために、多結晶シ
リコン（poly−Si）が用いられることが多い。
以下、従来技術におけるTFTの製造方法について説明
する。
する。
LPCVD法によって形成される多結晶シリコン膜は、600
℃以下の温度では膜の結晶性が十分でないために、加熱
処理を施すことによって結晶性を向上させる工程が必要
となる。ところが、歪温度の低いガラス基板の場合、そ
の歪点（約600℃）によって処理温度が制限されて十分
な結晶性が得られないので、近年においては、シリコン
膜の表面で吸収されるレーザビームを照射して表面層の
みを融解し、再結晶化時に結晶性を向上させる方法が実
施されている。
℃以下の温度では膜の結晶性が十分でないために、加熱
処理を施すことによって結晶性を向上させる工程が必要
となる。ところが、歪温度の低いガラス基板の場合、そ
の歪点（約600℃）によって処理温度が制限されて十分
な結晶性が得られないので、近年においては、シリコン
膜の表面で吸収されるレーザビームを照射して表面層の
みを融解し、再結晶化時に結晶性を向上させる方法が実
施されている。
このようにして能動層となる多結晶シリコンが形成さ
れると、ホト・エッチング工程においてTFT形成のため
に島切りを行い、さらにゲート絶縁膜、ゲート電極が形
成される。続いて前記多結晶シリコン中のソース／ドレ
イン領域となる部分、および前記ゲート電極に不純物を
ドープする。
れると、ホト・エッチング工程においてTFT形成のため
に島切りを行い、さらにゲート絶縁膜、ゲート電極が形
成される。続いて前記多結晶シリコン中のソース／ドレ
イン領域となる部分、および前記ゲート電極に不純物を
ドープする。
ここで、この不純物を活性化するために加熱処理を施
すが、この場合においても、前記同様、600℃以上の温
度で加熱処理を行うことができないので、レーザ光を照
射して不純物の活性化を行う。
すが、この場合においても、前記同様、600℃以上の温
度で加熱処理を行うことができないので、レーザ光を照
射して不純物の活性化を行う。
（発明が解決しようとする課題） 一般的に、プラズマCVDによるアモルファスシリコン
形成においては、ガラス基板が平面的に設置されるため
に、アモルファスシリコン膜はガラス基板の一主表面の
みに形成されるが、LPCVD法による多結晶シリコン膜形
成においては、多数のガラス基板が、垂直に平行して設
置されるために、多結晶シリコン膜はガラス基板の両面
に形成されてしまう。
形成においては、ガラス基板が平面的に設置されるため
に、アモルファスシリコン膜はガラス基板の一主表面の
みに形成されるが、LPCVD法による多結晶シリコン膜形
成においては、多数のガラス基板が、垂直に平行して設
置されるために、多結晶シリコン膜はガラス基板の両面
に形成されてしまう。
このように、ガラス基板の両面に多結晶シリコン膜が
形成された状態では、その一方の面の多結晶シリコン膜
をホト・エッチング工程で島切りして多数のTFTをマト
リックス状に配列し、そのソース／ドレイン領域の活性
化を行う際に、レーザビーム等のエネルギビームを照射
すると、多結晶シリコンが島状に残っている領域、すな
わちTFT形成領域においてはエネルギビームが吸収され
るが、それ以外の領域においてはエネルギビームがガラ
ス基板を通過してしまう。
形成された状態では、その一方の面の多結晶シリコン膜
をホト・エッチング工程で島切りして多数のTFTをマト
リックス状に配列し、そのソース／ドレイン領域の活性
化を行う際に、レーザビーム等のエネルギビームを照射
すると、多結晶シリコンが島状に残っている領域、すな
わちTFT形成領域においてはエネルギビームが吸収され
るが、それ以外の領域においてはエネルギビームがガラ
ス基板を通過してしまう。
ガラス基板を通過したエネルギビームは、まだ大きな
光強度を有しているために、ガラス基板の裏面に被着さ
れた前記多結晶シリコンを加熱し、その温度はガラス基
板の歪温度を大幅に超えてしまう場合がある。
光強度を有しているために、ガラス基板の裏面に被着さ
れた前記多結晶シリコンを加熱し、その温度はガラス基
板の歪温度を大幅に超えてしまう場合がある。
多結晶シリコンの温度がガラス基板の歪温度を超えて
しまうと、該多結晶シリコンに接するガラス基板もその
歪温度を超えてしまい、その部分のガラス基板には凹凸
が発生し、これが最終的には、液晶表示装置の画面上で
の白濁の原因となってしまう。
しまうと、該多結晶シリコンに接するガラス基板もその
歪温度を超えてしまい、その部分のガラス基板には凹凸
が発生し、これが最終的には、液晶表示装置の画面上で
の白濁の原因となってしまう。
本発明の目的は、上記した問題点を解決し、ガラス基
板に凹凸が発生することを防止した半導体装置を実現す
るとともに、本発明による半導体装置を液晶表示装置用
のアクティブマトリックス基板として用いることで、画
面に白濁を生じさせない高画質の液晶表示装置およびそ
の製造方法を提供することにある。
板に凹凸が発生することを防止した半導体装置を実現す
るとともに、本発明による半導体装置を液晶表示装置用
のアクティブマトリックス基板として用いることで、画
面に白濁を生じさせない高画質の液晶表示装置およびそ
の製造方法を提供することにある。
（課題を解決するための手段） 上記した問題点を解決するために、本発明は透明絶縁
性基板の表面に多数のTFTを隣接配置してなる液晶表示
装置において、下記の（１）〜（３）に示した手段のい
ずれか、あるいはこれらの手段を適宜に組み合わせて講
じた点に特徴がある。
性基板の表面に多数のTFTを隣接配置してなる液晶表示
装置において、下記の（１）〜（３）に示した手段のい
ずれか、あるいはこれらの手段を適宜に組み合わせて講
じた点に特徴がある。
（１）透明絶縁性基板として、ソース／ドレイン領域内
の不純物を活性化するために照射されるエネルギビーム
に対する吸収係数が高い基板を用いる。
の不純物を活性化するために照射されるエネルギビーム
に対する吸収係数が高い基板を用いる。
（２）ガラス基板の、エネルギビームが照射される面の
少なくとも裏面に、TFTの能動層となる多結晶シリコン
を形成する前に、エネルギビームに対する吸収係数が小
さく、かつ熱絶縁性が高い、たとえばSiO2膜を予め堆積
させておく。
少なくとも裏面に、TFTの能動層となる多結晶シリコン
を形成する前に、エネルギビームに対する吸収係数が小
さく、かつ熱絶縁性が高い、たとえばSiO2膜を予め堆積
させておく。
（３）ガラス基板の、エネルギビームが照射される面の
裏面のシリコン膜を、エネルギビームを照射する前に予
め除去しておく。
裏面のシリコン膜を、エネルギビームを照射する前に予
め除去しておく。
（作用） 前記（１）の手段は以下のように作用する。すなわ
ち、透明絶縁性基板として、照射されるエネルギビーム
に対する吸収係数が高い基板を用いると、エネルギビー
ムはガラス基板の厚み方向において徐々に吸収された減
衰し、裏面のシリコン膜に達するときのエネルギ強度
は、始めのエネルギビームの強度の50〜80％になる。し
たがって、裏面のシリコン膜の温度上昇が抑えられる。
ち、透明絶縁性基板として、照射されるエネルギビーム
に対する吸収係数が高い基板を用いると、エネルギビー
ムはガラス基板の厚み方向において徐々に吸収された減
衰し、裏面のシリコン膜に達するときのエネルギ強度
は、始めのエネルギビームの強度の50〜80％になる。し
たがって、裏面のシリコン膜の温度上昇が抑えられる。
前記（２）の手段は以下のように作用する。すなわ
ち、エネルギビームが照射される面の裏面に、該エネル
ギビームに対する吸収係数が小さく、かつ熱絶縁性が高
い下地膜を形成しておくと、表面に照射されたエネルギ
ビームが基板および該下地膜を通過した後に、裏面のシ
リコン膜に達し、該シリコン膜が加熱されても、その熱
の基板への伝導が下地膜によって遮られるために、ガラ
ス基板の温度上昇が抑えられる。
ち、エネルギビームが照射される面の裏面に、該エネル
ギビームに対する吸収係数が小さく、かつ熱絶縁性が高
い下地膜を形成しておくと、表面に照射されたエネルギ
ビームが基板および該下地膜を通過した後に、裏面のシ
リコン膜に達し、該シリコン膜が加熱されても、その熱
の基板への伝導が下地膜によって遮られるために、ガラ
ス基板の温度上昇が抑えられる。
前記（３）の手段は以下のように作用する。すなわ
ち、エネルギビームが照射される面の裏面のシリコン膜
を予め除去しておけば、基板を通過したエネルギビーム
は、薄膜半導体装置内のいずれの部分においても吸収さ
れずに外部に放出される。したがって、基板が加熱され
ることがなく、その温度上昇が抑えられる。
ち、エネルギビームが照射される面の裏面のシリコン膜
を予め除去しておけば、基板を通過したエネルギビーム
は、薄膜半導体装置内のいずれの部分においても吸収さ
れずに外部に放出される。したがって、基板が加熱され
ることがなく、その温度上昇が抑えられる。
（実施例） 以下、本発明の一実施例を説明する。第１図は第１の
発明の一実施例である液晶表示装置およびその製造方法
を説明するための断面図である。
発明の一実施例である液晶表示装置およびその製造方法
を説明するための断面図である。
同図において、ガラス基板１−１は、波長308nmの紫
外光に対する吸収係数εが３cm-1、厚さが1mmの基板で
ある。なお、この場合の吸収係数εは、ガラス基板に入
射する紫外光強度をI0、該入射光がガラス基板を通過し
た後の光強度をＩ、基板の厚み（cm）をｘとした場合
に、Ｉ＝I0×exp（−εｘ）として定義されるものとす
る。
外光に対する吸収係数εが３cm-1、厚さが1mmの基板で
ある。なお、この場合の吸収係数εは、ガラス基板に入
射する紫外光強度をI0、該入射光がガラス基板を通過し
た後の光強度をＩ、基板の厚み（cm）をｘとした場合
に、Ｉ＝I0×exp（−εｘ）として定義されるものとす
る。
本実施例においては、初めに、前記ガラス基板１−１
の表面に常圧CVD（APCVD）法によって、下地膜となるSi
O2膜２−１を約4000Åの厚さで堆積させる［同図
（ａ）］。
の表面に常圧CVD（APCVD）法によって、下地膜となるSi
O2膜２−１を約4000Åの厚さで堆積させる［同図
（ａ）］。
次に、LPCVD法によって580℃の温度で、TFTの能動層
として機能する多結晶シリコン膜３−１をSiO2膜２−１
の表面に堆積させる。このとき、前記したように、LPCV
D法ではガラス基板１−１の裏面にはシリコン膜３−２
が同様に堆積されてしまう。
として機能する多結晶シリコン膜３−１をSiO2膜２−１
の表面に堆積させる。このとき、前記したように、LPCV
D法ではガラス基板１−１の裏面にはシリコン膜３−２
が同様に堆積されてしまう。
次に、シリコン膜３−１の表面にAPCVD法によってキ
ャップ膜であるSiO2膜20を約2000Å堆積させ、その後、
XeClエキシマレーザ11（波長308nm）を、300mJ/cm2の強
度で全面に照射して、前記多結晶シリコン膜３−１を結
晶化して結晶性の優れた多結晶シリコン膜を得る［同図
（ｂ）］。
ャップ膜であるSiO2膜20を約2000Å堆積させ、その後、
XeClエキシマレーザ11（波長308nm）を、300mJ/cm2の強
度で全面に照射して、前記多結晶シリコン膜３−１を結
晶化して結晶性の優れた多結晶シリコン膜を得る［同図
（ｂ）］。
次に、キャップ膜を除去した後に多結晶シリコン膜３
−１をホト・エッチング工程で島切りすることによっ
て、島状の多結晶シリコン膜21がガラス基板１−１上に
マトリックス状に配列されるようにする。
−１をホト・エッチング工程で島切りすることによっ
て、島状の多結晶シリコン膜21がガラス基板１−１上に
マトリックス状に配列されるようにする。
次に、その表面にゲート絶縁膜用のSiO2膜７をAPCVD
法によって約2000Å堆積させ、さらに、ゲート電極用の
シリコン膜８をLPCVD法によって約3000Å堆積させる。
法によって約2000Å堆積させ、さらに、ゲート電極用の
シリコン膜８をLPCVD法によって約3000Å堆積させる。
次に、前記ゲート絶縁膜用のSiO2膜７およびゲート電
極用のシリコン膜８をホト・エッチング工程によってパ
ターニングした後に、前記島状の多結晶シリコン膜21の
うち、TFTのソース／ドレイン領域となる部分4,5、およ
びゲート電極８に、たとえばイオン打込み法によって、
リンイオン12を30KeVのエネルギで５×1015打込む［同
図（ｃ）］。
極用のシリコン膜８をホト・エッチング工程によってパ
ターニングした後に、前記島状の多結晶シリコン膜21の
うち、TFTのソース／ドレイン領域となる部分4,5、およ
びゲート電極８に、たとえばイオン打込み法によって、
リンイオン12を30KeVのエネルギで５×1015打込む［同
図（ｃ）］。
さらに、APCVD法によってパッシベーション膜となるS
iO2膜９を約2000Å堆積させた後に、XeClエキシマレー
ザ11を250mJ/cm2の強度で照射して、前記不純物を活性
化する［同図（ｄ）］。
iO2膜９を約2000Å堆積させた後に、XeClエキシマレー
ザ11を250mJ/cm2の強度で照射して、前記不純物を活性
化する［同図（ｄ）］。
このようにして、ソース／ドレイン領域となる部分の
活性化が終了したならば、パッシベーション膜９にソー
ス／ドレイン領域のコンタクト用孔を開孔した後に電極
用アルミをスパッタし、電極10−１、10−２を形成す
る。
活性化が終了したならば、パッシベーション膜９にソー
ス／ドレイン領域のコンタクト用孔を開孔した後に電極
用アルミをスパッタし、電極10−１、10−２を形成す
る。
続いて、TFTを駆動するための引き出し線となる透明
電極ITO（図示せず）をスパッタによって形成した後
に、多結晶シリコン膜３−２をエッチングによって除去
する［同図（ｅ）］。この多結晶シリコン膜３−２の除
去は、これ以前の工程で行っても良いが、この多結晶シ
リコン膜３−２はガラス基板１−１の保護膜としても機
能するので、最終工程において除去することが望まし
い。
電極ITO（図示せず）をスパッタによって形成した後
に、多結晶シリコン膜３−２をエッチングによって除去
する［同図（ｅ）］。この多結晶シリコン膜３−２の除
去は、これ以前の工程で行っても良いが、この多結晶シ
リコン膜３−２はガラス基板１−１の保護膜としても機
能するので、最終工程において除去することが望まし
い。
その後は、偏光板、カラーフィルタおよび透明電極を
積層したガラス基板を用意し、２枚のガラス基板の間に
TN液晶を封入して液晶表示装置が完成する。
積層したガラス基板を用意し、２枚のガラス基板の間に
TN液晶を封入して液晶表示装置が完成する。
第４図（１）は、前記第１図（ｄ）に関して説明した
XeClエキシマレーザ11を照射した場合の、ガラス基板１
−１の表面から厚み方向への距離Ｘとレーザ孔強度Ｉと
の関係、および距離Ｘと温度Ｔとの関係を示した図であ
り、第１図と同一の符号が同一または同等部分を表して
いる。
XeClエキシマレーザ11を照射した場合の、ガラス基板１
−１の表面から厚み方向への距離Ｘとレーザ孔強度Ｉと
の関係、および距離Ｘと温度Ｔとの関係を示した図であ
り、第１図と同一の符号が同一または同等部分を表して
いる。
同図から明らかなように、ガラス基板内に到達したレ
ーザ光の強度Ｉは、表面から厚み方向への距離Ｘにした
がって減衰される。したがって、ガラス基板１−１を通
過したレーザ光がシリコン膜３−２に吸収されても、そ
のエネルギが小さいためにシリコン膜３−２はそれ程加
熱されない。
ーザ光の強度Ｉは、表面から厚み方向への距離Ｘにした
がって減衰される。したがって、ガラス基板１−１を通
過したレーザ光がシリコン膜３−２に吸収されても、そ
のエネルギが小さいためにシリコン膜３−２はそれ程加
熱されない。
本実施例の場合、ガラス基板の吸収係数が従来技術に
比べて大きいので、レーザ光の直接的な照射によるガラ
ス基板全体の温度上昇は従来技術に比べて多少大きくな
り、発明者が行った実験においては約300℃まで上昇し
たが、シリコン膜３−２に到達するレーザ光強度が小さ
いために、該シリコン膜３−２はガラス基板１−１の歪
温度Tcよりも十分に低い温度までしか加熱されず、ガラ
ス基板１−１に損傷を与えるには至らない。
比べて大きいので、レーザ光の直接的な照射によるガラ
ス基板全体の温度上昇は従来技術に比べて多少大きくな
り、発明者が行った実験においては約300℃まで上昇し
たが、シリコン膜３−２に到達するレーザ光強度が小さ
いために、該シリコン膜３−２はガラス基板１−１の歪
温度Tcよりも十分に低い温度までしか加熱されず、ガラ
ス基板１−１に損傷を与えるには至らない。
第２図は、第２の発明の一実施例である液晶表示装置
およびその製造方法を説明するための断面図である。
およびその製造方法を説明するための断面図である。
本実施例ではガラス基板１−２は波長308nmの紫外光
に対する吸収係数が小さい、従来技術と同様のガラス基
板である。
に対する吸収係数が小さい、従来技術と同様のガラス基
板である。
本実施例においては、初めに、前記ガラス基板１−２
の両面にAPCVD法によって、下地膜となるSiO2膜２−
１、２−２を約4000Åの厚さで堆積させる点に特徴があ
る［同図（ａ）］。
の両面にAPCVD法によって、下地膜となるSiO2膜２−
１、２−２を約4000Åの厚さで堆積させる点に特徴があ
る［同図（ａ）］。
その後は、前記第１図に示した実施例の場合と同様の
製造方法によって第２図（ｅ）に示すようなTFTが完成
する。
製造方法によって第２図（ｅ）に示すようなTFTが完成
する。
本実施例においては、前記第１図に示した実施例の場
合と同様に、同図（ｄ）に示した工程においてXeClエキ
シマレーザを照射して、ソース／ドレイン領域となる部
分4,5、およびゲート電極８内の不純物を活性化する。
合と同様に、同図（ｄ）に示した工程においてXeClエキ
シマレーザを照射して、ソース／ドレイン領域となる部
分4,5、およびゲート電極８内の不純物を活性化する。
なお、該レーザ光照射の後に、電極10−１、10−２等
を形成する方法は、前記第１発明の場合と同様である。
を形成する方法は、前記第１発明の場合と同様である。
第４図（２）は、第２図（ｄ）においてXeClエキシマ
レーザ11を照射した場合の、ガラス基板１−２の表面か
ら厚み方向への距離Ｘとレーザ光強度Ｉとの関係、およ
び距離Ｘと温度Ｔとの関係を示した図である。
レーザ11を照射した場合の、ガラス基板１−２の表面か
ら厚み方向への距離Ｘとレーザ光強度Ｉとの関係、およ
び距離Ｘと温度Ｔとの関係を示した図である。
同図から明らかなように、本実施例においても、ガラ
ス基板内に到達したレーザ光の強度Ｉは、表面から厚み
方向への距離Ｘにしたがって減衰されるが、ガラス基板
１−２の吸収係数が小さいために、第１図に示した実施
例の場合程は減衰されず、ガラス基板１−２を通過した
レーザ光がシリコン膜３−２に吸収されると、吸収され
るエネルギが大きいためにシリコン膜３−２はガラス基
板１−２の歪温度Tcを超える程に加熱される。
ス基板内に到達したレーザ光の強度Ｉは、表面から厚み
方向への距離Ｘにしたがって減衰されるが、ガラス基板
１−２の吸収係数が小さいために、第１図に示した実施
例の場合程は減衰されず、ガラス基板１−２を通過した
レーザ光がシリコン膜３−２に吸収されると、吸収され
るエネルギが大きいためにシリコン膜３−２はガラス基
板１−２の歪温度Tcを超える程に加熱される。
しかし、本実施例の場合、ガラス基板１−２とシリコ
ン膜３−２との間に、熱的に絶縁物として機能するSiO2
膜２−２が形成されているために、該シリコン膜３−２
の熱がガラス基板１−２に伝わらない。したがって、ガ
ラス基板１−２が損傷を受けることがない。
ン膜３−２との間に、熱的に絶縁物として機能するSiO2
膜２−２が形成されているために、該シリコン膜３−２
の熱がガラス基板１−２に伝わらない。したがって、ガ
ラス基板１−２が損傷を受けることがない。
第３図は、第３の発明の一実施例である液晶表示装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
本実施例では、前記第２発明の場合と同様に、ガラス
基板１−２は波長308nmの紫外光に対する吸収係数Ｘが
小さい、従来技術と同様の基板である。
基板１−２は波長308nmの紫外光に対する吸収係数Ｘが
小さい、従来技術と同様の基板である。
本実施例においては、APCVD法によってパッシベーシ
ョン膜となるSiO2膜９を堆積する工程までは前記第１図
に関して説明した実施例と同一であるが、その後は、ガ
ラス基板１−２の裏面に堆積されているシリコン膜３−
２を除去した後に、ソース／ドレイン領域４、５および
ゲート電極８内の不純物を活性化するためのXeClエキシ
マレーザを照射するようにした点に特徴がある。
ョン膜となるSiO2膜９を堆積する工程までは前記第１図
に関して説明した実施例と同一であるが、その後は、ガ
ラス基板１−２の裏面に堆積されているシリコン膜３−
２を除去した後に、ソース／ドレイン領域４、５および
ゲート電極８内の不純物を活性化するためのXeClエキシ
マレーザを照射するようにした点に特徴がある。
その後は、前記第１図に示した実施例の場合と同様の
製造方法によって第３図（ｅ）に示すようなTFTが完成
する。
製造方法によって第３図（ｅ）に示すようなTFTが完成
する。
第４図（３）は、第３図（ｄ）においてXeClエキシマ
レーザを照射した場合の、ガラス基板１−２の表面から
厚み方向への距離Ｘとレーザ光強度Ｉとの関係、および
距離Ｘと温度Ｔとの関係を示した図である。
レーザを照射した場合の、ガラス基板１−２の表面から
厚み方向への距離Ｘとレーザ光強度Ｉとの関係、および
距離Ｘと温度Ｔとの関係を示した図である。
同図から明らかなように、本実施例においては、ガラ
ス基板１−２内に到達したレーザ光の強度Ｉは、表面か
ら厚み方向への距離Ｘにしたがって減衰され、その後、
基板を通過したエネルギビームは、半導体装置内のいず
れの部分においても吸収されずに外部に放出されるため
に、ガラス基板１−２は加熱されることがなく、損傷を
受けることはない。
ス基板１−２内に到達したレーザ光の強度Ｉは、表面か
ら厚み方向への距離Ｘにしたがって減衰され、その後、
基板を通過したエネルギビームは、半導体装置内のいず
れの部分においても吸収されずに外部に放出されるため
に、ガラス基板１−２は加熱されることがなく、損傷を
受けることはない。
なお、本実施例においては、XeClエキシマレーザを照
射する直前にシリコン膜３−２を除去するものとして説
明したが、本発明はこれのみに限定されるものではな
く、前記多結晶シリコン膜３−１、３−２を形成した後
であり、かつレーザ光を照射する前であれば、いずれの
工程で除去するようにしても良い。
射する直前にシリコン膜３−２を除去するものとして説
明したが、本発明はこれのみに限定されるものではな
く、前記多結晶シリコン膜３−１、３−２を形成した後
であり、かつレーザ光を照射する前であれば、いずれの
工程で除去するようにしても良い。
このように、前記第１ないし第３の発明によれば、TF
Tのソース／ドレイン領域およびゲート電極を活性化す
るためのレーザ光照射によってガラス基板に凹凸が発生
することを防止できるので、画面に白濁を生じさせない
高画質の液晶表示装置を提供することができるようにな
る。
Tのソース／ドレイン領域およびゲート電極を活性化す
るためのレーザ光照射によってガラス基板に凹凸が発生
することを防止できるので、画面に白濁を生じさせない
高画質の液晶表示装置を提供することができるようにな
る。
なお、上記した実施例においては、（１）ガラス基板
として、ソース／ドレイン領域内の不純物を活性化する
ために照射されるエネルギビームに対する吸収係数が高
い基板を用いること、（２）ガラス基板の、エネルギビ
ームが照射される面の少なくとも裏面に、エネルギビー
ムに対する吸収係数が小さく、かつ熱絶縁性が高いSiO2
膜を予め堆積させておくこと、（３）ガラス基板の、エ
ネルギビームが照射される面の裏面のシリコン膜を、エ
ネルギビームを照射する前に予め除去しておくこと、の
いずれかの手段を単独で用いる場合の実施例に関して説
明したが、これらの技術手段を適宜に組み合わせても良
い。
として、ソース／ドレイン領域内の不純物を活性化する
ために照射されるエネルギビームに対する吸収係数が高
い基板を用いること、（２）ガラス基板の、エネルギビ
ームが照射される面の少なくとも裏面に、エネルギビー
ムに対する吸収係数が小さく、かつ熱絶縁性が高いSiO2
膜を予め堆積させておくこと、（３）ガラス基板の、エ
ネルギビームが照射される面の裏面のシリコン膜を、エ
ネルギビームを照射する前に予め除去しておくこと、の
いずれかの手段を単独で用いる場合の実施例に関して説
明したが、これらの技術手段を適宜に組み合わせても良
い。
たとえば、前記（１）および（２）の技術手段を組み
合わせて半導体装置を製造すれば、不純物を活性化する
ためのレーザ光の強度は、ガラス基板１−１によって減
衰され、さらには、該減衰されたレーザ光によって加熱
されたシリコン膜３−２の熱は、下地膜２−２によって
絶縁されるので、前記第１、２図に関して説明した実施
例の場合よりも、さらにガラス基板の温度上昇を抑える
ことができる。
合わせて半導体装置を製造すれば、不純物を活性化する
ためのレーザ光の強度は、ガラス基板１−１によって減
衰され、さらには、該減衰されたレーザ光によって加熱
されたシリコン膜３−２の熱は、下地膜２−２によって
絶縁されるので、前記第１、２図に関して説明した実施
例の場合よりも、さらにガラス基板の温度上昇を抑える
ことができる。
また、上記した実施例においては、ガラス基板の、TF
Tが形成されない側の下地膜２−２を二酸化シリコン膜
であるものとして説明したが、エネルギビームに対する
吸収係数が低く、熱絶縁性を有するものであれば、たと
えば窒化シリコンのようなものであってもかまわない。
ただし、前記第２図に関して説明したように、液晶表示
装置用の半導体装置として用いる場合にも取り除かない
のであれば、透過性も要求される。
Tが形成されない側の下地膜２−２を二酸化シリコン膜
であるものとして説明したが、エネルギビームに対する
吸収係数が低く、熱絶縁性を有するものであれば、たと
えば窒化シリコンのようなものであってもかまわない。
ただし、前記第２図に関して説明したように、液晶表示
装置用の半導体装置として用いる場合にも取り除かない
のであれば、透過性も要求される。
（発明の効果） 上記したように、本発明によれば、TFTのソース／ド
レイン領域およびゲート電極を活性化するためのレーザ
光照射によってガラス基板の凹凸が発生することを防止
できる。したがって本発明による半導体装置を液晶表示
装置用のアクティブマトリックス基板として用いれば、
画面に白濁を生じさせない高画質の表示装置を提供する
ことができるようになる。
レイン領域およびゲート電極を活性化するためのレーザ
光照射によってガラス基板の凹凸が発生することを防止
できる。したがって本発明による半導体装置を液晶表示
装置用のアクティブマトリックス基板として用いれば、
画面に白濁を生じさせない高画質の表示装置を提供する
ことができるようになる。
第１図は第１の発明の一実施例である液晶表示装置の主
要部の製造方法を示した断面図である。 第２図は第２の発明の一実施例である液晶表示装置の主
要部の製造方法を示した断面図である。 第３図は第３の発明の一実施例である液晶表示装置の主
要部の製造方法を示した断面図である。 第４図は第１ないし第３発明における基板の温度上昇を
説明するための図である。 １−1,1−２…ガラス基板、２−1,2−２…下地膜、３−
1,3−２…多結晶シリコン、4,5…ソース／ドレイン領
域、７…ゲート絶縁膜、８…ゲート電極
要部の製造方法を示した断面図である。 第２図は第２の発明の一実施例である液晶表示装置の主
要部の製造方法を示した断面図である。 第３図は第３の発明の一実施例である液晶表示装置の主
要部の製造方法を示した断面図である。 第４図は第１ないし第３発明における基板の温度上昇を
説明するための図である。 １−1,1−２…ガラス基板、２−1,2−２…下地膜、３−
1,3−２…多結晶シリコン、4,5…ソース／ドレイン領
域、７…ゲート絶縁膜、８…ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 義彦 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 小西 信武 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (56)参考文献 特開 昭59−121876（ＪＰ，Ａ) 特開 昭64−35961（ＪＰ，Ａ) 特開 平１−158414（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20
Claims (7)
- 【請求項１】透明絶縁性基板上に、多結晶シリコン膜を
能動層とする多数の薄膜半導体装置を隣接配置すると共
に、この薄膜半導体装置のソース／ドレイン領域および
ゲート電極内にドープされた不純物にエネルギビームを
照射してその活性化を図る液晶表示装置の製造方法にお
いて、 透明絶縁性基板の、少なくとも薄膜半導体装置が形成さ
れない側に、エネルギビームに対して透明な下地膜を形
成する工程と、 前記下地膜が形成された透明絶縁性基板の両面に多結晶
シリコン膜を形成する工程と、 薄膜半導体装置が形成される側の多結晶シリコン膜を島
切りして、多数の島状多結晶シリコン膜を形成する工程
と、 該島状多結晶シリコン膜を能動層とする薄膜半導体装置
を形成する工程と、 該薄膜半導体装置のソース／ドレイン領域およびゲート
電極に不純物をドープすると共に、該不純物にエネルギ
ビームを照射してその活性化を図る工程と、 前記薄膜半導体装置が形成されない側の多結晶シリコン
膜を除去する工程とを含み、 前記下地膜は、前記透明絶縁性基板および下地膜を透過
したエネルギビームの照射によって当該下地膜表面の多
結晶シリコン膜が前記透明絶縁性基板の歪温度以上に加
熱されても、当該透明絶縁性基板が前記歪温度以上には
加熱されないように熱伝導を遮断する熱絶縁性を有する
ことを特徴とする液晶表示装置の製造方法。 - 【請求項２】透明絶縁性基板上に、多結晶シリコン膜を
能動層とする多数の薄膜半導体装置を隣接配置すると共
に、この薄膜半導体装置のソース／ドレイン領域および
ゲート電極内にドープされた不純物にエネルギビームを
照射してその活性化を図る液晶表示装置の製造方法にお
いて、 透明絶縁性基板の両面に多結晶シリコン膜を形成する工
程と、 薄膜半導体装置が形成される側の多結晶シリコン膜を島
切りして、多数の島状多結晶シリコン膜を形成する工程
と、 該島状多結晶シリコン膜を能動層とする薄膜半導体装置
を形成する工程と、 前記薄膜半導体装置のソース／ドレイン領域およびゲー
ト電極に不純物をドープすると共に、該不純物にエネル
ギビームを照射してその活性化を図る工程とを有し、 さらに、前記多結晶シリコン膜が形成される工程と、エ
ネルギビームを照射する工程との間に、薄膜半導体装置
が形成されない側の多結晶シリコン膜を除去する工程を
有することを特徴とする液晶表示装置の製造方法。 - 【請求項３】透明絶縁性基板の表面に、多結晶シリコン
膜を能動層とする多数の薄膜半導体装置を隣接配置する
と共に、この薄膜半導体装置のソース／ドレイン領域お
よびゲート電極内にドープされた不純物にエネルギビー
ムを照射してその活性化を図ることによって製造される
液晶表示装置において、 前記透明絶縁性基板のエネルギビームに対する吸収係数
εは、当該透明絶縁性基板の裏面に多結晶シリコン膜が
形成されていたときに、当該透明絶縁性基板を透過した
エネルギビームが前記裏面の多結晶シリコン膜に照射さ
れても、当該多結晶シリコン膜が前記透明絶縁性基板の
歪温度以上には加熱されないようにエネルギビームが減
衰される値に設定されたことを特徴とする液晶表示装
置。 - 【請求項４】前記透明絶縁性基板のエネルギビームに対
する吸収係数εは、これを透過したエネルギビームの強
度が50〜80％に減衰される値に設定されたことを特徴と
する特許請求の範囲第３項記載の液晶表示装置。 - 【請求項５】前記透明絶縁性基板の吸収係数εは、３cm
-1以上であることを特徴とする特許請求の範囲第３項記
載の液晶表示装置。 - 【請求項６】透明絶縁性基板上に、多結晶シリコン膜を
能動層とする多数の薄膜半導体装置を隣接配置すると共
に、この薄膜半導体装置のソース／ドレイン領域および
ゲート電極内にドープされた不純物にエネルギビームを
照射してその活性化を図ることによって製造される液晶
表示装置において、 前記透明絶縁性基板の、少なくとも前記薄膜半導体装置
が形成されない面には下地膜が形成され、前記下地膜
は、その表面に多結晶シリコン膜が形成されたときに、
前記透明絶縁性基板および下地膜を透過したエネルギビ
ームの照射によって当該下地膜表面の多結晶シリコン膜
が前記透明絶縁性基板の歪温度以上に加熱されても、当
該透明絶縁性基板が前記歪温度以上には加熱されないよ
うに熱伝導を遮断する熱絶縁性を有することを特徴とす
る液晶表示装置。 - 【請求項７】前記下地膜は、二酸化シリコンまたは窒化
シリコンであることを特徴とする特許請求の範囲第６項
記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4812089A JP2867264B2 (ja) | 1989-02-28 | 1989-02-28 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4812089A JP2867264B2 (ja) | 1989-02-28 | 1989-02-28 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228043A JPH02228043A (ja) | 1990-09-11 |
| JP2867264B2 true JP2867264B2 (ja) | 1999-03-08 |
Family
ID=12794468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4812089A Expired - Lifetime JP2867264B2 (ja) | 1989-02-28 | 1989-02-28 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2867264B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2700277B2 (ja) | 1990-06-01 | 1998-01-19 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5930608A (en) | 1992-02-21 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity |
| US5643801A (en) | 1992-11-06 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method and alignment |
| JP3075498B2 (ja) * | 1992-12-16 | 2000-08-14 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
-
1989
- 1989-02-28 JP JP4812089A patent/JP2867264B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02228043A (ja) | 1990-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302378B1 (ko) | 반도체장치 및 액정 표시장치 | |
| US5264383A (en) | Method of manufacturing a thin film transistor | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH0334434A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2867264B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3320845B2 (ja) | 半導体装置の作製方法 | |
| JP3291457B2 (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH07176748A (ja) | 液晶表示装置の製造方法 | |
| JP2000150890A (ja) | 半導体装置の製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03114030A (ja) | 液晶表示装置の製造方法 | |
| JP2000260710A (ja) | 半導体装置の製造方法及びアニール装置 | |
| JP2002076349A (ja) | 半導体装置の製造方法 | |
| JP3813639B2 (ja) | 半導体装置、液晶電気光学装置、および半導体装置の作製方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JPH11168217A (ja) | 薄膜トランジスタとその製造方法及び液晶表示装置 |