JPH0256967A - 静電誘導半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、静電誘導半導体装置の製造方法に関する。

〔従来の技術〕

静電誘導半導体装置のひとつに、静電誘導サイリスクが
ある。このサイリスクは、ターンオン時間が短く、しか
も、電流容量が大きいといった利点があるが、ターンオ
フ時間が比較前髪いため、スイッチング時間が十分に短
くないという欠点がある。

ターンオフ時間を縮めるために、様々な工夫がされてい
る。例えば、放射線を照射して格子欠陥領域を半導体基
板内に形成し、ターンオフ時に高比抵抗領域内に残留し
たり、アノード領域から注入されてくる正孔を、格子欠
陥領域で捕らえて迅速に消滅させるようにしている。た
だ、この格子欠陥領域を設ける方式では、放射線照射と
いう特別な工程が必要であったり、放射線照射がオン抵
抗のかなりの増大を伴うといった問題がある。

これ以外に、アノードシヨート構造をとる方式がある。

第２図（ａ）〜（ｆ）は、従来のアノードショート構造
の静電誘導サイリスクを製造する時の様子を順を追って
あられす。

第２図（ａｌに′みるように、Ｎ−型半導体基板２０の
両面に酸化膜２１．２２を形成し、第２図（ｂ）にみる
ように、酸化膜２１．２２の所定の位置に窓２１ａ・・
・　２２ａ・・・を明ける。ついで、この窓２１ａ、２
２ａのところに、第２図（Ｃ）にみるように、ゲート領
域２３およびアノード領域２４用のＰ゛不純物拡散領域
をそれぞれ形成する。

続いて、第２図＋ｄ＋にみるように、酸化膜２１．２２
における各ゲート領域２３間、アノード領域２４間の中
央位置にそれぞれ窓２１ｂ・・・　２２ｂ・・・を明け
る。そして、これらの窓２１ｂ、２２ｂのところに、第
２図（ｅｌにみるように、カソード領域２５およびアノ
ードショート領域２６用のＮ゛不純物拡散領域をそれぞ
れ形成する。その後、第２図（ｆ）にみるように、半導
体基板２０の表面にカソード電極２７とゲート電極２９
を形成し、裏面にアノード電極２８を形成する。

カソード領域２５に向かう位置に形成されたアノード領
域２４とは逆の導電型領域であるアノードショート領域
２６は、ターンオフ時、高比抵抗領域（ベース領域）内
、特にアノード領域２４近傍の電子を隣合うアノード領
域２４間の間を通して素速くアノード側に引きつけ、蓄
積されたり注入されてくる正孔と再結合させる。この再
結合により正孔の消滅が促進されるため、ターンオフ時
間は短くなる。

〔発明が解決しようとする課題〕

しかしながら、上記の製造方法は、作業性がよくない。

上記製造方法では、アノード領域２４とアノードショー
ト領域２６のそれぞれが正確に位置決めされていないと
十分な性能が発揮されない。例えば、アノードショート
領域２Ｇの位置が片側にずれると、ターンオフ時に電子
を十分にアノード側に効果的に引きつけられなくなって
しまう。各領域２４．２６を精度良く位置決めするには
、酸化膜２２に明けた窓２２ａ、２２ｂの位置を正確に
アライメントする（マスク合せする）必要があるが、こ
のアライメントは手間のかかる作業である。もちろん、
ゲート領域２３とカソード領域２５形成用の窓２１ａ、
２１ｂの位置も正確にアライメントする必要がある。全
部の窓のアライメントをするのには相当の作業時間を要
してしまうので作業性が良（ないのである。

さらに、アライメントの精度も良くない。上記の製造方
法では、アノードショート領域の位置がカソード領域に
対してずれ易い。というのは、アノードショート領域が
つぎのような手順で位置合せされているからである。

半導体基板表面のゲート領域用Ｐ°不純物拡散領域を基
準として、裏面のアノード領域の位置合せを行い、つい
で、このアノード領域に対して裏面のアノードショート
領域の位置合せを行うようにしているのであるが、この
場合、各位置合せ精度が−０，５〜＋０．５μｍである
とすると、アノードショート領域はカソード領域に対し
、−１，５〜＋１．５μｍの精度にしか位置合せできな
い。そのため、製造の歩留まりが悪かったり、得られた
静電誘導半導体装置の性能が十分でなかったりし易いの
である。

この発明は、上記アライメントに要する作業時間が少な
く、しかも、アライメント精度も良好な静電誘導半導体
装置の製造方法を提供することを課題とする。

〔課題を解決するための手段〕

上記課題を解決するため、発明者らは、様々な角度から
検討をした結果、アノード領域用の不純物拡散領域を半
導体基板の他側全面に形成しておいて、この不純物拡散
領域におけるカソード領域に向かう個所を局部的に逆導
電型の不純物拡散領域に変えるようにしても、この逆導
電型の不純物拡散領域のターンオフ時間短縮作用に実質
的な影響がなく、しかも、アライメントに要する時間の
短縮・精度の向上が図れることを見出し、この発明を完
成させることができたのである。

したがって、この発明にかかる静電誘導半導体装置の製
造方法では、アノード電極と高比抵抗領域を短絡させる
、アノード領域とは逆導電型の領域（以下、適宜「アノ
ニドショート領域」と言う）をカソード領域に向かう位
置に形成するに際して、まず、半導体基板の他側全面に
アノード領域用の不純物拡散領域を前記逆導電型の領域
が達する深さよりも浅く形成しておいて、この不純物拡
散領域に前記逆導電型の領域（アノードショート領域）
用の不純物拡散領域を形成するようにしている。

〔作　　　用〕

アノード領域用の不純物拡散領域の形成の際には、アラ
イメントは必要ない。これは、アノード領域用の不純物
拡散領域は、従来のような局所的な選択形成ではなく、
半導体基板の他側への全画成だからである。そして、こ
の不純物拡散領域は、アノードショート領域の拡散の深
さより浅い（つまり、不純物拡散領域の層の厚みが、後
に形成するアノードショート領域の層よりも薄い）ので
、アノードショート領域用の不純物拡散領域は、アノー
ド電極と高比抵抗領域の間を短絡するように形成され、
十分なターンオフ時間の短縮作用を発揮する。

〔実　施　例〕

以下、この発明を、その−例をあられす図面を参照しな
がら詳しく説明する。

第１図（ａ）〜（幻は、この発明にかかる静電誘導半導
体装置の一例により、静電誘導サイリスタを製造すると
きの様子を順を追ってあられす。

第１図（ａｌにみるように、例えば、シリコン単結晶か
らなるＮ−型半導体基板１の両面に酸化膜２．３を形成
し、第１図ｆｂ）にみるように、半導体基板１表面にあ
る酸化膜２の所定位置に窓２ａ・・・を明ける。ついで
、この窓２ａのところに、第１′図（Ｃ）にみるように
、ゲート領域４用Ｐ＋不純物拡散領域を半導体基板１の
表面側（−例）に形成し、その後、裏面にある酸化膜３
を除去する。

続いて、第１図（ｄ）にみるように、半導体基板１の裏
面にアノード領域用のＰ゛不純物拡散領域５を形成する
。なお、６は熱処理の際に裏面にできた酸化膜である。

このＰ゛不純物拡散領域５は、後で形成されるアノード
ショート領域が達する深さよりも浅く形成されている。

半導体基板１裏面にＰ゛不純物拡散領域５を形成した後
、第１図（ｅ）にみるように、酸化膜２にカソード領域
形成′用の窓２ｂ・・・を、酸化膜６にアノードショー
ト領域形成用の窓６ａ・・・を明ける。窓２ｂ、窓６ａ
を形成するには、例えば、酸化膜２６の窓形成個所以外
のところをレジストで覆っておいて、半導体基板ｌをエ
ツチング液に浸漬して、窓形成個所の酸化膜を表裏面と
も同時に選択的に除去した後、レジストを剥離するよう
にすればよい。なお、窓６ａは窓２ｂの真下（向かう位
置）にあって、通常、略同じ程度の窓幅である。

この後、窓２ｂ、５ａのところに、第１図（ｆ）にみる
ように、カソード領域７とアノードショート領域８用の
Ｎ゛不純物拡散領域を形成する。Ｎ゛不純物拡散領域の
形成は、例えば、Ｎ型不純物を半導体基板表面側と裏面
側に別々にイオン注入しておいてから、熱処理すること
で行うか、不純物を含む所定の加熱雰囲気中に半導体基
板を置いて不純物を表面側と裏面側に同時にデポジット
しておいてから、熱処理することで行う。Ｐ゛不純物拡
散領域５の厚みは、上述のように極く薄く、そのため、
アノードショート領域８用のＮゝ不純物拡散領域は高比
抵抗領域１ａまで達する。この実施例のように、カソー
ド領域７とアノードショート領域８を同時に形成する場
合、Ｐ゛不純物拡散領域５の厚みは、例えば、カソード
領域７形成用の窓２ｂの幅程度の寸法とすればよい。

その後、第１図ｆｇ＋にみるように、酸化膜（絶縁膜）
２に孔を明け、ゲート電極１１、カソード電極１２を形
成し、酸化膜６を除去してアノード領域５′とアノード
ショート領域８の表面を一旦露出させてから両領域表面
に接するようにアノード電極１３を形成する。

上記実施例では、上にみたように、アノード領域用のＰ
゛不純物拡散領域の形成の際にはアライメントは不要で
あり、全アライメント作業時間は少なくなる。また、ア
ノードショート領域の位置合せは、カソード領域を基準
として行うだけであるから、位置合せ精度は、第２図（
ａ）〜ｆｆ）の場合の−１，５〜＋１．５．ｕｍに比べ
−０，５〜＋　０．５　ｐ　ｍと良くなる。

この発明は上記実施例に限らない。上記実施例では、カ
ソード領域用とアノードショート領域用の不純物拡散領
域を同時に形成するようにしていたが、同時に形成しな
くてもよい。また、静電誘導サイリスタは、いわゆる表
面ゲート型であったが、いわゆる埋め込みゲート型であ
ってもよい。

さらに、静電誘導半導体装置が、バイポーラ型トランジ
スタ等の他の種類のものであってもよい。

〔発明の効果〕

以上に述べたように、この発明の静電誘導半導体装置の
製造方法では、アノード領域用の不純物拡散領域を形成
する際のアライメンが不要になるため、作業性が向上し
製造時間の短縮・コストダウンが図れ、しかも、カソー
ド領域とアノードショート領域のアライメント精度が良
くなり、歩留まりや性能の向上が図れる。

【図面の簡単な説明】

第１図（ａ）〜（ｇｌは、この発明にかかる静電誘導半
導体装置の製造方法の一例により、静電誘導サイリスタ
を作るときの様子を順を追ってあられす概略断面図、第
２図（ａｌ〜（ｆ）は、従来の静電誘導サイリスクを作
るときの様子を順を追ってあられす概略断面図である。 工・・・半導体基板　１ａ・・・高比抵抗領域　４・・
・ゲート領域　　５・・・アノード領域用不純物拡散領
域５′・・・アノード領域　　７・・・カソード領域　
　８・・・アノードショート領域（逆導電型の領域）１
３・・・アノード電極 代理人　弁理士　　松　本　武　彦 第１ （ｄ） （ｂ） （ｅ）

Claims (1)

【特許請求の範囲】
1. １半導体基板の一側にカソード領域と同領域を挟むよう
   にして形成されたゲート領域が設けられ、他側にアノー
   ド領域が設けられていて、かつ、前記アノード領域とカ
   ソード領域の間に電流通路となる高比抵抗領域が設けら
   れているとともに、前記半導体基板の他側にはアノード
   電極と高比抵抗領域を短絡させる、アノード領域とは逆
   導電型の領域がカソード領域に向かう位置に形成されて
   いる静電誘導半導体装置を得るにあたり、前記半導体基
   板の他側全面にアノード領域用の不純物拡散領域を前記
   逆導電型の領域が達する深さよりも浅く形成しておいて
   、この不純物拡散領域に前記逆導電型領域用の不純物拡
   散領域を形成するようにすることを特徴とする静電誘導
   半導体装置の製造方法。