JPH0250681A - 複画面表示制御回路及びそれを備えた映像機器 - Google Patents

複画面表示制御回路及びそれを備えた映像機器

Info

Publication number
JPH0250681A
JPH0250681A JP20222288A JP20222288A JPH0250681A JP H0250681 A JPH0250681 A JP H0250681A JP 20222288 A JP20222288 A JP 20222288A JP 20222288 A JP20222288 A JP 20222288A JP H0250681 A JPH0250681 A JP H0250681A
Authority
JP
Japan
Prior art keywords
screen
horizontal
horizontal scanning
register
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20222288A
Other languages
English (en)
Other versions
JPH06101817B2 (ja
Inventor
Masashi Motosawa
本沢 正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63202222A priority Critical patent/JPH06101817B2/ja
Publication of JPH0250681A publication Critical patent/JPH0250681A/ja
Publication of JPH06101817B2 publication Critical patent/JPH06101817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、親画面の一部に縮小された子画面を合成する
複画面表示制御回路、及びそれを備えた映像機器に関す
るものである。
(ロ)従来の技術 近年、テレビジョン受像機のブラウン管画面の有効活用
を図る為に、本来のテレビ画面(親画面)の一部に他の
テレビ番組やVTRによる再生画面等を縮小して子画面
として写し出す、所謂ピクグーヤー・イン・ピクチャー
技術を搭載したテレビジョン受像機、VTR等が発表さ
れているが、親画面の一部、即ち親画面に対する子画面
の合成位置は、親画面の四隅等に始めから固定されてい
た。
(ハ)発明が解決しようとする課題 そこで、親画面に対する子画面の合成位置が始めから固
定きれていることから、視聴者が固定位置以外の子画面
を見たい位置に子画面を移動できない問題点があった。
(ニ)課題を解決するための手段 本発明は、親画面の一部に縮小された子画面を合成する
複画面表示制御回路において、垂直方向における子画面
の走査開始位置を示すデータがセットされる垂直位置レ
ジスタと、水平走査線を所定本数を単位としてカウント
する垂直位置レジスタと、前記垂直位置レジスタのレジ
スタ値及び前記垂直位置カウンタによるカウント値が一
致したことを検出する垂直位置一致検出回路と、水平方
向における前記子画面の走査開始位置を示すデータがセ
ットされる水平位置レジスタと、前記水平走査線の1水
平走査期間を複数分割した時間を単位とし、該単位を前
記水平走査線の開始位置からカウントする水平位置カウ
ンタと、前記水平位置レジスタのレジスタ値及び前記水
平位置カウンタによるカウント値が一致したことを検出
する水平位置一致検出回路と、前記垂直位置一致検出回
路の出力及び前記水平位置一致検出回路の出力に基づい
て、前記子画面の水平走査線の数をカウントする水平走
査線カウンタと、該水平走査線カウンタのカウント値に
基づいて、前記子画面に表示されるべき1水平走査線毎
のデータが読み出されるデータメモリと、前記垂直位置
一致検出回路の出力及び前記水平位置一致検出回路の出
力によって、前記データメモリから読み出された1水平
走査線毎のデータを前記子画面に表示させる子画面表示
回路と、前記水平走査線カウンタによるカウント値が前
記子画面の全水平走査線数となったことを検出し、前記
子画面への1フィールド分のデータの表示を終了させる
表示終了検出回路とを備えたことによって、前記問題点
を解決する。
(ネ)作用 本発明は、親画面の一部に縮小された子画面を合成する
複画面表示制御回路に設けて以下の如く有効である。即
ち垂直方向における子画面の走査開始位置を示すデータ
が垂直位置レジスタにセットされた状態で、垂直位置カ
ウンタが水平走査線を所定本数を単位としてカウントし
始めると、垂直位置レジスタのレジスタ値及び垂直位置
カウンタによるカウント値が一致した時点で、垂直位置
一致検出回路から検出出力が得られる。従って、レジス
タ値を変えることにより、水平走査線の所定本数を単位
として垂直方向における子画面の走査開始位置を変える
ことができる。その後水平方向における子画面の走査開
始位置を示すデータが水平位置レジスタにセットされた
状態で、水平位置カウンタが、水平走査線の1水平走査
期間を複数分割した時間を単位として、該単位を水平走
査線の開始位置からカウントし始めると、水平位置レジ
スタのレジスタ値及び水平位置カウンタによるカウント
値が一致した時点で、水平位置一致検出回路から検出出
力が得られる。従って、レジスタ値を変えることにより
、水平走査線を複数分割した時間を単位として水平方向
における子画面の走査開始位置を変えることができる。
そして両検出出力によって、水平走査線カウンタが子画
面の水平走査線の数をカウントし始め、該水平走査線カ
ウンタのカウント値に基づいて、子画面に表示されるべ
き1水平走査線毎のデータがデータメモリから読み出さ
れると、前記両検出出力に基づく子画面表示回路によっ
て、データメモリから読み出された1水平走査線毎のデ
ータが子画面に表示される。更に水平走査線カウンタに
よるカウント値が子画面の全水平走査線数となったこと
が表示終了検出回路によって検出されると、子画面への
1フィールド分のデータの表示が終了する。以上より親
画面に対する子画面の合成位置を、視聴者の希望する任
意の位置に移動できることになる。
(へ)実施例 本発明の詳細を図示の実施例により具体的に説明する。
第1図は本発明の複画面表示制御回路を示すブロック図
、第2図は水平同期信号及び垂直同期信号に対する子画
面の位置関係を示す図、第3図は親画面及び該親画面の
一部に合成された子画面を示す図である。尚、H3は水
平同期信号、■、は垂直同期信号、■、。〜V□は、垂
直方向における子画面の走査開始位置を示す6ビツトの
データ、H2゜〜H□は、水平方向における子画面の走
査開始位置を示す6ビツトのデータである。
まず第2図を用いて、親画面の任意の一部に子画面を合
成する概略について説明する。初めに垂直方向における
子画面(13〉の走査開始位置は、6ビツトのデータV
P6〜vP、によって2’=64通りだけ選択可能であ
る。ところが、1フィールド当りの水平走査線数(H)
はPAL方式で312.5本、NTSC方式で262.
5本であることから、両方式の全水平走査線数を6ビツ
トのデータVP6〜V□で充分に指定する為には、31
2゜5764=5であるから、水平走査線5本を最小単
位として指定することになる。これより垂直方向におけ
る子画面(13)の走査開始位置は、垂直同期信号■、
の発生位置から任意の6ビツトのデータ■、。〜V□に
5本の水平走査線数(5H)を乗じた位置となる。また
水平方向における子画面(13)の走査開始位置は、前
述と同様に6ビツトのデータH,つ〜H□によって64
通りだけ選択可能である。ここで1水平走査時間はPA
L方式で64(μS)、NTSC方式で63.5(μs
)であり、該時間を、6ビツトのデータHpo〜)(p
sが充分に対応可能な分割数として例えば60分割する
と、単位時間はPAL方式で64(μs)/60=1.
066(μs)、NTSC方式で63.5(μs)/6
0=1.058(μS)となる。これより水平方向にお
ける子画面(13)の走査開始位置は、水平同期信号H
5の発生位置から任意の6ビツトのデータHp6 ”’
 Hp 6に単位時間1.066(μs)又は1.05
8(μS)を乗じた位置となる。両者より第3図の一点
鎖線、二点鎖線、及び破線等で示す親画面(15)の任
意の一部に子画面(13)を合成できることになる。
次に第1図について符号及び構成を説明すると、(1)
は6ビツトの垂直位置レジスタであって、該垂直位置レ
ジスタ(1)にセットされる6ビツトのデータ■2゜〜
V psはマイクロコンピュータ(図示せず)から出力
される。 (2)は175分周器であって、水平同期信
号H5の水平同期周波数f14を175分周する。(3
)は6ビツトの垂直位置カウンタであって、垂直同期信
号V、によってリセットされ、前記175分周器(2)
による分周出力をカウントする。即ち前記垂直位置カウ
ンタ(3)は水平走査線を5本につき1本カウントする
(4)は垂直位置一致検出回路であって、前記垂直位置
レジスタ(1)及び前記垂直位置カウンタ(3〉の各ビ
ットを比較して両者の一致を検出する。
方、(5)は6ビツトの水平位置レジスタであって、該
水平位置レジスタ(5)にセットされる6ビツトのデー
タH1゜〜H0は前記VP、〜V P 6と同様特マイ
クロコンピュータから出力される。〈6)は6ビツトの
水平位置カウンタであって、水平同期信号H3によって
リセットされ、水平同期周波数f、を60倍した周波数
6Of、をカウントする。ここで6Of□は水平同期周
波数rHに基づいてPLL回路(図示せず)によって作
成される。
(7)は水平位置一致検出回路であって、前記水平位置
レジスタ(5)及び前記水平位置カウンタ(6)の各ビ
ットを比較して両者の一致を検出する。(8)は、S(
セット)端子、R(リセット)端子、及びQ(出力)端
子を有するフリップフロップであって、前記垂直位置一
致検出回路<7)にょるrl」の検出出力がS端子に印
加されてQ端子から「1」が出力される。(9)はAN
Dゲートであって、一方の入力端子に前記フリップフロ
ップク8)のQ端子出力が印加され、且つ他方の入力端
子に前記水平位置−敷積出回路(7)によるrl。
の検出出力が印加される。即ち垂直方向における子画面
(13)の走査開始位置が決定すると、前記ANDゲー
ト(9)は各水平走査線毎に「1」を出力する。 (1
0)は水平走査線カウンタであって、前記ANDゲート
(9)の「1」の出力をカウントするが、ここで該水平
走査線カウンタ(10χは、垂直方向における前記子画
面(13)の走査開始位置が決定してから前記ANDゲ
ート(9)の「1」の出力をカウントすることから、垂
直方向における前記子画面(13)の縮小幅に応じて前
記ANDゲート(9)出力をカウントすればよいことに
なる。(11)はRAM(データメモリ)であって、親
画面(15)に対して垂直方向及び水平方向に17n縮
小された前記子画面(13)の圧縮データが書き込まれ
ており、前記水平走査線カウンタ(10)のカウント値
によってそのアドレスが指定される。 (12)は子画
面表示回路であって、前記ANDゲート(9)のI′1
」の出力によって、即ち水平方向における前記子画面(
13)の走査開始位置から、前記RAM(11)から読
み出された各水平走査線毎のデータを前記子画面(13
)に時間軸圧縮して表示する。ここで前記RAM(11
)の読み出しクロックは、前記子画面(13)の1水平
走査期間を1周期としたものである。 (14)は表示
終了検出回路であって、前記水平走査線カウンタ(10
)が前記子画面(13)の全水平走査線数をカウントし
たことを検出し、「IJの検出出力を出力する。(16
)はORゲートであって、一方の入力端子に垂直同期信
号V、が印加され、且つ他方の入力端子に前記表示終了
検出回路(14)の検出出力が印加され、「1」のOR
出力が前記フリップフロップ(8)のR端子に印加され
てQ端子から「O」が出力される。即ち前記子画面(1
3)への1フイールドのデータの表示が終了すると、前
記ANDゲート(9)のr□、の出力によって前記子画
面表示回路(12)は駆動されなくなって、前記子画面
(13)への表示はなくなる。
以下、第1図の具体的動作を説明する。まず任意の6ビ
ツトのデータV、。〜v0が垂直位置レジスタ(1)に
セットされた状態で、水平同期信号Hsの水平同期周波
数f、が115分周器(2)によって175分周される
と、5本の水平走査線に対して1つの分周出力が得られ
る。この分周出力が垂直位置カウンタ(3)に印加され
ると、該垂直位置カウンタ(3)は、垂直同期信号V、
によってリセットされた後、前記分周出力をカウントし
、即ち5本の水平走査線が水平走査をする毎にカウント
数を1カウントづつインクリメントする。そして垂直位
置カウンタ(3)によるカウント数が垂直位置レジスタ
(1)のレジスタ値と一致して垂直方向における子画面
(13)の走査開始位置が決定すると、該−致状態が垂
直位置−敷積出回路(4)によって検出され、「1.の
検出出力がフリップフロップ(8)のS端子に印加され
、rl」の出力がQ端子から出力されてANDゲート(
9)の一方の入力端子に印加される。
その後、任意の6ビツトのデータHpo〜HPIが水平
位置レジスタ(5)にセットされた状態で、水平同期周
波数fHを60倍した60f’、が水平位置カウンタ(
6)に印加されると、該水平位置カウンタ(6)は、水
平同期信号H9によってリセットされた後、1水平走査
時間を60分割した1、066(μS)又は1.058
(μS)毎にカウント数を1カウントづつインクリメン
トする。そして水平位置カウンタ(6)によるカウント
数が水平位置レジスタ(5)のレジスタ値と一致して水
平方向における子画面(13)の走査開始位置が決定す
ると、該一致状態が水平位置−敷積出回路(7)によっ
て検出され、′1」の検出出力が各水平走査線毎にAN
Dゲート(9)の他方の入力端子に印加される。これよ
り垂直方向及び水平方向における子画面(13)の走査
開始位置が決定すると、rl」の出力が各水平走査線毎
にANDゲート(9)から出力される。
このANDゲート(9)の11」の出力が水平走査線カ
ウンタ(10〉に印加されると、該水平走査線カウンタ
(10)は、ANDゲート(9)の「1.の出力をカウ
ントし、即ち各水平走査線毎にカウント数を1カウント
づつインクリメントする。水平走査線カウンタ(10)
によるカラントイ直がデータメモリとしてのRAM(1
1)に印加されると、該カウント値に基づいて子画面(
13)に表示されるべき1水平走査線毎のデータがRA
M(11)から読み出され、ANDゲート(9)の出力
に基づく子画面表示面路(12)によって、RAM(1
1)から読み出されたデータが、子画面(13)の走査
開始位置から水平方向における子画面(13)の縮小幅
に対応して時間軸圧縮されて表示される。ここで例えば
PAL方式の場合、親画面(15)に表示される画像に
対応する水平走査線数は実質的に255本しかなく、子
画面(13〉を垂直方向に例えば1/3縮小するには、
水平走査線を3本につき1本抜き取らなければならない
ことから、水平走査線カウンタ(10)によってカウン
トされる全水平走査線数は85本となる。そこで水平走
査線カウンタ(10)が85(10進数)をカウントし
て、子画面(13)への1フイールドのデータの表示が
終了すると、該終了状態が表示終了検出回路(14)に
よって検出きれ、「1」の検出出力がブリップフロップ
(8)のR端子に印加され、「0.の出力がQ端子から
出力されてANDゲート(9)の一方の入力端子に印加
される。これよりANDゲート(9)の出力が「0」と
なり、再度垂直方向及び水平方向における子画面(13
)の走査開始位置が決定する迄、子画面(13)への情
報の表示はなくなる。以後、前述の動作を繰り返せばよ
い。
また垂直位置レジスタ(1)にセットされた6ビツトの
データV、。〜■2.が親画面(15)の下方の水平走
査位置を選択し、子画面(13)の下半分程度が途切れ
て、子画面(13)が親画面(15)に充分に表示され
なくなった場合、この親画面(15)の最後の水平走査
線が走査した後、垂直同期信号V、がORゲート(16
)の一方の入力端子に印加されることから、「1.のO
R出力がブリップフロップ(8)のR端子に入力され、
前記子画面(13〉の残り下半分の情報はキャンセルさ
れて表示されることはない。また水平位置レジスタ(5
)にセットされた6ビツトのデータHPO〜HP6が親
画面(15)の右端の走査開始位置を選択し、子画面(
13)が親画面(15)に充分に表示されなくなった場
合、各水平走査線毎に、子画面表示回路(12)が水平
同期信号H3によってリセットされることから、子画面
(13)の不充分な表示もされることはない。
また親画面(15)に対して子画面(13)を垂直方向
及び水平方向に1 / n縮小する場合において、子画
面(13)全体を親画面(15)の一部に確実に合成す
るには、6ビツトのデータV P6〜V P6によって
、親画面(15)の上限から親画面(15)の全水平走
査線数のn −1/ n倍の水平走査位置迄を選択する
ようにすればよく、6ビツトのデータH4゜〜)Ips
によって、親画面(15)の左端から親画面(15)の
1水平走査時間のn −1/ n倍の時間迄を選択する
ようにすればよい。
以上より親画面(15)に対する子画面(13〉の合成
位置を、視聴者の希望する任意の位置に移動できること
になる。
尚、垂直方向及び水平方向における子画面(13)の走
査開始位置を示すデータは6ビツトに限定されることな
くそれ以上でもよく、また垂直方向における子画面(1
3)の走査開始位置を示すデータを分周する分周比も 
115に限定されるものでなく、データのビット数に応
じて可変できることは言うまでもない。更に本発明の複
画面表示制御回路は、テレビジョン受像機、VTR,ワ
ードプロセッサ等の映像機器に設けて有効である。
(ト)発明の効果 本発明によれば、親画面に対する子画面の合成位置を、
視聴者の希望する任意の位置に移動できる利点が得られ
る。
【図面の簡単な説明】
第1図は本発明の複画面表示制御回路を示すブロック図
、第2図は水平同期信号及び垂直同期信号に対する子画
面の位置関係を示す図、第3図は親画面及び該親画面の
一部に合成された子画面を示す図である。 (1)・・・垂直位置レジスタ、(3)・・・垂直位置
カウンタ、 (4)・・・垂直位置−敷積出回路、 (
5)・・・水平位置レジスタ、 (6)・・・水平位置
カウンタ、 (7)・・・水平位置−敷積出回路、 (
10)・・・水平走査線カウンタ、 (11)・・・R
AM、 (12)・・・子画面表示回路、 (13)・
・・子画面、 (14)・・・表示終了回路、(15)
・・・親画面。

Claims (2)

    【特許請求の範囲】
  1. (1)親画面の一部に縮小された子画面を合成する複画
    面表示制御回路において、 垂直方向における子画面の走査開始位置を示すデータが
    セットされる垂直位置レジスタと、水平走査線を所定本
    数を単位としてカウントする垂直位置レジスタと、 前記垂直位置レジスタのレジスタ値及び前記垂直位置カ
    ウンタによるカウント値が一致したことを検出する垂直
    位置一致検出回路と、 水平方向における前記子画面の走査開始位置を示すデー
    タがセットされる水平位置レジスタと、前記水平走査線
    の1水平走査期間を複数分割した時間を単位とし、該単
    位を前記水平走査線の開始位置からカウントする水平位
    置カウンタと、前記水平位置レジスタのレジスタ値及び
    前記水平位置カウンタによるカウント値が一致したこと
    を検出する水平位置一致検出回路と、 前記垂直位置一致検出回路の出力及び前記水平位置一致
    検出回路の出力に基づいて、前記子画面の水平走査線の
    数をカウントする水平走査線カウンタと、 該水平走査線カウンタのカウント値に基づいて、前記子
    画面に表示されるべき1水平走査線毎のデータが読み出
    されるデータメモリと、 前記垂直位置一致検出回路の出力及び前記水平位置一致
    検出回路の出力によって、前記データメモリから読み出
    された1水平走査線毎のデータを前記子画面に表示させ
    る子画面表示回路と、前記水平走査線カウンタによるカ
    ウント値が前記子画面の全水平走査線数となったことを
    検出し、前記子画面への1フィールド分のデータの表示
    を終了させる表示終了検出回路とを備えたことを特徴と
    する複画面表示制御回路。
  2. (2)請求項(1)記載の複画面表示制御回路を備えた
    ことを特徴とする映像機器。
JP63202222A 1988-08-12 1988-08-12 複画面表示制御回路及びそれを備えた映像機器 Expired - Fee Related JPH06101817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63202222A JPH06101817B2 (ja) 1988-08-12 1988-08-12 複画面表示制御回路及びそれを備えた映像機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63202222A JPH06101817B2 (ja) 1988-08-12 1988-08-12 複画面表示制御回路及びそれを備えた映像機器

Publications (2)

Publication Number Publication Date
JPH0250681A true JPH0250681A (ja) 1990-02-20
JPH06101817B2 JPH06101817B2 (ja) 1994-12-12

Family

ID=16453987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63202222A Expired - Fee Related JPH06101817B2 (ja) 1988-08-12 1988-08-12 複画面表示制御回路及びそれを備えた映像機器

Country Status (1)

Country Link
JP (1) JPH06101817B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283879A (ja) * 1990-03-30 1991-12-13 Nec Corp メモリ駆動用回路
JPH0549103A (ja) * 1991-08-08 1993-02-26 Hitachi Ltd 低騒音型集電装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169186A (ja) * 1987-01-05 1988-07-13 Toshiba Corp 多画面表示のテレビジヨン受像機
JPS63290079A (ja) * 1987-05-21 1988-11-28 Toshiba Corp 2画面テレビジョン受像機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169186A (ja) * 1987-01-05 1988-07-13 Toshiba Corp 多画面表示のテレビジヨン受像機
JPS63290079A (ja) * 1987-05-21 1988-11-28 Toshiba Corp 2画面テレビジョン受像機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283879A (ja) * 1990-03-30 1991-12-13 Nec Corp メモリ駆動用回路
JPH0549103A (ja) * 1991-08-08 1993-02-26 Hitachi Ltd 低騒音型集電装置

Also Published As

Publication number Publication date
JPH06101817B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
JP3419046B2 (ja) 映像表示装置
JPH06118925A (ja) ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5473382A (en) Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
JPS62142476A (ja) テレビジョン受像機
JPH0250681A (ja) 複画面表示制御回路及びそれを備えた映像機器
JPS6194479A (ja) 表示装置
JPH01307388A (ja) X−yマトリクス型表示装置
JP3067067B2 (ja) 液晶表示装置
JP3243863B2 (ja) オンスクリーンディスプレイ装置
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus
JP3376652B2 (ja) 映像変換装置及び方法
JPH0683394B2 (ja) 複画面表示制御回路及びそれを備えた映像機器
JP3022664B2 (ja) 画像表示サイズ可変回路
JPH0638648B2 (ja) 2画面テレビ受信機
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
JP3894173B2 (ja) 映像データ転送を行うコンピュータシステム
EP0961491A2 (en) A signal processing apparatus for setting up vertical blanking signal of television set
JPH11338408A (ja) スキャンコンバータ
KR920009009B1 (ko) 멀티 채널 화상 표시회로
KR100208374B1 (ko) 영상신호처리 시스템에서 유효화면크기 가변회로
KR930006671B1 (ko) 비데오 램을 이용한 문자처리회로 및 그 제어방법
JPS6150471A (ja) テレビジヨン受像機
JPH0686187A (ja) 表示装置
JPH0294879A (ja) 多画面表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees