JPH0250640A - Ａｉｓ送出回路 - Google Patents
Ａｉｓ送出回路Info
- Publication number
- JPH0250640A JPH0250640A JP20020388A JP20020388A JPH0250640A JP H0250640 A JPH0250640 A JP H0250640A JP 20020388 A JP20020388 A JP 20020388A JP 20020388 A JP20020388 A JP 20020388A JP H0250640 A JPH0250640 A JP H0250640A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- low
- circuit
- pcm
- ais
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 7
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の低位ＰＣＭ信号が多重化され、高位ＰＣ
Ｍ信号を複数個、同期多重して生成されたＰＣＭ多重信
号を伝送路信号とするＰＣＭ通信方式に関し、、特に、
ＰＣＭ通信方式に用いられるＡＩＳ（ａｌａｒｍ ｉ
ｎｆｏｒｍａｔｉｏｎ ｓｉｇｎａｌ 、アラームが次
の中継器に波及するのを防止する信号）送出回路に関す
る。
Ｍ信号を複数個、同期多重して生成されたＰＣＭ多重信
号を伝送路信号とするＰＣＭ通信方式に関し、、特に、
ＰＣＭ通信方式に用いられるＡＩＳ（ａｌａｒｍ ｉ
ｎｆｏｒｍａｔｉｏｎ ｓｉｇｎａｌ 、アラームが次
の中継器に波及するのを防止する信号）送出回路に関す
る。
従来、 ＰＣＭ通信方式では、伝送路受信信号が非同期
状態の場合に、 ＡＩＳ信号を送出するＡＩＳ送出回路
を備えるＰＣＭ中継装置が用いられている。
状態の場合に、 ＡＩＳ信号を送出するＡＩＳ送出回路
を備えるＰＣＭ中継装置が用いられている。
このＡＩＳ送出口路は、第２図に示すように１例えば、
高位ＰＣＭ信号の系統数に対応して、 ＡＩＳ発生回路
２２〜２９を備えておシ、このＡＩＳ発生回路２２〜２
９は低位ＰＣＭクロックａを受け、それぞれ、 ＡＩＳ
信号として低位ＰＣＭ信号ｘ１〜ｘ８を出力する。これ
ら低位ＰＣＭ信号ｘ１〜Ｘ８はそれぞれ多重回路６〜１
３に入力される。一方、高位ＰＣＭクロックｂがそれぞ
れクロック分周回路１４〜２工に入力され、これらクロ
ック分周回路１４〜２１からそれぞれ分周クロックＣが
出力され。
高位ＰＣＭ信号の系統数に対応して、 ＡＩＳ発生回路
２２〜２９を備えておシ、このＡＩＳ発生回路２２〜２
９は低位ＰＣＭクロックａを受け、それぞれ、 ＡＩＳ
信号として低位ＰＣＭ信号ｘ１〜ｘ８を出力する。これ
ら低位ＰＣＭ信号ｘ１〜Ｘ８はそれぞれ多重回路６〜１
３に入力される。一方、高位ＰＣＭクロックｂがそれぞ
れクロック分周回路１４〜２工に入力され、これらクロ
ック分周回路１４〜２１からそれぞれ分周クロックＣが
出力され。
多重回路６〜１３に与えられる。多重回路６〜１３はこ
の分周クロックＣに基づいてそれだれ高位ＰＣＭ信号ｐ
”−Ｗを出力する。
の分周クロックＣに基づいてそれだれ高位ＰＣＭ信号ｐ
”−Ｗを出力する。
このように、従来のＡＩＳ送出回路では、各高位ＰＣＭ
信号ごとに低位ＰＣＭ信号用のＡＩＳ信号を生成し、こ
れら低位ＰＣＭ信号用ＡＩＳ信号を多重して。
信号ごとに低位ＰＣＭ信号用のＡＩＳ信号を生成し、こ
れら低位ＰＣＭ信号用ＡＩＳ信号を多重して。
高位ＰＣＭ信号としてＡＩＳ信号出力を出力している。
ところで上述のＡＩＳ信号挿入機能を備つＰＣＭ中継装
置の場合、つまりＡＩＳ送出回路の場合各高位ＰＣＭ信
号に対応してＡＩＳ発生回路を備えているから、複数の
高位ＰＣＭ信号が同期多重され九ＰＣＭ多重信号の場合
、 ＡＩＳ発生回路、クロック分周回路。
置の場合、つまりＡＩＳ送出回路の場合各高位ＰＣＭ信
号に対応してＡＩＳ発生回路を備えているから、複数の
高位ＰＣＭ信号が同期多重され九ＰＣＭ多重信号の場合
、 ＡＩＳ発生回路、クロック分周回路。
及び多重回路が複数倍必要となり、その結果９回路規模
が大きくなくばかりでなく複雑となる。また回路を構成
する素子間の接続が多くなって、消費電流が大きくなる
という問題点がある。
が大きくなくばかりでなく複雑となる。また回路を構成
する素子間の接続が多くなって、消費電流が大きくなる
という問題点がある。
本発明によるＡＩＳ送出回路はフレームを構成するＰＣ
Ｍ ノクルス列を一系統分とし、複数の低位ＰＣＭ信号
が多重化された高位ＰＣＭ信号が、複数個多重されたＰ
ＣＭ多重信号を伝送路信号とする中継装置に用いられ、
高位ＰＣＭ信号用にＡＩＳ信号を低位ＰＣＭ信号レベル
で発生させるＡＩＳ発生回路と、該ＡＩＳ発生回路から
の二系統分のＡＩＳ信号が入力され、各系統の高位ＰＣ
Ｍ信号用のＡＩＳ信号に切替える切替回路、高位ＰＣＭ
信号用クロックから、低位ＰＣＭ信号を多重する為のク
ロックを発生させるクロック分周回路、クロック分周回
路からのクロックを用いて、低位ＰＣＭ信号レベルのＡ
ＩＳ信号を各系統ごとに高位ＰＣＭ信号に多重する多重
回路とを備えることを特徴としている。
Ｍ ノクルス列を一系統分とし、複数の低位ＰＣＭ信号
が多重化された高位ＰＣＭ信号が、複数個多重されたＰ
ＣＭ多重信号を伝送路信号とする中継装置に用いられ、
高位ＰＣＭ信号用にＡＩＳ信号を低位ＰＣＭ信号レベル
で発生させるＡＩＳ発生回路と、該ＡＩＳ発生回路から
の二系統分のＡＩＳ信号が入力され、各系統の高位ＰＣ
Ｍ信号用のＡＩＳ信号に切替える切替回路、高位ＰＣＭ
信号用クロックから、低位ＰＣＭ信号を多重する為のク
ロックを発生させるクロック分周回路、クロック分周回
路からのクロックを用いて、低位ＰＣＭ信号レベルのＡ
ＩＳ信号を各系統ごとに高位ＰＣＭ信号に多重する多重
回路とを備えることを特徴としている。
次に本発明について実施例によって説明する。
第１図は本発明によるＡＩＳ送出回路の一実施例のブロ
ック図である。
ック図である。
第１図を参照して、低位ＰＣＭクロック信号ａがＡＩ８
発生回路１に入力され、 ＡＬＳ発生回路１は各系統の
高位ＰＣＭ信号用のＡＩＳ信号として低位ＰＣＭ信号ｄ
−ｋを出力する。一方ｐクロック分周回路１４〜１７に
は高位ＰＣＭクロック信号すが入力され１．クロック分
周回路１４〜１７から複数の分周信号Ｃが出力される。
発生回路１に入力され、 ＡＬＳ発生回路１は各系統の
高位ＰＣＭ信号用のＡＩＳ信号として低位ＰＣＭ信号ｄ
−ｋを出力する。一方ｐクロック分周回路１４〜１７に
は高位ＰＣＭクロック信号すが入力され１．クロック分
周回路１４〜１７から複数の分周信号Ｃが出力される。
切替回路２には１系列目の高位ＰＣＭ信号として低位Ｐ
ＣＭ信号ｄが入力され。
ＣＭ信号ｄが入力され。
さらに２系統目の高位ＰＣＭ信号用の低位ＰＣＭ信号ｅ
と、高位ＰＣＭ信号の識別信号である低位ＰＣＭ信号ｆ
及びｇが入力されて、２系統目の高位ＰＣＭ信号用とし
て低位ＰＣＭ信号ｔが出力される。切替回路３の１系列
目に２系統目の高位ＰＣＭ信号用低位ＰＣＭ信号ｅを入
力し、切替回路３の２系列目に４系統目の高位ＰＣＭ信
号の識別信号として低位ＰＣＭ信号り及びｉを入力して
、４系統目の高位ＰＣＭ信号用として低位ＰＣＭ信号ｍ
を出力する。
と、高位ＰＣＭ信号の識別信号である低位ＰＣＭ信号ｆ
及びｇが入力されて、２系統目の高位ＰＣＭ信号用とし
て低位ＰＣＭ信号ｔが出力される。切替回路３の１系列
目に２系統目の高位ＰＣＭ信号用低位ＰＣＭ信号ｅを入
力し、切替回路３の２系列目に４系統目の高位ＰＣＭ信
号の識別信号として低位ＰＣＭ信号り及びｉを入力して
、４系統目の高位ＰＣＭ信号用として低位ＰＣＭ信号ｍ
を出力する。
切替回路３の１系列目の低位ＰＣＭ信号９（ｅ）を入力
し、切替回路４の２系列目に６系統目の高位ＰＣＭ信号
の識別信号として、低位ＰＣＭ信号ｆ及びｊを入力して
、６系統目の高位ＰＣＭ信号用として低位ＰＣＭ信号ｎ
を出力する。切替回路５の１系列目に２系統目の高位Ｐ
ＣＭ信号用低位ＰＣＭ信号Ｃを入力し、切替回路５の２
系列目に、８系統目の高位ＰＣＭ信号の識別信号として
低位ＰＣＭ信号ｆ及びｋを入力して、８系統目の高位Ｐ
ＣＭ信号用として低位ＰＣＭ信号０を出力する。
し、切替回路４の２系列目に６系統目の高位ＰＣＭ信号
の識別信号として、低位ＰＣＭ信号ｆ及びｊを入力して
、６系統目の高位ＰＣＭ信号用として低位ＰＣＭ信号ｎ
を出力する。切替回路５の１系列目に２系統目の高位Ｐ
ＣＭ信号用低位ＰＣＭ信号Ｃを入力し、切替回路５の２
系列目に、８系統目の高位ＰＣＭ信号の識別信号として
低位ＰＣＭ信号ｆ及びｋを入力して、８系統目の高位Ｐ
ＣＭ信号用として低位ＰＣＭ信号０を出力する。
多重回路６．ＩＯ，１１，１２，及び１３に低位ＰＣＭ
信号ｄ及びｔ〜０を入力して９分周クロックＣを用いて
１，２，４，６及び８系統目の高位ＰＣＭ信号ｐ＊ｑｍ
８ｙｕ及びＷとして出力する。
信号ｄ及びｔ〜０を入力して９分周クロックＣを用いて
１，２，４，６及び８系統目の高位ＰＣＭ信号ｐ＊ｑｍ
８ｙｕ及びＷとして出力する。
多重回路７に低位ＰＣＭ信号ｅ、ｈ、及びｉを入力して
３系統目の高位ＰＣＭ信号として高位ＰＣＭ信号ｒを出
力する。多重回路８に低位ＰＣＭ信号ｅ 、 ｈ。
３系統目の高位ＰＣＭ信号として高位ＰＣＭ信号ｒを出
力する。多重回路８に低位ＰＣＭ信号ｅ 、 ｈ。
及びｊを入力して、５系統目の高位ＰＣＭ信号として高
位ＰＣＭ信号ｔを出力する。
位ＰＣＭ信号ｔを出力する。
多重回路９に低位ＰＣＭ信号ｅ、ｆ、及びｋを入力して
、７系統目の高位ＰＣＭ信号として高位ＰＣＭ信号Ｖを
出力する。
、７系統目の高位ＰＣＭ信号として高位ＰＣＭ信号Ｖを
出力する。
切替回路２．多重回路６及び１０及びクロック分周回路
１４を一つの回路素子で構成する。
１４を一つの回路素子で構成する。
切替回路３．多重回路７及び１１及びクロック分周回路
１５で一つの回路素子で構成する。
１５で一つの回路素子で構成する。
切替回路４．多重回路８及び１２及びクロック分周回路
１６で一つの回路素子を構成する。
１６で一つの回路素子を構成する。
切替回路５．多重回路９及び１３及びクロック分周回路
１７で一つの素子を構成する。
１７で一つの素子を構成する。
以上説明したように本発明では、各高位ＰＣＭ信号用の
ＡＩＳ信号の発生回路を回路の大部分を共用することで
、一つの回路にすることができ、その結果２回路規模を
小さくすることが可能となる。
ＡＩＳ信号の発生回路を回路の大部分を共用することで
、一つの回路にすることができ、その結果２回路規模を
小さくすることが可能となる。
また、切替回路、２系統の多重回路、及びクロック分周
回路を一つの素子に入れることにより、２系統の高位Ｐ
ＣＭ信号のＡＩＳ信号を一つの素子から出力することが
可能とな、９ 、 ＡＩＳ送出回路を構成する素子数を
減らすことが可能となる。このため素子間の接続が大幅
に少なくなり、従来に比べて小さな実装面積でＡＩＳ送
出回路を実現することが可能となり、また消費電流も小
さくすることができる効果がある。
回路を一つの素子に入れることにより、２系統の高位Ｐ
ＣＭ信号のＡＩＳ信号を一つの素子から出力することが
可能とな、９ 、 ＡＩＳ送出回路を構成する素子数を
減らすことが可能となる。このため素子間の接続が大幅
に少なくなり、従来に比べて小さな実装面積でＡＩＳ送
出回路を実現することが可能となり、また消費電流も小
さくすることができる効果がある。
以下余白
第１図は本発明によるＡＩＳ送出回路の一実施例を示す
ブロック図、第２図は、従来のＡＩＳ送出回路を示すブ
ロック図である。 ａ：低位ＰＣＭクロック、ｂ：高位ＰＣＭクロック。 Ｃ：分周クロック、ｄ：低位ＰＣＭ信号、ｅ：低位ＰＣ
Ｍ信号、ｆ：低位ＰＣＭ信号１ｇ：低位ＰＣＭ信号。 ｈ：低位ＰＣＭ信号、ｌ：低位ＰＣＭ信号、ｊ：低位Ｐ
ＣＭ信号、に：低位ＰＣＭ信号、ｔ：低位ＰＣＭ信号。 ｍ；低位ＰＣＭ信号、ｎ：低位ＰＣＭ信号、Ｏ：低位Ｐ
ＣＭ信号、ｐ：高位ＰＣＭ信号、ｑ：高位ＰＣＭ信号。 ｒ：高位ＰＣＭ信号、３：高位ＰＣＭ信号、ｔ：高位Ｐ
ＣＭ信号、ｕ：高位ＰＣＭ信号、ｖ：高位ＰＣＭ信号。 Ｗ：高位ＰＣＭ信号、ｘｌ：低位ＰＣＭ信号、ｘ２：低
位ＰＣＭ信号、ｘ３：低位ＰＣＭ信号、ｘ４：低位ＰＣ
Ｍ信号、ｘ５：低位ＰＣＭ信号、Ｘ６：低位ＰＣＭ信号
、ｘ７：低位ＰＣＭ信号、ｘ８：低位ＰＣＭ信号。 １：ＡＩｓ発生回路、２二切替回路、３：切替回路４：
切替回路、５・・・切替回路、６：多重回路、７：多重
回路、８：多重回路、９：多重回路、１０：多重回路、
１１：多重回路、１２：多゛重回路。 １３：多重回路、１４：クロック分周回路、１５：クロ
ック分周回路、１６：クロック分周回路。 １７：クロツク分周回路、１８：クロック分周回路、１
９：クロック分周回路、２０：クロック分周回路、２１
：クロック分周回路、 ２２ ： ＡＩＳ発生回路、
２３ ： ＡＩＳ発生回路、 ２４ ： ＡＩＳ発生回
路、 ２５ ： ＡＩＳ発生回路、 ２６ ： ＡＩＳ
発生回路。 ２７ ： ＡＩＳ発生回路、 ２８ ： ＡＩＳ発生回
路、２９： ＡＩＳ発生回路。
ブロック図、第２図は、従来のＡＩＳ送出回路を示すブ
ロック図である。 ａ：低位ＰＣＭクロック、ｂ：高位ＰＣＭクロック。 Ｃ：分周クロック、ｄ：低位ＰＣＭ信号、ｅ：低位ＰＣ
Ｍ信号、ｆ：低位ＰＣＭ信号１ｇ：低位ＰＣＭ信号。 ｈ：低位ＰＣＭ信号、ｌ：低位ＰＣＭ信号、ｊ：低位Ｐ
ＣＭ信号、に：低位ＰＣＭ信号、ｔ：低位ＰＣＭ信号。 ｍ；低位ＰＣＭ信号、ｎ：低位ＰＣＭ信号、Ｏ：低位Ｐ
ＣＭ信号、ｐ：高位ＰＣＭ信号、ｑ：高位ＰＣＭ信号。 ｒ：高位ＰＣＭ信号、３：高位ＰＣＭ信号、ｔ：高位Ｐ
ＣＭ信号、ｕ：高位ＰＣＭ信号、ｖ：高位ＰＣＭ信号。 Ｗ：高位ＰＣＭ信号、ｘｌ：低位ＰＣＭ信号、ｘ２：低
位ＰＣＭ信号、ｘ３：低位ＰＣＭ信号、ｘ４：低位ＰＣ
Ｍ信号、ｘ５：低位ＰＣＭ信号、Ｘ６：低位ＰＣＭ信号
、ｘ７：低位ＰＣＭ信号、ｘ８：低位ＰＣＭ信号。 １：ＡＩｓ発生回路、２二切替回路、３：切替回路４：
切替回路、５・・・切替回路、６：多重回路、７：多重
回路、８：多重回路、９：多重回路、１０：多重回路、
１１：多重回路、１２：多゛重回路。 １３：多重回路、１４：クロック分周回路、１５：クロ
ック分周回路、１６：クロック分周回路。 １７：クロツク分周回路、１８：クロック分周回路、１
９：クロック分周回路、２０：クロック分周回路、２１
：クロック分周回路、 ２２ ： ＡＩＳ発生回路、
２３ ： ＡＩＳ発生回路、 ２４ ： ＡＩＳ発生回
路、 ２５ ： ＡＩＳ発生回路、 ２６ ： ＡＩＳ
発生回路。 ２７ ： ＡＩＳ発生回路、 ２８ ： ＡＩＳ発生回
路、２９： ＡＩＳ発生回路。
Claims (1)
- １、ＰＣＭパルス列でフレームが構成され、該フレーム
を一系統分とし、複数の低位ＰＣＭ信号が多重化された
高位のＰＣＭ信号を複数個同期多重したＰＣＭ多重信号
を伝送路信号とする中継装置に用いられ、前記低位ＰＣ
Ｍ信号用のＡＩＳ信号を発生するＡＩＳ発生回路と、二
系統分の低位ＰＣＭ信号が入力され、一系統分の低位Ｐ
ＣＭ信号を出力する切替回路と、高位ＰＣＭ信号用クロ
ックを低位ＰＣＭ信号用クロックに変換するクロック分
周回路と、低位ＰＣＭ信号を複数個多重して、高位ＰＣ
Ｍ信号にする多重回路とを有することを特徴とするＡＩ
Ｓ送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20020388A JPH0810857B2 (ja) | 1988-08-12 | 1988-08-12 | Ａｉｓ送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20020388A JPH0810857B2 (ja) | 1988-08-12 | 1988-08-12 | Ａｉｓ送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250640A true JPH0250640A (ja) | 1990-02-20 |
| JPH0810857B2 JPH0810857B2 (ja) | 1996-01-31 |
Family
ID=16420517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20020388A Expired - Lifetime JPH0810857B2 (ja) | 1988-08-12 | 1988-08-12 | Ａｉｓ送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810857B2 (ja) |
-
1988
- 1988-08-12 JP JP20020388A patent/JPH0810857B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810857B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0250640A (ja) | Ａｉｓ送出回路 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| US5347165A (en) | Redundancy system switching control system | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JP2000183729A (ja) | クロック発生回路 | |
| JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
| JPH05276170A (ja) | モニタ信号伝送方式 | |
| US6282199B1 (en) | ATM switch system employing an efficient clock pulse division technique | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JP2793233B2 (ja) | デジタル多重化装置の回路診断方法 | |
| JP3099442B2 (ja) | 端局装置 | |
| JPS6331979B2 (ja) | ||
| JPS62200933A (ja) | Ｐｃｍ多重化ブロツク | |
| JPH02149141A (ja) | 回線編集装置 | |
| JPH03154535A (ja) | 予備回路監視装置 | |
| JPH033435A (ja) | 予備回路監視方式 | |
| JPH0344121A (ja) | 予備回路自己監視装置 | |
| KR960027642A (ko) | 동기용 입력 기준 클럭 선택장치 | |
| SE9600825D0 (sv) | System, arrangement and method relating to protection in a communications system and a telecommunications system with a protection arrangement | |
| JPH02234528A (ja) | 多重化装置 | |
| KR930015429A (ko) | Tug 2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 | |
| JPH03183227A (ja) | スタッフ分岐挿入装置 | |
| JPH0756969B2 (ja) | ディジタル多重化装置のモニタリング方式 | |
| JPH03258046A (ja) | Ａｉｓ送出回路 |