JPH02502409A - Ｃｍｏｓアナログ乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＣＭＯＳアナログ乗算回路 反亙光里 本発明は、２つの入力から与えられる変数の値の積に比例する大きさを有する電 流出力を提供し得るＣＭＯＳアナログ乗算回路に関する。０ＭＯ３は、相補型金 属酸化膜半導体構造を表わす。

炙米及亘■訳週 アナログ乗算回路はよく知られている。そうした回路の１つが、１９８５年１２ 月発行のＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−３ｔａｔｅＣｉｒｃｕ ｉｔｓ、　Ｖｏｌ、　５Ｃ−２０，Ｎｏ、　６の第１１５８頁ないし第１１６８ 頁に説明されている。この回路、および他の同様な回路は、差動入力を有する増 幅器にて処理されることの可能な電圧の差の形で存在する変数の乗算を行うこと が出来る。こうした回路は、正負いずれの符号を有していてもよい入力変数の精 密な乗算を行い得るものと考えられており、換言すれば、それらは四象限乗算器 である。それらの動作機構に起因して、入力変数は、差動入力増幅器を適切にバ イアスするに必要な値の直流成分を有する電圧でなければならない。この事実、 および入力変数は差動電圧の形で存在しなければならないという事実が、適用上 の欠点をなしている。

高精度の４象限乗算を達成する手段としてはこの回路は極めて複雑となり、この ことが、比較的高い製造コストをもたらす。

そこで、高精度を必要とせず複雑さの度合いが低く、したがって製造コストの安 い１象限乗算器を作ることが望まれている。

及」五皿示 上述の点にかんがみて、本発明は、第１トランジスタと第２トランジスタとを有 するＣＭＯＳアナログ乗算回路にして： 上記第１トランジスタの電流電極は、それぞれ第１基準電圧ラインと第１ノード とに接続され；上記第１トランジスタのゲート電極は、使用時には上記第１トラ ンジスタをそのトライオード領域にて動作させ得る入力電圧を有する第１人力ノ ードに接続され；上記第２トランジスタの電流電極は、それぞれ上記第１ノード と出力ノードとに接続され： 上記出力ノードは、第２基準電圧ラインへ接続され：上記乗算回路はざらに、コ ンパレータを含み：上記コンパレータは、上記第１ノードに於ける第１電圧を第 ２人力ノードに於ける第２電圧と比較して上記第１電圧と上記第２電圧とがほぼ 等しく保たれるように上記第２トランジスタのゲート電極を制御し； それにより、上記第２トランジスタを流れる°Ｎ流が、上記第１人力ノードに於 ける電圧と上記第２人力ノードに於ける電圧との積に比例する： ようにしたことを特徴とするＣＭＯＳアナログ乗算回路を提供するものである。

本発明の１つの実施例に於いては、上記コンパレータが差動増幅器を含み： 上記差動増幅器は、上記第１ノードに接続されている反転入力と上記第２人力ノ ードに接続されている非反転入力とを有し： さらに、上記差動増幅器の出力は、上記第２トランジスタのゲートに接続されて いる。

本発明の第２実施例に於いては、上記コンパレータが、ロングチイル状の一対の トランジスタを含み；上記ロングチイル状トランジスタ対のソース電極にて形成 されるノードが、定電流源へと接続され；上記ロングチイル状トランジスタ対を 形成しているトランジスタのうちの第１のトランジスタのゲートが、上記第２人 力ノードへと接続され： 上記ロングチイル状トランジスタ対を形成しているトランジスタのうちの第２の トランジスタのゲートが、上記第１ノードへと接続され： 上記ロングチイル状トランジスタ対を形成しているトランジスタのうちの第１の トランジスタのドレインが、電流ミラー回路の入力へと接続され： 上記電流ミラー回路の出力が、上記ロングチイル状トランジスタ対を形成してい るトランジスタのうちの第２のトランジスタのドレインへと接続され： 上記ロングチイル状トランジスタ対を形成しているトランジスタのうちの第２の トランジスタの上記ドレインが、コンパレータの出力を構成しており且つ上記第 ２トランジスタのゲート電極へと接続される。

本発明の提示実施例に於いては、上記出力ノードは、電流ミラー回路を経由して 第２基準ラインへと接続される。

入力ノードへと供給される電圧は入力変数を構成することが可能であり、また、 もし乗算されるべき変数が電流である場合には、入力ノードへ供給される電圧の 一方または双方が、電流から電圧への適切な変換によりもたらされることも可能 である。

以下、図面を参照しつつ本発明の実施例について詳しく説明する。

鳳皿五嘔単り碧週 第１図は、本発明に従ったＣＭＯＳアナログ乗算回路の単純化した実施例を示す 。

第２図は、本発明において使用するコンパレータの一実施例を示す。

第３図は、はぼゼロから予め設定された値までの間の値を有する出力電流を作り 出すために使用する、第１図の回路の応用例を示す。

第４図は、付加的トランジスタの相互フンダクタンスにおける変化を補償する出 力電流を与えるための、第１図の回路のもう１つの応用例を示す。

日を実施するための最良の形態 第１図には、本発明に従ったＣＭＯＳアナログ乗算回路の単純化された実施例が 示されている。この回路は第１トランジスタ１を含んでおり、そのソース電極は 第１基準電圧ラインｖ１へ接続され、トレイン電極はノードＢを経由して第２ト ランジスタ２のソース電極へと接続されている。

第２トランジスタ２のドレイン電極は、出力ノードＤへと接続されている。トラ ンジスタ１のゲート電極は第１人力ノードＣへ接続され、トランジスタ２のゲー ト電極はコンパレータ３の出力へ接続される。ノードＢはコンパレータの反転入 力へ接続され、一方、ノードＡはその非反転入力へ接続される。

コンパレータ３は、トランジスタ２のゲートを制御することにより、ノードＡの 電圧とノードＢの電圧とがほぼ等しく維持されることを保証する。トランジスタ １はトライオード領域で動作するので、もし入力電圧ＶＣがトランジスタ１のス レショルド電圧よりも十分に高いならば、入力電圧Ｖ。が与えられた場合にトラ ンジスタ１を流れるｉｉ流は、ｖＡ−ＶＣに比例する。トランジスタ２を流れる 電流Ｉ２は、その後、第３図に示されているようにトランジスタ８およびトラン ジスタ９により形成されている電流ミラーによって、回路の他の部分へと供給さ れ得る。

もし必要とされる精度が比較的低いならば、コンパレータ３として、第２図に示 されている回路を使用してよい。

この回路は、トランジスタ４およびトランジスタ５からなるロングチイル状（Ｌ ｏｎｐ−ｔａｉ　１ｅｄ）の一対のトランジスタを含み、トランジスタ５のゲー トはノードＢへ接続され、トランジスタ４のゲートはノードＡへと接続される。

これらのトランジスタの共通なソースは、定電流ｆ！６からの供給を受ける。ト ランジスタ４のドレインは、電流ミラー７の入力へ接続されている。コンパレー タ出力に相当する電流ミラー７の出力は、トランジスタ５のドレインへ接続され るとともにトランジスタ２のゲートへも接続される。

第１図の回路は、数多くの用途に応用できる。そうした応用例の１つが第３図に 示されており、トランジスタ２を流れる電流から供給を受ける電流ミラー８．９ の出力電流は、電流１ｏにより予め設定される値とゼロとの間のいかなる値にで も調節され得る。この配置において、入力電流Ｉｏは、電流ミラー１３によって 、トランジスタ１２を流れる電流Ｉ、へ写される。トランジスタ１２のスレショ ルド電圧より遥かに高い値を有する第２基準ラインの給与電圧によりバイアスさ れてトランジスタ１２がそのトライオード領域にて動作しているならば、ノード Ａに於ける電圧は電流Ｉ。に比例する。入力電圧Ｖ、は、伝送ゲートエレメント として動作するトランジスタ１４を経由して、ノードＣへと供給される。トラン ジスタ１４にはもう１つのトランジスタ１６が並列に接続されており、トランジ スタ１６はここではダイオードとして接続されており電流Ｉ工を供給される。こ の構成は、ゼロと、第２基準ラインへ加えられる給与電圧ＶＤＤの値との間の値 を取り得る電圧ＶＤが、トランジスタ１のスレショルド電圧のいかんにかかわら ず、ノードＤに於ける出力電流の値をほぼゼロから１０により決定される値まで の範囲内で制御することを可能にする。

第１図の回路の第２応用例が、第４図に示されている。

この場合には、この回路は、プロセスと温度の変化によって変わる値を有する電 流を供給することによって回路内の付加的トランジスタの相互コンダクタンスを 制御するために使用される。

トランジスタを流れる電流Ｉを とすれば、そのトランジスタの相互フンダクタンスｇ□は、で与えられる。ここ に、Ｋは、トランジスタの寸法、プロセスに於けるパラメータ、および温度に依 存するトランジスタの定数である。■はそのゲート電極に於ける電圧であり、Ｖ Ｔはそのスレショルド電圧である。

プロセスに於けるパラメータ、または温度の変動に起因するｇ、の変化は、電流 Ｉを適切に制御することにより補償することが出来る。もしも電流ｌがＫに反比 例して変化するならば、一定のｑ、を得ることが出来る。そのようなＮ流１を、 第４図に示した回路により実現し得る。

この回路に於いて、入力電流ＩＯは、一定であるかまたは極めてそれに近い。電 流１１および電流■３は、電流ミラー１３および電流ミラー１９により、電流Ｉ Ｏに比例させられる。ノードＡに於ける電圧Ｖ、は、ｖ真上 ２　Ｋ１２　（Ｖ、Ｄ−ＶＴ　） により与えられる。

したがって、ｖＡはほば１／に１２に比例する。同様にして、ｖｏは ｖｏ七　　　　　　　　　　十ｖ丁 ２に１７（ＶＤＤ−ＶＴ　） により与えられる。

ところで、制御電流Ｉ２の値は １２−に１　［２（■ｃ　−■■　）　−ｖＡ　コ　ＶＡで与えられるから、 となり、したがって、トランジスタ１８の相互コンダクタと書くことが出来る。

ところで、ｖＤＤ〉〉ｖ■であるから、９０１１８ハこのように、Ｉ２に比例す る電流を供給されるトランジスタの相互フンダクタンスは、そのトランジスタ自 身のＫを掛けたものに比例し、プロセスに於ける変動および温度変化にまったく ん右されないか、または殆ど左右されないものとなる。

こうして、この回路は、トランジスタ８およびトランジスタ９によって電流Ｉ２ を他方へ写し、この写された電流をトランジスタ１８または図示されていない他 のトランジスタへ流し、それらのトランジスタの相互コンダクタンスを一定値に 維持する。

ｎ型のトランジスタ（トランジスタ１８）の相互コンダクタンスを制御する電流 Ｉ２が、もっばら、同様な電導形式を有するトランジスタの緒特性に依存してい ることに注意を払うべきである。このように、この制御は１、ｎ型トランジスタ とｎ型トランジスタとのスレショルド電圧の比に依存するものではない。

本発明についての上述の説明に於いては、それらのトライオード領域に於いて動 作するｎチャネルＭＯＳトランジスタを使用して達成される２つのパラメータの 乗算についてのみ述べたが、たとえば、ｎ型トランジスタをｎ型トランジスタに 置き換え、かつ、ｐ型をｎ型に置き換え、同時に電圧の極性をも反転させた、上 述の回路とは相補的な回路へと反転させても、同様な特色が得られることは明白 である。

ＦＩＣ，３ 補正口の翻訳文提出口（特許法第１８４条の８）平成１年８月２５日 特許庁長官　　古　１）文　毅　殿 １、特許出願の表示 ＰＣＴ／ＥＰ８８１０００５２ ２、発明の名称 ＣＭＯＳアナログ乗算回路 １９８８年１１月２８日 ６、添付書類の目録 （１）　　補正口の翻訳文　　　　　　　　　　　　　　　１通−□−Ｔ：：＝ ：＝＝− 明細書 ＣＭＯＳアナログ乗算回路 法皇光Ｉ 本発明は、２つの入力から与えられる変数の値の積に比例する大きざを有する電 流出力を提供し得るＣＭＯＳアナログ乗算回路に関する。０ＭＯ３は、相補型金 属酸化膜半導体構造を表わす。

炙兄五里９旦１ アナログ乗算回路はよく知られている。そうした回路の１つが、１９８６年１２ 月発行のＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−３ｔａｔｅＣｉｒｃｕ ｉｔｓ、　Ｖｏｌ、　５Ｃ−２０，Ｎｏ、　６の第１１５８頁ないし第１１６８ 頁に説明されている。この回路、および他の同様な回路は、差動入力を有する増 幅器にて処理されることの可能な電圧の差の形で存在する変数の乗算を行うこと が出来る。こうした回路は、正負いずれの符号を有していてもよい入力変数の精 密な乗算を行い得るものと考えられてあり、換言すれば、それらは四象限乗算器 である。それらの動作機構に起因して、入力変数は、差動入力増幅器を適切にバ イアスするに必要な値の直流成分を有する電圧でなければならない。この事実、 および入力変数は差動電圧の形で存在しなければならないという事実が、応用上 の欠点をなしている。

１９７０年９月発行のＩｎｓｔｒｕｍｅｎｔｓ　ａｎｄ　Ｃｏｎｔｒｏｌ　Ｓｙ ｓｔｅｍｓ。

Ｖｏｌｕｍｅ　４３．　Ｎｏ、　９の第１１７頁ないし第１１９頁にはもう１つ のアナログ乗算回路が説明されており、そこでは、演算増幅器の帰還回路に１つ のトランジスタが置かれ、また、その演算増幅器の出力により駆動される第２の トランジスタが回路の出力を提供する。しかしながらこの回路においては、乗算 されるべき両方の入力変数が演算増幅器の基準レベルと関連していなければなら ない。こうした入力を支える電流と、それに伴う抵抗器とが、チップ上の大きな 領域を専有する。この公知の回路は２象限乗算器であり、４象限乗算器を作るた めに拡張され得る。高精度の４象限乗算を達成する手段としてはこの回路は極め て複雑となり、このことが、比較的高い製造コストをもたらす。

そこで、高精度を必要とせず複雑さの度合いが低く、したがって製造コストの安 い１象限乗算器を作ることが望まれている。

及服Ω皿示 上述の点にかんがみて、本発明は、第１トランジスタと第２トランジスタとを有 するＣＭＯＳアナログ乗算回路にして： 上記第１トランジスタの両電流電極は、それぞれ第１基準電圧ラインと第１ノー ドとに接続され：上記第１トランジスタのゲート電極は、使用時において上記第 １トランジスタをそのトライオード領域にて動作させ得る入力電圧を有する第１ 人力ノードに接続され：上記第２トランジスタの両電流電極は、それぞれ上記第 １ノードと出力ノードとに接続され：かつ上記出力ノードは、第２基準電圧ライ ンへ接続され；上記乗算回路はざらに、コンパレータを含み：上記コンパレータ は、上記第１ノードにおける第１Ｎ圧を第２人力ノードにおける第２Ｎ圧と比較 して、上記第１電圧と上記第２電圧とがほぼ等しく保たれるように上記第２トラ ンジスタのゲート電極を制御し：それにより、上記第２トランジスタを流れる電 流が、上記第１人力ノードにおける電圧と上記第２人力ノードにおける電圧との 積に比例する； ようにしたことを特徴とするＣＭＯＳアナログ乗算回路を提供するものである。

本発明の１つの実施例においては、上記コンパレータが差動増幅器から成り： 上記差動増幅器は、上記第１ノードに接続されている反転入力と上記Ｍ２人カノ ードに接続されている非反転入力とを有し： さらに、上記差動増幅器の出力は、上記第２トランジスタのゲートに接続されて いる。

本発明の第２実施例においては、上記コンパレータが、ロングチイル状の一対の トランジスタを含み：上記ロングチイル状トランジスタ対の各ソース電極にて形 成されるノードが、定電流源へと接続され；上記ロングチイル状トランジスタ対 を形成しているトランジスタのうちの第１のトランジスタのゲートが、上記第２ 人力ノードへと接続され： 上記ロングチイル状トランジスタ対を形成しているトランジスタのうちの第２の トランジスタのゲートが、上記第１ノードへと接続され： 上記ロングチイル状トランジスタ対のうちの上記第１のトランジスタのドレイン が、電流ミラー回路の入力へと接続され： 上記電流ミラー回路の出力が、上記ロングチイル状トランジスタ対のうちの上記 第２のトランジスタのドレインへと接続され： 上記ロングチイル状トランジスタ対のうちの上記第２のトランジスタの上記ドレ インが、コンパレータの出力を構成しておりかつ上記第２トランジスタのゲート 電極へと接続される。

本発明の伯の実施例においては、上記出力ノードは、電流ミラー回路を経由して 第２基準ラインへと接続される。

入力ノードへと供給される電圧は入力変数を構成することが可能であり、また、 もし乗算されるべき変数が電流である場合には、入力ノードへ供給される電圧の 一方または双方が、電流から電圧への適切な変換によりもたらされることも可能 である。

請求の範囲 １、　第１トランジスタと第２トランジスタとを有するＣＭＯＳアナログ乗算回 路であって： 前記第１トランジスタ（１）の両電流電極は、それぞれ第１基準電圧ライン（ｖ ｌ）と第１ノード（Ｂ）とに接続され： 前記第１トランジスタ（１）のゲート電極は、使用時において該第１トランジス タ（１）をそのトライオード領域にて動作させ得る入力電圧を有する第１人力ノ ード（Ｃ）に接続され： 前記第２トランジスタ（２）の両電流電極は、それぞれ前記第１ノード（Ｂ）と 出力ノード（Ｄ）とに接続され；かつ 前記出力ノードは、第２基準電圧ライン（ＶＤＤ）へ接続される； ことを特徴とし、当該乗算回路はざらに、コンパレータ（３）を含み； 前記コンパレータ（３）は、前記第１ノード（Ｂ）における第１電圧を第２人力 ノード（Ａ）における第２電圧と比較して、前記第１電圧と前記第２電圧とがほ ぼ等しく保たれるように前記第２トランジスタ（２）のゲート電極を制御し： それにより、前記第２トランジスタ（２）を流れる電流が、前記第１人力ノード （Ｃ）における電圧と前記第２人カノード（Ａ）における電圧との積に比例する ：ようにしたことを特徴とするＣＭＯＳアナログ乗算回路。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．第１トランジスタと第２トランジスタとを有するＣＭＯＳアナログ乗算回路 にむいて： 前記第１トランジスタの両電流電極は、それぞれ第１基準電圧ラインと第１ノー ドとに接続され；前記第１トランジスタのゲート電極は、使用時には前記第１ト ランジスタをそのトライオード領域にて動作させ得る入力電圧を有する第１入力 ノード（Ｃ）に接続され；前記第２トランジスタ（２）の両電流電極は、それぞ れ前記第１ノードと出力ノードとに接続され；前記出力ノードは、第２基準電圧 ラインへ接続され；前記乗算回路はさらに、コンパレータ（３）を含み；前記コ ンパレータは、前記第１ノードに於ける第１電圧を第２入力ノードに於ける第２ 電圧と比較して前記第１電圧と前記第２電圧とがほほ等しく保たれるように前記 第２トランジスタのゲート電極を制御し； それにより、前記第２トランジスタを流れる電流が、前記第１入力ノードに於け る電圧と前記第２入力ノードに於ける電圧との積に比例する； ようにしたことを特徴とするＣＭＯＳアナログ乗算回路。 ２．前記コンパレータ（３）が差動増幅器から成り；前記差動増幅器が、前記第 １ノード（Ｂ）に接続されている反転入力と、前記第２入力ノード（Ａ）に接続 されている非反転入力とを有し； さらに、前記差動増幅器の出力が、前記第２トランジスタのゲートに接続されて いる； ことを特徴とする請求の範囲第１項記載のＣＭＯＳアナログ乗算回路。 ３．前記コンパレータ（３）が、ロングテイル状の一対のトランジスタ（４，５ ）を含み； 前記ロングテイル状トランジスタ対の各ソース電極にて形成されるノードが、定 電流源（６）へと接続され；前記ロングテイル状トランジスタ対を形成している トランジスタのうちの第１のトランジスタ（４）のゲートが、前記第２入力ノー ド（Ａ）へと接続され；前記ロングテイル状トランジスタ対を形成しているトラ ンジスタのうちの第２のトランジスタ（５）のゲートが、前記第１ノードへと接 続され； 前記ロングテイル状トランジスタ対のうちの前記第１のトランジスタ（４）のド レインが、電流ミラー回路（７）の入力へと接続され： 前記電流ミラー回路（７）の出力が、前記ロングテイル状トランジスタ対のうち の前記第２のトランジスタ（５）のドレインへと接続され； 前記ロングテイル状トランジスタ対のうちの前記第２のトランジスタ（５）の前 記ドレインが、当該コンパレータ（３）の出力を構成しておりかつ前記第２トラ ンジスタ（２）のゲート電極へと接続されている；ことを特徴とする請求の範囲 第１項記載のＣＭＯＳアナログ乗算回路。 ４．前記出力ノード（Ｄ）が、電流ミラー回路（８，９）を経由して、前記第２ 基準電圧ライン（ＶＤＤ）へと接続される； ことを特徴とする請求の範囲第１項ないし第３項のいすれかに記載のＣＭＯＳア ナログ乗算回路。 ５．前記入力ノード（Ａ，Ｃ）のうちの少なくも１つが、電流源（１３，１９） の出力ノードに接続されるとともに直接的にまたは間接的に第３のトランジスタ （１２，１７）のドレインにも接続され； 前記第３トランジスタ（１２，１７）のソースが、前記第１基準電圧ライン（Ｖ １）へ接続され；前記第３トランジスタ（１２，１７）のゲートが、第２基準電 圧ライン（ＶＤＤ）へ接続され；前記第２基準電圧ライン（ＶＤＤ）の電圧が、 使用時において前記第３トランジスタ（１２，１７）をそのトライオード領域に て動作させるようになっている；ことを特徴とする請求の範囲第１項ないし第４ 項のいすれかに記載のＣＭＯＳアナログ乗算回路。 ６．前記入力ノード（Ａ，Ｃ）のうちの少なくとも１つが、前記第３トランジス タ（１２）のドレインへ直接的に接続される； ことを特徴とする請求の範囲第５項記載のＣＭＯＳアナログ乗算回路。 ７．前記入力ノード（Ａ，Ｃ）のうちの少なくとも１つが、付加的なトランジス タ（２０）のゲートおよびドレインへ接続され； 前記付加的トランジスタ（２０）のソースが、前記第３トランジスタ（１７）の ドレインへ接続される；ことを特徴とする請求の範囲第５項記載のＣＭＯＳアナ ログ乗算回路。 ８．前記入力ノード（Ａ，Ｃ）のうちの少なくとも１つが、補助的トランジスタ （１６）を経由して、補助的入力ノード（ＶＤ）へと接続され； 前記補助的トランジスタ（１６）のドレインおよびゲートが、前記少なくとも１ つの入力ノードに接続され、かつ、追加的電流源（１５）からの供給を受け；か つ前記少なくとも１つの入力ノードがさらに、伝送ゲートの要素を成している相 補的トランジスタ（１４）を経由して前記補助的入力ノード（ＶＤ）へと接続さ れている；ことを特徴とする請求の範囲第１項ないし第４項記載のＣＭＯＳアナ ログ乗算回路。