JPH0249265B2 - - Google Patents

Info

Publication number
JPH0249265B2
JPH0249265B2 JP59155607A JP15560784A JPH0249265B2 JP H0249265 B2 JPH0249265 B2 JP H0249265B2 JP 59155607 A JP59155607 A JP 59155607A JP 15560784 A JP15560784 A JP 15560784A JP H0249265 B2 JPH0249265 B2 JP H0249265B2
Authority
JP
Japan
Prior art keywords
mullite
silica
powder
sintered body
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59155607A
Other languages
English (en)
Other versions
JPS6136168A (ja
Inventor
Kosei Nagayama
Nobuyuki Ushifusa
Koichi Shinohara
Satoru Ogiwara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59155607A priority Critical patent/JPS6136168A/ja
Publication of JPS6136168A publication Critical patent/JPS6136168A/ja
Publication of JPH0249265B2 publication Critical patent/JPH0249265B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Description

【発明の詳細な説明】
〔発明の利用分野〕 本発明は、セラミツク絶縁基板に係り、特に電
気信号の入出力のためのピンを取付けたり、半導
体部品を搭載して機能モジユールを構成するため
に好適なセラミツク基板に関する。 〔発明の背景〕 近年、LSI等の集積回路は、高速化、高密度化
に伴つて、放熱や素子の高速化を計るために回路
基板上に直接チツプを実装する方式が用いられる
ようになつてきている。しかしながら、この実装
方式においては、LSI等の集積回路のサイズが大
きくなるにつれて、LSI等の集積回路材料と回路
基板材料との間で、実装時の温度変化によつて生
じる応力が大きくするという問題があつた。 すなわち、現在セラミツク多層配線基板の主流
であるアルミナは、アルミナ自身の熱膨脹係数が
LSI等の集積回路材料であるシリコンの熱膨脹係
数30×10-7/℃(室温〜500℃)に比べ、約2倍
以上アルミナの熱膨脹係数が大きい。このため、
アルミナ系多層回路板へLSIなどのシリコン半導
体チツプを直接半田などで接続する場合、半田接
続部に熱膨脹係数差に伴う熱応力が発生し、実装
の高寿命が得られない欠点がある。特に、LSIチ
ツプの大型化、高密度化による半田接続部の微細
化は実装寿命を益々悪化させる傾向にある。 この問題を解決するためには、多層配線基板の
熱膨脹係数をシリコンに近づけると共に、多層回
路板内の電気信号の伝播速度の高速化をはかるた
め、低比誘電率の基板材料を開発する必要があ
る。 この目的のために、ムライト(3Al2O3
2SiO2)系の焼結体を用いた多層配線基板が考え
られる。その理由は、ムライトの熱膨脹係数が40
〜55×10-7/℃とシリコンのそれに近く、且つ、
比誘電率が約6.7(1MHz)と低いためである。し
かし、ムライトの組成であるアルミナ(Al2O3
とシリカ(SiO2)を混合した系で多層配線板を
作製しようとした場合、アルミナ系多層配線板に
適用されている焼成温度1600℃付近では、アルミ
ナ、シリカなどが未反応の状態で残り、多孔質で
且つ熱膨脹係数が大きいなどの欠点がある。ち密
質のムライト材料を作製するためには1800℃以上
の高温で焼結しなければならず、量産する上で適
する炉がないなどの問題がある。そこで、1600℃
付近の温度で焼結できるムライト系材料の開発が
必要であつた。この目的のため、ムライトとガラ
スとからなる材料が考えられる。その一例とし
て、ムライト焼結体及びその製造法(特開昭57−
115895号)がある。この例は、ガラスとして例え
ばコージエライト(2MgO・2Al2O3・5SiO2)組
成よりなつている。しかし、この材料は、ムライ
ト結晶が、ガラス又はガラスから生成する結晶に
より結合されたものである。したがつて、材料の
強度はムライト結晶を結合するガラス、又はそれ
から生成する結晶に左右される。実際、この材料
の強度は最大16Kg/mm2である。このため、多層配
線板に信号の入出力用のピンをろう付けした場
合、ろう材料と多層配線板との熱膨脹差により、
配線板にクラツクを生ずる。ムライト系材料を用
いて有用な多層配線板を得るためには更に強度の
大きい材料を開発することが必要である。 〔発明の目的〕 本発明の目的は、低比誘電率で且つ高強度のム
ライト系セラミツク絶縁基板を提供することにあ
る。 〔発明の概要〕 本発明を概説すれば、本発明の第1の発明は多
層回路板に関する発明であつて、配線層と絶縁層
とが交互に積層している多層回路板において、該
絶縁層はシリカと残部が実質的にムライトである
焼結体よりなり、該焼結体は、その該シリカの量
が、ムライト分とシリカ分の合計量においてシリ
カ分が10〜25重量%であるムライト及びシリカの
含有物よりの焼結体中のシリカの量であり、残部
が実質的にムライトで、かつその比誘電率が6.5
(1MHz)以下の焼結体であることを特徴とする。 また、本発明の第2の発明は多層回路板の製造
方法に関する発明であつて、シリカ粉、樹脂及び
ムライト粉を含む混合物からなり、前記樹脂分を
除く組成割合がシリカ粉10〜25重量%及び残部が
実質的にムライト粉からなるシート状生成形体に
配線層及びスルーホール導体を形成し、該生成形
体を積層して焼成する工程を有することを特徴と
する。 本発明者らは、ムライトの量とガラス量の比
率、ガラス材料の組成などを検討してきた。しか
し目的を達成するまでに至らなかつた。従来、ム
ライトを結合するための材料としてガラスでなけ
れば焼結が困難であると考えられていたが、ムラ
イトの1成分であるシリカ(SiO2)を用いて焼
結ができないかと考え、検討を進めた結果、ムラ
イトとシリカとが固相で拡散反応し、ち密な焼結
体が生成できることを発見した。しかも、生成す
るムライト系材料のムライト結晶の粒子径は小さ
く、気孔径の小さい、高強度の材料を開発するこ
とが可能になつた。 次にムライト焼結体中に含まれるシリカの量に
関しては重量%で10〜25%が良好である。シリカ
量が10%より少ない場合は、焼結温度が高くな
り、好ましくない。シリカ量が25%より多い場合
は、比誘電率は小さくなるが、強度が小さくなる
傾向にある。したがつてムライト焼結体中のシリ
カの量は理想的には10〜25%が適当である。この
場合には、ち密で且つ、比誘電率の低い、材料強
度が20Kg/mm2以上の高強度の多層配線回路板用材
料及び配線板が製造可能になる。 ムライト系セラミツク絶縁基板の製造方法に
は、まずグリーンボデイ(生の成形体)を製造す
る必要がある。それにはグリーンシート法、スリ
ツプキヤステイング法、プレスによる金型成形
法、インジエクシヨンモールド法等がある。 グリーンシート法は、原料粉に溶剤及び熱可塑
性等の樹脂を添加し、かくはんしたスラリーを脱
気したのち、グリーンシート作製機によりグリー
ンシートを作製する方法である。 スリツプキヤステイング法は、原料粉に水、分
散剤及び熱可塑性等の樹脂を添加し、かくはんし
たスラリーを、例えば石こう型内へ流し込んで製
造する方法である。 プレスによる金型成形法は、原料粉に溶剤及び
熱可塑性等の樹脂を添加し、らいかい機等で混
合、かくはんした原料粉をふるい等で造粒したの
ち、金型内に入れて荷重を加えて製造する方法で
ある。 インジエクシヨンモールド法は、原料粉に熱可
塑性等の樹脂及びワツクス等を添加し、温度を加
えて原料粉に樹脂等を付着させた原料粉をインジ
エクシヨンマシンのホツパ部等に入れ、原料粉の
回りに付着している樹脂を溶融させながら、スク
リユーにより射出ノズル部まで押出し、圧力を与
えて、金型内に打込む方法である。 以上の製造方法等により製造されたグリーンボ
デイを積層あるいは、脱脂工程をしたのち、焼成
してムライト系セラミツク絶縁基板を製造する。 なお、本発明の焼結体は、ムライトとシリカを
含有するが、それ以外に、焼結条件によつてはシ
リマナイト(Al2SiO3)相が副生する場合もあ
る。したがつて、このシリマナイト相を含有する
場合と、含有しない場合の両者を含めて、本発明
の焼結体の組成を、上記した特定量のシリカ量
と、残部が実質的にムライトであると表現した。 〔発明の実施例〕 以下、本発明を実施例により更に具体的に説明
するが、本発明はこれら実施例に限定されない。 なお文中に部とあるのは重量部を、%となるの
は重量%を示す。 多層配線基板の製造方法は、まずムライト粉
(平均粒径5μm)にシリカ粉(平均粒径2μm)
を、それぞれ10、15、20、25、30%添加した混合
粉に重合度1000のポリビニルブチラール5.9部、
トリクロロエチレン124部、テトラクロロエチレ
ン32部、n−ブチルアルコール44部を加え、ボー
ルミルで0時間湿式混合し、スラリーを作る。真
空脱気処理により、スラリーから気泡を除去す
る。次にスラリーをドクターブレードを用いて、
ポリエステルフイルムを支持体上に0.2mm厚さに
塗布し炉を通して乾燥し、ムライト系セラミツク
多層配線基板用のグリーンシートを作成する。 次に、そのグリーンシートを50角に切断し、30
層積層したのち、熱間プレスにより圧着した。圧
着条件は、温度120℃、圧力は40Kg/cm2である。
圧着後、樹脂抜きのため1200℃×1時間の脱脂を
行つたのち、1600℃×1時間で焼結を行つた。雰
囲気は、大気中である。次にその焼結された基板
を比誘電率及び曲げ強さ測定試験片用に切断した
のち、ダイヤモンドラツプ盤を用いて荒研摩及び
仕上げ研摩を行つた。表1に、各セラミツクスに
おける諸特性を示す。また、比較のために一般の
ムライトにコージエライトなるガラス成分を30%
添加したムライト系セラミツク(特開昭57−
15895号)も併せて示す。また、第1図はシリカ
量(重量%)(横軸)と曲げ強さ(Kg/mm2)(縦
軸)との関係を示すグラフである。
〔発明の効果〕
本発明によれば、セラミツク絶縁基板としてム
ライトにシリカのみを10〜25重量%添加して焼結
することにより、固相拡散で焼結が進行するため
ムライト粒子の粒成長が小さく微細である。 したがつて、現在多層配線基板の主流であるア
ルミナの強度に比較しても、ほとんどそん色がな
く、比誘電率約6.5(1MHz)以下の優れた高強度
ムライト系絶縁基板が得られる。
【図面の簡単な説明】
第1図は、シリカ量と焼結体の曲げ強さとの関
係を示すグラフ、第2図は、シリカ量と焼結体の
ボイド率との関係を示すグラフである。

Claims (1)

  1. 【特許請求の範囲】 1 配線層と絶縁層とが交互に積層している多層
    回路板において、前記絶縁層はシリカと残部が実
    質的にムライトである焼結体よりなり、該焼結体
    は、その該シリカの量が、ムライト分とシリカ分
    の合計量においてシリカ分が10〜25重量%である
    ムライト及びシリカの含有物よりの焼結体中のシ
    リカの量であり、残部が実質的にムライトで、か
    つその比誘電率が6.5(1MHz)以下の焼結体であ
    ることを特徴とする多層回路板。 2 シリカ粉、樹脂及びムライト粉を含む混合物
    からなり、前記樹脂分を除く組成割合がシリカ粉
    10〜25重量%及び残部が実質的にムライト粉から
    なるシート状生成形体に配線層及びスルーホール
    導体を形成し、該生成形体を積層して焼成する工
    程を有することを特徴とする多層回路板の製造方
    法。
JP59155607A 1984-07-27 1984-07-27 多層回路板とその製造方法 Granted JPS6136168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59155607A JPS6136168A (ja) 1984-07-27 1984-07-27 多層回路板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59155607A JPS6136168A (ja) 1984-07-27 1984-07-27 多層回路板とその製造方法

Publications (2)

Publication Number Publication Date
JPS6136168A JPS6136168A (ja) 1986-02-20
JPH0249265B2 true JPH0249265B2 (ja) 1990-10-29

Family

ID=15609720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59155607A Granted JPS6136168A (ja) 1984-07-27 1984-07-27 多層回路板とその製造方法

Country Status (1)

Country Link
JP (1) JPS6136168A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61266350A (ja) * 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
JPS61286263A (ja) * 1985-06-14 1986-12-16 日本特殊陶業株式会社 低温焼結磁器組成物
JP2710311B2 (ja) * 1987-04-23 1998-02-10 工業技術院長 セラミツク絶縁材料
JP2760541B2 (ja) * 1988-03-02 1998-06-04 新光電気工業株式会社 セラミック組成物
JP2947558B2 (ja) * 1988-10-18 1999-09-13 新光電気工業株式会社 セラミック絶縁材料およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729437A (en) * 1980-07-29 1982-02-17 Shinobu Okuyama Receiver for extrudate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729437A (en) * 1980-07-29 1982-02-17 Shinobu Okuyama Receiver for extrudate

Also Published As

Publication number Publication date
JPS6136168A (ja) 1986-02-20

Similar Documents

Publication Publication Date Title
US4460916A (en) Ceramic substrate with integrated circuit bonded thereon
US4672152A (en) Multilayer ceramic circuit board
JPH04130072A (ja) ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JP3226281B2 (ja) 支持基板上のセラミック多層回路基板用導電性バイア充填インク
EP0196670B1 (en) Ceramic substrates for microelectronic circuits and process for producing same
US20080171647A1 (en) Low temperature cofired ceramic materials
JPH0524107B2 (ja)
JPH0249265B2 (ja)
EP0476954B1 (en) Method for preparing green sheets
JPH11177238A (ja) ガラスセラミックス多層基板の製造方法
JPH08245268A (ja) ガラスセラミックス積層体の焼結方法
JPS62206861A (ja) セラミツクス多層回路板及び半導体実装構造
JPH02225339A (ja) ガラスセラミック焼結体
JPS6357393B2 (ja)
JPS61168564A (ja) セラミツク絶縁基板
JPS61101457A (ja) セラミツク絶縁基板材料
JPH02225338A (ja) ガラスセラミック焼結体
JPH04114931A (ja) ガラスセラミック焼結体の製法
JP2000026163A (ja) 低誘電率基板の製法
JPH075359B2 (ja) セラミツク絶縁基板の製法
JPS61278194A (ja) セラミツク絶縁基板
JPH07237966A (ja) 配線回路用セラミック基板の製造方法
JPH08148786A (ja) アルミナ多層配線基板とその製造方法、及びアルミナ焼結体の製造方法
JPH01290556A (ja) 低温焼成セラミック焼結体
JPS63169098A (ja) セラミツク多層回路板