JPH0248716A - クロック信号供給方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明はクロック信号供給装置に係り、特に高速に演算
を処理する大型計算機のクロック給電系に用いて好適な
りロック信号供給方法および装置に関する。 ［従来の技術］ 従来、大型計算機のクロック信号の位相調整方法として
は、オシロスコープ等によって人手により各分配先にお
けるクロック信号の波形を観測し、その位相を規定値に
合わせる方法が一般的てあった。またオシロスコープを
使わないやり方として特開昭６１−３９６１９号に、ク
ロック給電用の回路でリングオシレータを構成し、その
発振周波数からクロック給電用回路の信号遅延時間を検
出して、それを規定値に合わせる方法が開示されている
。

【発明が解決しようとする課題１クロック信号の位相
調整をオシロスコープ等を使って人手で行なう場合には
、調整に相当の手間がかかることになり、調整箇所をあ
まり多くする事ができない、従って、数十カ所〜数百カ
所以下の集中化した分配先において位相調整をおこない
、その先にある末端の分配先までは無調整で送らざるを
得ない、この無調整で送る部分の信号伝播時間のばらつ
きがクロックスキュー低減の限界となってしまう、また
人手で行っている調整方法をそのまま自動化しようとし
た場合、プローブを各ＥｌｆｍＩｆｉｉｌｌ所に対応す
る波形観測点に順次接触させてゆく必要があり１機械的
な接触の位置合わせ機構が必要となる。 従って、この方法によっても、調整箇所をあまり多くす
ると接触点が過密になってプローブの位置合わせの高精
度化が要求され、また迅速さも要求されることになって
実現が困難になる。プローブ用の信号線を各波形観測点
毎に別々に設けておけば機械的な位置合わせは必要なく
なるが、そのかわり各波形観測点に接続されたプローブ
用の信号線の信号伝播時間を全て揃えておくことが必要
になる。ところが、各波形観測点に接続された信号線の
信号伝播時間を揃えるためには、クロック信号の位相を
調整するのと殆んど同じ作業が必要であり、その過程で
結局人手を要することになる。 また、前記特開昭６１−３９６１９号に開示された方法
の場合にも各分配先から入力点へ帰還するためのケーブ
ルの信号伝播時間は全て揃えておく必要があり、結局上
述と同様の問題点を有している。特に大型計算機におい
ては、演算処理の高速化に伴ないマシンサイクルは今後
も短くなり続ける。従つてクロックスキューを低減する
ために位相調整箇所を増やす必要があるが、その際上記
の問題点は解決すべき重要な課題となる。 本発明は、この問題点を解決し、クロック信号の位相調
整を自動化し、かつ、クロックスキューを高精度に補償
することを目的とする。 【課題を解決するための手段】 本発明によるクロック信号供給方法は、クロック信号発
生元において該クロック信号より周期の長い参照信号お
よび同期信号を発生し、クロック信号分配先において、
上記クロック信号を上記同期信号に同期して分周し、該
分周信号と上記参照信号との位相を比較し、該比較結果
に応じて上記クロック信号の遅延制御を行うことを特徴
とするものである。 本発明によるクロック信号供給装置は、クロック信号を
発振するクロック発振器と、該クロック発振器からのク
ロック信号を受けて該クロック信号の位相を調整する少
なくとも２以上の位相調整手段と、上記クロック発振器
から上記クロック信号を上記各位相調整手段に供給する
ための第Ｉの信号経路と、上記各位相調整手段における
上記クロック信号の位相調整の基準とするための、上記
クロック信号より周期が長い参照信号を形成する参照信
号形成手段と、該参照信号形成手段からの参照信号を上
記各位相調整手段に供給するための第２の信号経路と、
上記各位相調整手段において上記クロック信号を分周す
る動作を各位相調整手段間で同期させるための、上記ク
ロック信号より周期が長い同期信号を形成する同期信号
形成手段と、該同期信号形成手段からの同期信号を上記
各位相調整手段に供給するための第３の信号経路とを備
えることを特徴とするものである。 前記第２の信号経路は、好ましくは、前記各位相調整手
段までの前記参照信号の信号伝播時間がほぼ一致するよ
うに調整される。 前記同期信号形成手段からの同期信号は、前記各位相調
整手段において、前記クロック信号を分周した信号の位
相が前記参照信号形成手段からの参照信号の位相に近接
するような位相で前記各位相調整手段に供給されること
が望ましい。 前記参照信号の周期および前記同期信号の周期は、例え
ば、前記クロック信号の周期の２以上の整数倍である。 前記各位相調整手段は１例えば、前記クロック信号を可
変遅延させる可変遅延回路と、該可変遅延回路の遅延出
力を前記同期信号に同期して分周する分周回路と、該分
周回路の分周出力と前記参照信号との位相を比較する位
相比較回路とを有し、該位相比較回路の比較結果により
上記可変遅延回路の遅延制御を行う。 前記各位相調整手段は、可変遅延回路の出力を波形整形
し、該波形整形された信号を前記分周回路に入力する波
形整形回路を有してもよい。 前記各位相調整手段は、前記同期信号を可変遅延させる
可変遅延回路をさらに有し、前記位相比較回路の比較結
果により上記可変遅延回路の遅延制御をも行うようにし
てもよい。 前記同期信号形成手段からの同期信号を、前記参照信号
形成手段からの参照信号とともに前記第２の信号経路を
共用して前記各位相調整手段に供給することもできる。 この場合１例えば、前記同期信号形成手段からの同期信
号を変調して前記第２の信号経路に載せる変調回路と、
該第２の信号経路からの信号を復調する復調回路とを設
け、該復調回路の出力を前記各位相調整手段において前
記同期信号として用いることが可能である。 前記位相調整手段は、前記可変遅延回路の出力にしたが
って前記分周回路の分周出力をラッチするラッチ回路を
さらに有し、該ラッチ回路の出力を前記位相比較回路に
供給するようにしてもよい。 また、前記各位相調整手段は、前記クロック信号を可変
遅延させる可変遅延回路と、該可変遅延回路の遅延出力
を前記同期信号に同期して計数するカウンタ回路と、該
カウンタ回路の出力をデコードするデコーダ回路と、該
デコーダ回路の出力を上記可変遅延回路の出力にしたが
ってラッチするラッチ回路とを有し、該ラッチ回路の１
出力を前記位相比較回路に供給するよう構成することも
できる。 前記各位相調整手段の位相調整されたクロック信号を更
に複数の分配先に供給する場合、各位相調整手段の出力
クロック信号を相補信号として、上記複数の分配先には
それぞれ差動回路を配量し、該複数の差動回路を逆順に
経由して上記相補の２出力クロック信号を印加する。

【作用】

本発明においては、クロック信号供給元で発生されるク
ロック信号の他に、このクロック信号より周期の長い（
すなわち低周波数の）参照信号を、各クロック信号分配
先に伝送し、この各分配先に設けた位相調整手段におい
て上記参照信号を基準にクロック信号の位相を調整する
。その際。 各位相調整手段においては、クロック信号を分周した分
周信号の位相を上記参照信号の位相との比較して、この
比較結果に応じて、内位相が揃うようにクロック信号の
遅延制御を行う、これによって、各位相調整手段に到達
した参照信号の位相が揃ワていれば、各位相調整手段に
おけるクロック信号の位相も一致することになる。 本発明では、この参照信号の位相を揃え易くするために
、クロック信号発生元において、クロック信号を分周す
る等により参照信号をクロック信号より低周波の信号と
している。 さらに、本発明では、各位相調整手段において参照信号
との位相比較に供する信号として、上述のようにクロッ
ク信号を分周するが、この分周動作を各分配先で同期さ
せるために、発生元においてやはりクロック信号より周
期の長い同期信号を発生し、各分配先ではこの同期信号
に同期して上記クロック信号の分周動作を行うようにし
ている。この同期信号の位相を適当に調整することによ
り、参照信号との比較に供するクロック分周信号の位相
をほぼ参照信号の位相に合わせることができ、各位相調
整手段における可変遅延制御量を過大に、とらなくても
済ませることができる。 このように、本発明によれば、各分配先での高周波数の
クロック信号の位相ずれを正確に検出し、この検出した
位相ずれに応じて、人手を要さず自動的に、かつ高精度
に各分配先のクロック信号のスキューを補償することが
可能になる。 また、各位相調整手段において、前記同期信号を、前記
クロック信号の遅延制御と同様に遅延制御するようにす
れば、各分配先においてクロック信号の位相がその周期
の整数倍の差をもって合わされる不具合を回避できる。 変調回路および復調回路等を用いて、参照信号の信号経
路を同期信号の伝送にも共用するようにすれば、クロッ
ク信号発生元から各位相調整手段への信号経路を各１本
削減できる。 各位相調整手段から、さらに複数の分配先にクロック信
号を供給するようにすれば、位相調整手段の個数は比較
的少なく多数の末端分配先にクロック信号を供給できる
。この際１位相調整手段の出力クロック信号を相補信号
として、各末端の分配先には差動回路を配量し、上記相
補の２信号をこれらの差動回路に逆順に経由して印加す
るようにすれば、末端分配先まで位相精度よくクロック
信号を分配することができる。 （以下、余白）

【実施例１ 以下１本発明の実施例を、図面を用いて説明する。 ｖＩＪｌ１７は本発明の第１の実施例の構成を示してい
る。第１図中、１０５はクロック発振器、Ａ、Ｂおよび
Ｃは、クロック信号の各分配先に設けられたクロック信
号の位相を調整するための位相調整手段、１０６はクロ
ック発振器１０５からのクロック信号を各位相調整手段
に供給するための第１の信号経路、１０３°は位相調整
のための参照信号を形成するための参照信号形成手段、
１０８は位相調整手段内に置いた分周器１０３を参照信
号形成手段１０３′に同期させるための同期信号を形成
する同期信号形成手段であり、本実施例での１０３°お
よび１０８は、クロック発振器１０５で発生したクロッ
ク信号を分周するための分周器となっている。１０７は
、参照信号形成手段である分周器１０３“により形成さ
れた参照信号をクロック信号の各分配先に設けられた各
位相調整手段に供給するための第２の信号経路である。 １０９は、同期信号形成手段である分周器１０８により
形成された同期信号を、クロック信号の各分配先に設け
られた各位相調整手段に供給するための第３の信号経路
である。 クロック信号の各分配先に設けられた位相調整手段Ａ、
ＢおよびＣの各々は、クロック信号の遅延時間を制御す
るための可変遅延回路１０１と。 これを通過した信号を所望のクロック信号波形に整形す
るための波形整形回路１０４と、これにより整形された
クロック信号を、第３の信号経路１０９を介して伝送さ
れてきた同期信号に同期して分周するための分周＠１０
３と、この分局器１０３の出力と第２の信号経路１０７
を介して伝送されてきた参照信号との位相を比較するた
めの位相比較回路１０２とにより構成されている。この
位相比較器１０２の比較結果を可変遅延回路ｌＯ１にフ
ィードバックすることにより、分周器１０３の出力信号
と第２の信号経路１０７を介して伝送されてきた参照信
号との位相が一致するように可変遅延回路ｌＯ１の伝播
遅延時間を調整するようになっている。なお、各分配先
に対して第２の信号経路１０７の信号伝播時間は全て一
致するように調整されており、各分配先に供給されるク
ロック信号の位相をこの参照信号の位相に合わせること
により、各分配先におけるクロック信号の位相は全て一
致することになる。第２の信号経路を通る参照信号の位
相合わせは、その周波数が第１の信号経路１０６のクロ
ック信号より低周波であるため、比較的容易である。 また、各分配先に対して第３の信号経路１０９の信号伝
播時間もほぼ等しくなるように調整されており、各分配
先に供給されるクロック信号を分周する分周器１０３の
出力を経由してクロック信号の位相を前記の参照信号の
位相に合わせることを容易にしている。但し、上記＃Ｉ
３の信号経路１０９の信号伝播時間を一致させる必要の
程度は、第２の信号経路１０７の信号伝播時間を一致さ
せるように調整する必要の程度よりも少なくてよい。 次に、この第１図に示す回路の動作を説明する、クロッ
ク発振器１０５で発生したクロック信号は、第１の信号
経路１０６により各分配先に設けられた位相調整手段Ａ
、ＢおよびＣに供給される。このクロック信号の波形は
矩形状であっても正弦波であってもかまわない、また第
１の信号経路１０６については、各分配先までの信号伝
播時間を正確に合わせる必要はない、従りて必要に応じ
て、この信号経路１０６の任意の位置に増幅器をあるい
は導波管を設け、あるいは光信号に変換しすることによ
り、周期の短い信号についても伝送可能とすることがで
きる。第２の信号経路１０７は、前述のようにクロック
発振＠ｔＯＳの出力を参照信号形成手段である分周器１
０３°で分周した信号を伝送して、各分配先における位
相調整のための基準とするためのものである。従って、
第２の信号経路１０７を通る信号の周期は第１の信号経
路１０６を通る信号の周期よりも長く、信号振幅の減衰
等は起りにくい。ただし、分周器１０３°から各分配先
における位相調整手段内の位相比較回路１０２までの信
号伝播時間は全て揃えておく必要がある。 さて、位相調整手段Ａ、ＢおよびＣにおいて、第１の信
号経路１０６を伝播してきたクロック信号は可変遅延回
路１０１に入力され、後述する所定の位相量だけその位
相を調整される。この可変遅延回路１０１の出力は、所
望のクロック信号波形に整形するために波形整形回路１
０４に入力され、整形されて出力信号となる。この出力
信号の一部は分周器１０３に入力され、第３の信号経路
１０９を介して伝送されてきた同期信号に同期して分周
される。この分周された信号は、第２の信号経路１０７
により各位相調整手段Ａ、ＢおよびＣに供給される参照
信号の位相との比較のために位相比較回路１０２に入力
される。位相比較回路１０２では、この信号と参照信号
との位相を比較し、両者の位相を一致させるために必要
な位相量だけクロック信号の位相を遅延させるための制
御信号を、可変遅延回路１０１にフィードバックする。 第３の信号経路１０９を介して、各位相調整手段Ａ、Ｂ
およびＣに供給される同期信号は分周器１０３の分周動
作を分周器１０３°の分周動作にほぼ同期させるために
用いる。この同期信号を使用しない場合には、各位相調
整手段Ａ、ＢおよびＣ内の分周器１０３の分周動作が第
１の信号経路１０６を介して供給されるクロック信号の
任意の位相で開始されることになるため、第２の信号経
路１０７を介して供給される参照信号との最大位相差が
分周器１０３，１０３’の出力信号の周期の約半分にな
り、可変遅延回路１０１が可変遅延回路１０１として本
来必要な第１の信号経路１０６のばらつきを調整するた
めの遅延時間以上の大きな遅延時間を有する必要が生ず
る。それ故、前記信号経路１０９による同期信号は、こ
の同期信号に同期して分周動作をする分周器１０３の出
力が、第２の信号経路１０７を介して供給される参照信
号の位相に近接するような位相で１位相調整手段Ａ、Ｂ
およびＣに供給されることが望ましい。 なお、クロック信号発振器１０５から位相調整手段Ａ内
の可変遅延回路１０１とＡ、点を通って分周器１０３に
達するまでの信号伝播時間をＴ。 と表わし、同様に位相調整手段ＢおよびＣ内の可変遅延
回路１０１とＢ１点ＩｃＩ点とを通って分周器１０３に
達するまでの信号伝播時間をそれぞれＴ　ｂ　、　Ｔ−
と表わしたとき、初期状態においてＴ−、Ｔｂ　、Ｔｅ
の間にクロック信号の半周期分以上の差があった場合に
は、定常状態てはクロック信号の周期の整数倍の差をも
って位相が合わされることになる。クロック発振器１０
５の発振周期が安定している時はこれでも問題はないが
、発振周期が変動するとスキューが生ずる。これを避け
るためには、初期においてクロック発振器１０５の発振
周期を長くして供給し、可変遅延回路１０１の遅延時間
が定常状態になるのを待った後、所望の周期で動作させ
るという方法が使える。 次に、第１の実施例に用いた各構成要素について、その
具体的な実現手段の例を示す。 第２図〜第５図は、それぞれ第１図に示した可変遅延回
路１０１の一例を示したものである。第２図は、ダイオ
ードの接合容量が印加電圧によって変化することを利用
し、左側のゲート回路に対する負荷容量を、制御端子２
０３に加える制御電圧によフて変化させることにより、
遅延時間を制御する回路である。また第３図は、制御電
圧を変えることによって差動回路に流れる電流を制御し
、クランプ用ダイオードの接合容量等を、放電する電流
の加減により変化させて遅延時間を制御する回路である
。この回路では、入力端子３０１に差動の信号を入力す
るか、もしくは入力端子３０１の一方に中間的なレベル
の電圧を加えて使用する。また、この回路は、立ち下が
り時の遅延時間は制御できるが立ち上がり時の遅延時間
は殆ど制御できないため、出力を差動で使わない時には
パルス幅が変わることになる。これを避けるためには、
ｌ＠３図の回路を２段接続して使えばよい、第４図お・
よび第５図の回路はディジタル制御型の可変遅延回路で
あり、信号が上側の経路を通るか下側の経路を通るかに
よって遅延時間が変わるようになっている。これらの回
路は、第２図、第３図に示したアナログ制Ｗ型の回路の
ように連続的な制御をすることはできないが、遅延時間
の可変量を大きくすることが容易である。特に、第４図
の回路には遅延時間の変化量を大きくしてもパルスの形
状が殆ど変わらないという利点がある。な３、ディジタ
ル制御型の回路のみで本発明に使う可変遅延回路を構成
するには、遅延時間の変化量の違う幾つかの回路を多段
接続して使うことになる。また、必要に応じてディジタ
ル制御型の回路とアナログ制御型の回路を混在して使う
ことも可能である。 なお、第４図、第５図に示したようなディジタル制御型
の可変遅延回路を使用した場合、遅延時間を切り替える
ときに、いわゆるへザードが発生する恐れがある。これ
を防止するためには、遅延時間を切り替えるタイミング
をこの回路の入力信号等に同期させることによって、遅
延時間切り替えにより出力信号が変化しないタイミング
で切り替えれば良い、また１位相調整が一度完了した後
は、制御系の動作を止めて遅延時間が切り替わらないよ
うにするのも一法である。もちろん、その２つを併用す
ることも可能である。 第６図は、第１図の位相比較回路１・０２の一例を示し
たものである。第１図の可変遅延回路１０１として、例
えば制御電圧が上昇すると遅延時間か短くなるタイプの
ものを使用した時には、第１図の第２の信号経路１０７
を介して伝送されてくる参照信号は第６図のゲート回路
６１０に印加し、分周器１０３の出力はゲート回路６１
１に印加する。また、積分回路の時定数は、ゲート回路
６１０，６１１に加わる信号の周期より充分長くなるよ
うに設定する。ここで、ゲート回路６１０および６１１
の入出力との関係を第７図（ａ）　、　（ｂ）に示す、
ただし、第７図（ａ）、（ｂ）の出力波形には、ゲート
回路６１０，６１１の遅延時間は無視して示しである。 ゲート回路ａｌｌに加わる信号の位相がゲート回路６１
０に加わる信号の位相より遅い場合、第７図（ａ）に示
すように。 ゲート回路６１１の出力の平均値はローレベルに近い値
となる。この出力をバッファ用のインバータ回路６１３
を通して積分回路に入力すると、インバータ回路６１３
の出力の平均値はハイレベルに近い値となり、積分回路
の出力電圧は次第に上昇し、可変遅延回路１０１の遅延
時間は短くなる。従って、ゲート回路６１１に加わる信
号の位相は進むことになる。逆に、ゲート回路６１１に
加わる信号の位相がゲート回路６１０に加わる信号の位
相より早い場合には、第７図（ｂ）に示すように、ゲー
ト回路６１１の出力の平均値はハイレベルとローレベル
の平均値に近い値となって、積分回路の出力電圧は次第
に減少し、ゲート回路６１１に加わる信号の位相は遅れ
ることになる。 従って、定常状態においては、ゲート回路６１０および
６１１に加わる信号の位相はほぼ一致することになる。 なお、ゲート回路６１２は、ゲート回路６１０と６１１
の負荷条件を合わせるためのものである。また、ゲート
回路６１０〜６１３を１個の集積回路内に近接して配量
すればゲート回路６１０と６１１の遅延時間の差を小さ
くし、位相調整の精度をより高くすることができる。 なお、第１図においてクロック発振器１０５は、従来の
計算機に使われているクロック発振器と同じ構成のもの
であってよい、また、分周器の構成方法については、Ｓ
ＳＩのカタログ等に種々の回路が記載されているので省
略する。また、波形整形回路１０４としては、単に矩形
波にするたけて充分な場合には増幅器とクランプ回路等
を接続した回路でもよいが、パルス幅についても精度よ
く整形したい場合には、２分の１の分周器を用いればデ
ユーティ−がほぼ５０％の波形が得られる。カウンタ回
路等を用いればその他のデユーティ−に設定することも
可能である０以上、第１ｒ５４の実施例について、具体
的な回路の一例を説明した。 第８図〜第１１図は、それぞれ位相調整手段の他の構成
例について示したものであり、第１図の各分配先に設け
られた位相調整手段を第８図〜第１１図のうちのいずれ
かに置き換えても、本発明を実施することができる。第
８図〜第１１図に示したように、ラッチ回路ＬＡＴを設
ければ、各位相調整手段に設けられた分周器の遅延時間
のばらつきを吸収することができるため、クロック信号
の位相調整の精度をより高くすることができる。 また、多相のクロック信号を伝送したい場合、あるいは
デユーティ−が５０％以外のクロック信号を得たい場合
には、第１０図に示したように、カウンタ回路ＣＮＴ等
を用いればよい、第１Ｏ図は１例えばデユーティ−が２
５％で相数が４相のクロック信号を伝送する場合の一例
を示したものである。この中の、可変遅延回路１０１、
カウンタ回路ＣＮＴ、デコーダ回路ＤＥＣ１および、ラ
ッチ回路ＬＡＴの出力波形の一例を第１２図に示す、可
変遅延回路１０１の出力からデコーダ回路ＤＥＣの出力
までの間は、ゲート段数も多く、また、どの経路を通っ
ても常に同じゲート段数であるとは限らない、従つて、
デコーダ回路ＤＥＣの各出力信号の位相差は、常に一定
であるとは限らない、ところが、ラッチ回路ＬＡＴを設
けることにより、各相の位相差およびパルス幅を全て可
変遅延回路１０１の出力信号の周期もしくはその整数倍
に揃えることができる。従って、第１０図に示したよう
にその内の１相についてのみ位相調整をすれば、他の相
についても自動的に位相が調整されることになる。また
、参照信号の周期をクロック信号の周期により長くした
い場合には、第１１図に示したように比較用の信号とク
ロック信号とを分離すればよい、一般に、集積回路の外
部は内部に比べて信号配線が長く高速のパルスは伝送し
にくいため、集積回路の内部では、短い周期のクロック
信号が使用できても、同じ周期の参照信号を高い精度で
伝送できない場合が有り得る。その場合に、第１１図の
ような構成が有効である。 第１３図は第２の実施例の構成を示したものである。 本実施例の構成は、第１図の実施例の構成と同様である
が、第３の信号経路１０９上の同期信号の遅延時間を制
御するための可変遅延回路１３１０を各位相調整手段Ａ
、Ｂ、Ｃ内に追加し１位相比較器１０２の出力により、
両可変遅延回路１０１および１３１０を同時に制御する
ようにした点に特徴がある。 すなわち、位相比較器１０２の比較結果を可変遅延回路
１０１および１３１０にフィードバックすることにより
、分周器１０３の同期を安定に持続しながら１分周器１
０３の出力信号と第２の信号経路１０７を介して伝送さ
れてきた参照信号との位相が一致するように可変遅延回
路１０１および１３１０の伝播遅延時間を調整するよう
にしている。 なお、第１図の実施例と同じく、各分配先に対して、第
２の信号経路１０７の信号伝播時間は全て一致するよう
に調整されており、各分配先に供給されるクロック信号
の位相を、この参照信号の位相に合わせることによって
、各分配先におけるクロック信号の位相は全て一致する
ことになる。 一方、クロック信号源１０５から位相調整手段Ａ内の可
変遅延回路１０１とＡ８点を通って分周器１０３に達す
るまでの信号伝播時間Ｔａ、と、クロック信号源１０５
から分周器１０８を経由して位相調整手段Ａ内の可変遅
延回路１３１０とＡｔ点を通って分周器１０３に達する
までの信号伝播時間Ｔａ、は、常にほぼ等しいよう゛に
制御される。同様に、位相調整手段Ｂ、Ｃ内の可変遅延
回路１０１とＢ、、Ｃ，点を通って分周器１０３に達す
るまでの信号伝播時間Ｔｂ、、　Ｔｃ、と１分周器１０
８を経由して位相調整手段Ｂ、Ｃ内の可変遅延回路１３
１０とＢｔ、０ｗ点を通って分周器１０３に達するまて
の信号伝播時間Ｔａ、、Ｔｅｌについては、Ｔｂ。 とＴｂ、、　Ｔｃ、とＴｃ２がそれぞれほぼ等しいよう
に制御される。しかし、Ｔａｇ、　Ｔｂ＋、　Ｔａｇの
間の時間関係およびＴ　ａｔ、　Ｔ　ｂｔ、　Ｔ　ｃｔ
の間の時間関係を一致させるように調整、する必要はな
い。 ８１３図において、クロック発振器１０５で発生したク
ロック信号を、第１の信号経路１０６により各分配先に
設けられた位相調整手段Ａ、ＢおよびＣに供給し１位相
調整手段Ａ、ＢおよびＣ内の可変遅延回路１０１の遅延
時間を増減させることによりクロック信号の位相が調整
される。このとき、可変遅延回路１３１Ｏは、第３の信
号経路１０９を通して受ける分周器１０８からの同期信
号の位相を、可変遅延回路１０１の遅延時間の増減と同
様の遅延時間制御により調整し、分周器１０３の分周動
作が可変遅延回路１０１の遅延時間の増減に関係なく常
に安定に遂行されるように働く。 本実施例によれば、第１の実施例の場合に発生した初期
状態において、Ｔａ　、Ｔｂ　、Ｔｃの間にクロック信
号の半周期分以上の差があった場合に定常状態でクロッ
ク信号の周期の整数倍の差をもって位相が合わされると
いう不具合を避けることができる。 第１４図と第１５図は、第２の実施例における位相調整
手段の他の構成例について示したものであり、第１３図
の各分配先に設けられた位相調整手段を第１４図または
第１５図のいずれかに置き換えても、本発明を実施する
ことができる。 第１４図および第１５図の動作については、同期信号な
カウンタ回路へ供給する経路に可変遅延回路が入つてい
る他は、第１の実施例で説明した第１０１ｊｉ！ｉおよ
び第１１図と同様であるのて、ここでは説明を省略する
。また、位相調整手段の他の構成例として、第１の実施
例で説明した第８図および第９図において、同期信号を
供給する経路に可変遅延回路を挿入し、位相比較回路の
出力で遅延時間を制御する構成ても、本発明を実施でき
ることは明らかである。 なお、各構成要素の具体的回路は、第１の実施例で説明
した第２図〜第６図の構成により実現できるので、ここ
ではその説明を省略する。 第１６図は第３の実施例の構成を示したものである。 本実施例の構成は、第１３図に示した第２の実施例の構
成とほぼ同じであるが、本実施例では。 第２の実施例における第３の信号経路１０９を排除し、
代わりに、分周器１０８の出力を変調する信号変調回路
１６０９と、各位相調整手段Ａ、Ｂ、Ｃ内に前記変調信
号を復調する信号復調回路１６１１とを設け、これによ
り第２の信号経路１０７を第３の信号経路として共用す
るようにしている。　１６０９は、同期信号形成手段１
６０８で形成された同期信号を変調するための信号変調
回路である。 第１６図の動作は、第２の実施例において使用した第３
の信号経路１０９を第２の信号経路１０７と共用するよ
うになっている点を除いて、ｌ８１３図の動作と同様で
あるので、第１６図の信号変調回路１６０９、信号復調
回路１６１１および位相比較回路１０２の動作のみにつ
いて説明する。 第１６図において、信号変調回路１６０９および信号復
調回路１６１１に信号極性を反転するインバータ回路を
用いた場合の動作について説明する。 第２の信号経路１０７を介して位相調整手段Ａ、Ｂ、お
よびＣに供給される参照信号の位相を例えば当該信号の
立ち下り側で判定するように位相比較回路１０２を構成
した場合、参照信号の立ち上り側は情報を伝達する手段
として利用しない、このような場合、第２の信号経路１
０７を介して同期信号を各位相調整手段Ａ、ＢおよびＣ
に供給する時、同期信号の極性を反転させ、同期信号の
立ち上り側を同期用の位相として利用することができる
。信号変調回路１６０９としてインバー夕回路を用い、
同期信号発生器としての分周器１０８の出力を反転させ
た出力信号を得て、参照信号形成手段である分周器１０
３′の出力と結線することにより第２の信号経路１０７
に参照信号と同期信号とを混合させて供給することがで
きる。な３．このように参照信号と同期信号とを直接結
線することが適当でない場合はＯＲ回路等を用いること
ができる。また、参照信号の立ち上り側（ハイレベル期
間）と同期信号の立ち下り側（ローレベル期間）が時間
的に重なり合わない場合には、邪魔な情報が第２の信号
経路１０７を介して供給されてしまうので参照信号の立
ち上り側と同期信号の立ち下り側のいずれか、または両
方の位相をずらして邪魔な情報が発生しないようにする
ことは容易に実現可能である。 各位相調整手段Ａ、ＢおよびＣ内の信号復調回路１６１
１は、第２の信号経路１０７を介して供給された参照信
号と同期信号とが混合された信号を。 インバータ回路により反転させ、立ち上り側の位相を同
期信号として分周＠１０３への出力信号を発生するよう
に働く。 なお、第１６図において信号変調回路１６０９と信号復
調回路１６１１とを、参照信号を形成する分周器１０３
の出力側と位相比較回路１０２の入口側とにそれぞれ配
量し、同期信号を伝送する信号経路には信号変調回路１
６０９および信号復調回路１６１１を配量しない構成も
考えられる。ただし、この場合、参照信号を伝送する信
号経路に信号変調回路１６０９と信号復調回路１６１１
とを含むことになり、それらの遅延時間のばらつきが増
えるため、当該信号伝播経路の信号伝播時間を全て一致
させることが容易でなくなる可能性がある。この点から
は、第１６図の構成の方がより好ましい。 位相比較回路１０２としては第１の実施例で説明した第
６図の位相比較回路を使うこともできるが、参照信号と
クロック信号を分周した信号の各々のデユーティ−が大
幅に異ると比較の感度が悪化する。以下、この点を改善
した位相比較器について第１７図により説明する。 第１７図は位相比較回路１６０２の他の例を示したもの
である。この回路は１位相を比較すべき２つの入力信号
に対して対称となるように構成することにより、比較の
感度を上げると共に２つの入力信号のデユーティ−が異
なる場合にも対応できるようにしたものである。この位
相比較回路は、ＯＲ回路１７４０、ＮＯＲ回路１７４１
．１７４２、差動増幅回路１７５０、ラッチ回路１７５
１および積分回路１７１ｉ０からなる。 以下、第１８図（ａ）、（ｂ）を用いて第１７図の回路
の動作を説明する。 今、入力端子１７０１．１７０２に入力される信号は、
第１８図（ａ）に示すように、端子１７０１に入力され
る信号の立ち下がりエツジの位相の方が端子１７０２に
入力される信号の立ち下がりエツジの位相より若干早い
と仮定する。この場合、端子１７０５には、端子１７０
１に加えた信号がゲート１段分の遅延時間だけ遅れて現
れるのに対し、端子１７０６にはほぼ常時ハイレベルの
電圧が現われる。従って、これを差動増幅回路１７５０
に通すと、入力１７０１がローレベルの間には（正確に
はゲート１段分と差動増幅回路１段分の遅延時間だけず
れる）、端子１７１０に現われる電圧はローレベル、そ
の他の間は中間的なレベルとなる。ラッチ回路１７５１
は、入力端子１７０１．１７０２に加えられる信号が共
にローレベルの間たけ端子１７１０の電圧を取り込むた
めのものであり、従ってこの場合には、端子１７０９に
現われる電圧は殆んど常にローレベルとなる。よって、
端子１７１２の電圧は徐々に下がることとなる。逆に、
端子１７０１に入力される信号の立ち下がりエツジの位
相の方が端子１７０２に入力される信号の立ち下がりエ
ツジの位相より遅い場合には、第１８図（ｂ）に示すよ
うに端子１７０９に現われる電圧は殆んど常にハイレベ
ルとなり、端子１７１２の電圧は徐々に上がることにな
る。 第１７図の回路は、第６図の回路より構成要素は多くな
るが、入力信号の立ち上がりエツジの位相が出力波形に
殆んど影響を及ぼさないため、デユーティ−の異なる信
号の位相を比較するためには好適である。また、１回毎
の比較結果を１周期の間保持するため、積分回路１７６
０の出力が感度よく反応する。 第１９図と第２０図は、第３の実施例にΣける位相調整
手段の他の構成例について示したものであり、第１６図
の各分配先に設けられた位相調整手段を第１９図または
第２０図のいずれかに置き換えても本発明を実施できる
。 第１９図および第２０図の動作については、参照信号と
同期信号が混合された信号から同期信号を取り出すため
の信号復調回路１６１１が配量されている点以外は、第
２の実施例で説明した第１４図および第１５図と同様で
あるので説明を省略する。 また、像相調整手段のさらに他の構成例として、第１の
実施例で説明した第８図および第９図において同期信号
を供給する経路として、可変遅延回路と信号復調回路と
を設け、信号復調回路の入力側を参照信号の入力側に接
続した位相調整手段を使って本発明を実施することも可
能である。 ところで、信号経路内をパルス信号が通る時には、電圧
が瞬時にローレベルからハイレベル（あるいはその逆）
に切り替わる訳ではなく、第２７図（ａ）に示すように
、ある一定の立ち上り時間（あるいは立ち下り時間）の
間に徐々に変化することになる。この立ち上り時間や立
ち下り時間がクロック信号のパルス幅に比べて短い時に
はあまり問題にはならないが、クロック信号を高速化す
るためにパルス幅を狭くすると第２７図（ｂ）に示すよ
うに電圧が充分に立ち上る前に立ち下りが始まることに
なり、結果として信号振幅が小さくなる。従って、ノイ
ズマージンが減少し、パルス幅の変化や場合によっては
パルス自体の消滅が起きる。特に、信号経路が長い場合
には、負荷の増大１表皮効果が顕著になり上記のような
現像が起きやすくなる。これを防ぐためには信号経路の
途中に設けるバッファ回路の段数を増やして頻繁にパル
スを整形し、立ち上り時間あるいは立ち下り時間が長く
ならないようにすればよいが、この場合にはバッファ回
路の信号遅延時間のばらつきが積み重なり、これによる
パルス幅の変化や位相のばらつきが大きくなる。 上述してきた実施例によれば、信号経路上での位相の変
化を考慮する必要が無い場合、任意の位置にバッファ回
路を追加してパルスを整形することができる。また、信
号経路の途中の信号形態を正弦波にすれば、アナログ的
な増幅器等を使用し、信号が消滅しにくくすることもで
きる。従って、クロック信号の周期だけを伝送する場合
には、位相あるいはパルス幅を同時に伝送する場合に比
べて、遥かに短い周期まで伝送することが可能である。 一方、パルス幅の短い信号が振幅の減衰によって伝送で
きないような信号経路でも、パルス幅の長い信号につい
ては、かなり安定した位相で伝送することができる。 従って、第１の信号経路を使って伝送したそのような信
号をクロック信号として使える形状に整形し、それを分
周した信号と第２の信号経路を使って伝送した参照信号
の位相が一致するように第１の信号経路の伝播時間を調
整すれば、高速のクロック信号を位相精度良く供給する
ことができる。 以上、本発明の実施例について説明したが、本発明は以
下に示す回路と複数段に組み合わせて用いてもその効果
を発揮する。 第２１図はその回路の構成を示す、この図において２１
０３は、クロック信号の送信側であるソース回路であり
、クロック信号は信号経路２１０１を伝播してクロック
信号受信側であるシンク回路２１０４ｃ　、　２１０４
ｂ　、　２１０４ａにこの順番で供給される。信号経路
２１０１を伝播するクロック信号と相補的な信号が、や
はりソース回路２１０３から信号経路２１０２を伝播し
てシンク回路２１０４ａ　　２１０４ｂ２１０４ｃにこ
の順番で供給される。信号経路２１０１と２１０２の長
さは、シンク回路２１０４ａと　２１０４ｂ間でほぼ等
しく、また２１０４ｂと２１０４ｃ　　間てもほぼ等し
くなっている。そして、信号経路２１０１と２１０２は
それぞれ最後に経由するシンク回路と接続された後に終
端抵抗２１０５に接続されている。 シンク回路２１０４ａ　、　２１０４ｂ　、　２１０４
ｃは差動回路であり１例えば第２２図のようなものであ
る。入力点２２４　ｌ　ｂに比べ２２４１ａの電位が高
ければ出力点２２４２ａにハイ、　２２４２ｂにロー出
力が得られ、入力点２２４１ｂに比べ２２４１ａの電位
が低ければ出力点２２４２ａにロー、２２４２ｂにハイ
出力が得られる。第２１図において、信号経路２１８１
はこの差動回路の入力点２２４１ａに、信号経路２１０
２は入力点２２４１ｂに接続される。 以下、、８２１図の回路の動作を第２３図を使９て説明
する。第２３図（ａ）において、実線はシンク回路２１
０４ａにおける波形を、−点鎖線はシンク回路２１Ｑ４
ｂにおける波形を、破線はシンク回路２１０４ｃにおけ
る波形をそれぞれ示す、シンク回路２１０４ａにクロッ
ク信号が到達する時刻がシンク回路２１０４ｂに到達す
る時刻よりｔだけ遅いとすると、前述の通りシンク回路
２１０４ａ　、　２１０４ｂの間の信号経路の配線長は
略等しいので、シンク回路２１０４ａに相補の信号が到
達する時刻はシンク回路２１０４ｂに到達する時刻より
約ｔだけ早い、このため、クロック信号の立上り時間と
相補の信号の立下がり時間が等しければ、シンク回路２
１０４ａの入力点でクロック信号と相補の信号が同一レ
ベルになる点（第２３図（ａ）のＡ）と、シンク回路２
１０４ｂの入力点でクロック信号と相補の信号が同一レ
ベルになる点（第２３図（ａ）のＢ）とは略同時刻とな
る。同様にして、シンク回路２１０４ｃの入力点でクロ
ック信号と相補の信号が同一レベルになる点（第２３図
（ａ）のＣ）もＡ、Ｂと略同時刻となり、従ってすべて
のシンク回路においてクロック信号が遷移している期間
と相補の信号が遷移している期間が重なり合っていれば
、シンク回路はすべて略同時に切替わる。ここで任意の
２つのシンク回路について、第２３図（ｂ）に１つのシ
ンク回路入力点での波形を実線で、他のシンク回路入力
点での波形を破線で示すと、これらの入力点の間のクロ
ック信号の遅延時間ｔ１と相補の信号の遅延時間ｔ２の
差１ｔ＋　−ｔｔ　Ｉとして許容される値は、その２つ
のシンク回路が切替る時間差Δｔとして許容される値の
２倍以下であればよく、当該シンク回路間のクロック信
号と相補の信号の配線長の差はこれを満たす範囲であれ
ばよい。以上の説明かられかるように、クロック信号の
供給順序をシンク回路２１０４ａ　、　２１Ｑ４ｂ　、
　２１０４ｃの順として、相補の信号の供給順序を２１
０４ｃ２１０４ｂ　、　２１０４ａの順とすることによ
り、ソース回路を複数設けることなく、またソース回路
からシンク回路まで個別に等長の配線を設けることなし
に、各シンク回路の切替時刻な略同時とすることが可能
である。特に、ソース回路２１０３からシンク回路２１
０４ｃまでのクロック信号の配線長と、ソース回路２１
０３からシンク回路２１０４ａまでの相補の信号の配線
長については必ずしも等しくする必要がない、この結果
、このような回路を用いれば。 ソース回路数減少による６宥面積の低減消費電力の低減
、配線量減少による実装面積の低減、クロストークノイ
ズの低減の効果がある。また、遅延時間を同一にすべき
配線の本数が少なくてよく、長さが短くてよいので、長
さ当り配線遅延にばらつきがあったとしてもシンク回路
の切替り時刻のばらつきを小さくでき、また、レイアウ
ト設計も容易である。 また、クロック信号と相補の信号は、第２４図に示すよ
うに、その一部を近接して配量すれば外部からクロック
信号にノイズが誘起された場合、相補の信号にも略同−
の波形のノイズが誘起されるために、その影響を低減さ
せることができる。 また、クロック信号の立上り時間と相補の信号の立下り
時間が異なる場合、たとえばクロック信号の立上り時間
が相補の信号の立下り時間より短い場合には、第２５図
に示すように、クロック信号に容量２５０１を付加する
ことにより立上りを鈍化させてもよい、この場合、逆極
性の切替りの際、すなわちクロック信号がハイからロー
へ、相補の信号がローからへイヘ切替る場合のシンク回
路２１Ｄ４ａ　、　２１０４ｂ　、　２１０４ｃの切替
りの同時性が保証されなくなる場合があるが、クロック
信号ではパルスの前線のみまたは後縁のみの切替り時刻
が同時であることが必要とされるため、問題はない。 また、ソース回路として第２６図に示すようなプッシュ
プル回路を使用することにより、立上り時間と立下り時
間を等しくすることもできる。 以上述べたような回路を本発明と複数段に組み合せれば
、配線量が減少し、占有面積の少ない、かつ、正確にク
ロック信号を供給することができるクロック信号供給系
を実現することができる。 これらの回路はクロック信号を分配する系であればどこ
に用いてもよい、即ち、クロック発振器から複数のモジ
ュールにクロック信号を分配する場合、もしくは各モジ
ュールにおいてモジュール上に形成されたＩＣチップに
クロック信号を分配する場合、あるいは各ＩＣチップに
おいてＩＣチップ上に形成された複数の回路にクロック
信号を分配する場合等に用いることができる。 第２８図に、先に示した本発明の第１の実施例（第１図
の回路）と上述の回路２段に組み合わせた例を示す、Ａ
、Ｂ、Ｃの各分配先には第１図の回路によりクロック信
号を分配し、その各分配先内において更に複数の分配先
ＡＡ、ＡＢ、ＡＣ等に上述の回路によりクロック信号を
分配するものである。この第２８図のような構成を用い
れば、比較的に少ない配線で数多くの分配先にクロック
信号を供給することができる。 【発明の効果】 本発明によれば、クロック信号の他にクロック信号より
低周波数の参照信号および同期信号を。 各クロック信号分配先に配量した位相調整手段に分配し
、各分配先において、上記参照信号を基準としてクロッ
ク信号の位相調整を行うので、高周波のクロック信号に
対しても高精度にクロック信号のスキューを補償できる
。 また、同期信号を用いることにより、参照信号との比較
に供するクロック分周信号の位相をほぼ参照信号の位相
に合わせることができるので、各位相調整手段における
可変遅延制御量を過大としなくても済む、この同期信号
に対しても、クロック信号に対すると同様の位相制御を
行うようにすれば、各位相調整手段において、クロック
信号がその周期の整数倍の差をもって位相が合わされる
という不具合を回避できる。 さらに、各位相調整手段において、波形整形後のクロッ
ク信号について位相調整することにより、第１の伝送経
路により高速クロック信号の減衰等に拘らず、波形の整
ったクロック信号を各分配先に分配できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図から第６図、第８図から第１１図は、第１の実施例の
構成要素を示す回路図およびブロック図、第７図は第６
図の回路の動作を説明するための動作波形図２第１２図
は第１０図の回路の動作を説明するための動作波形図、
第１３図は本発明の第２の実施例を示すブロック図、第
１４図および第１５図は第２の実施例の構成要素を示す
ブロック図、第１６図は本発明の第３の実施例を示すブ
ロック図、第１７図、第１９図および第２０図は、第３
の実施例の構成要素を示すブロック図、第１８図は第１
７図の動作を説明するための動作波形図、第２１図から
第２６図は本発明と組み合せて使用可能な作動回路を説
明するための説明図、第２７図は第１の実施例の副次的
効果を説明するための説明図、第２８図は本発明の他の
実施例を示すブロック図である。 １０１．１３１０・・・可変遅延回路 １０２・・・位相比較回路 １０３・・・分周回路 １０３°・・・分周回路（参照信号形成手段）１０４・
・・波形成形回路 １０５・・・クロック発振器 １０６・・・第１の信号経路 １０７・・・第２の信号経路 １０８・・・分局回路（同期信号形成手段）１０９・・
・第３の信号経路 １６０９・・・変調回路 １６１１・・・復調回路 Ａ、Ｂ、Ｃ・・・位相調整手段

Claims (1)

1. 【特許請求の範囲】 １、クロック信号発生元において該クロック信号より周
   期の長い参照信号および同期信号を発生し、クロック信
   号分配先において、上記クロック信号を上記同期信号に
   同期して分周し、該分周信号と上記参照信号との位相を
   比較し、該比較結果に応じて上記クロック信号の遅延制
   御を行うことを特徴とするクロック信号供給方法。 ２、クロック信号を発振するクロック発振器と、該クロ
   ック発振器からのクロック信号を受けて該クロック信号
   の位相を調整する少なくとも２以上の位相調整手段と、 上記クロック発振器から上記クロック信号を上記各位相
   調整手段に供給するための第１の信号経路と、 上記各位相調整手段における上記クロック信号の位相調
   整の基準とするための、上記クロック信号より周期が長
   い参照信号を形成する参照信号形成手段と、 該参照信号形成手段からの参照信号を上記各位相調整手
   段に供給するための第２の信号経路と、 上記各位相調整手段において上記クロック信号を分周す
   る、作を各位相調整手段間で同期させるための、上記ク
   ロック信号より周期が長い同期信号を形成する同期信号
   形成手段と、 該同期信号形成手段からの同期信号を上記各位相調整手
   段に供給するための第３の信号経路とを備えることを特
   徴とするクロック信号供給装置。 ３、前記第２の信号経路は、前記各位相調整手段までの
   前記参照信号の信号伝播時間がほぼ一致するように調整
   されることを特徴とする請求項２記載のクロック信号供
   給装置。 ４、前記同期信号形成手段からの同期信号は、前記各位
   相調整手段において、前記クロック信号を分周した信号
   の位相が前記参照信号形成手段からの参照信号の位相に
   近接するような位相で前記各位相調整手段に供給される
   ことを特徴とする請求項２記載のクロック信号供給装置
   。 ５、前記参照信号の周期および前記同期信号の周期が、
   前記クロック信号の周期の２以上の整数倍であることを
   特徴とする請求項２記載のクロック信号供給装置。 ６、前記各位相調整手段は、前記クロック信号を可変遅
   延させる可変遅延回路と、該可変遅延回路の遅延出力を
   前記同期信号に同期して分周する分周回路と、該分周回
   路の分周出力と前記参照信号との位相を比較する位相比
   較回路とを有し、該位相比較回路の比較結果により上記
   可変遅延回路の遅延制御を行うことを特徴とする請求項
   ２記載のクロック信号供給装置。 ７、前記各位相調整手段は、可変遅延回路の出力を波形
   整形し、該波形整形された信号を前記分周回路に入力す
   る波形整形回路を有することを特徴とする請求項６記載
   のクロック信号供給装置。 ８、前記各位相調整手段は、前記同期信号を可変遅延さ
   せる可変遅延回路をさらに有し、前記位相比較回路の比
   較結果により上記可変遅延回路の遅延制御をも行うこと
   を特徴とする請求項６記載のクロック信号供給装置。 ９、前記同期信号形成手段からの同期信号を、前記参照
   信号形成手段からの参照信号とともに前記第２の信号経
   路を共用して前記各位相調整手段に供給することを特徴
   とする請求項２記載のクロック信号供給装置。 １０、前記同期信号形成手段からの同期信号を変調して
   前記第２の信号経路に載せる変調回路と、該第２の信号
   経路からの信号を復調する復調回路とを有し、該復調回
   路の出力を前記各位相調整手段において前記同期信号と
   して用いることを特徴とする請求項９記載のクロック信
   号供給装置。 １１、前記位相調整手段は、前記可変遅延回路の出力に
   したがって前記分周回路の分周出力をラッチするラッチ
   回路をさらに有し、該ラッチ回路の出力を前記位相比較
   回路に供給することを特徴とする請求項６、７、８、９
   または１０記載のクロック信号供給装置。 １２、前記各位相調整手段は、前記クロック信号を可変
   遅延させる可変遅延回路と、該可変遅延回路の遅延出力
   を前記同期信号に同期して計数するカウンタ回路と、該
   カウンタ回路の出力をデコードするデコーダ回路と、該
   デコーダ回路の出力を上記可変遅延回路の出力にしたが
   ってラッチするラッチ回路とを有し、該ラッチ回路の１
   出力を前記位相比較回路に供給することを特徴とする請
   求項２、８、９または１０記載のクロック信号供給装置
   。 １３、前記各位相調整手段の位相調整されたクロック信
   号を更に複数の分配先に供給する場合、各位相調整手段
   の出力クロック信号を相補信号として、上記複数の分配
   先にはそれぞれ差動回路を配量し、該複数の差動回路を
   逆順に経由して上記相補の２出力クロック信号を印加す
   ることを特徴とする請求項２、８、９または１０記載の
   クロック信号供給装置。