JPS63231516A - クロツク信号供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック信号供給装置に係り、特に高速に演算
を処理する大型計算機のクロック給電系に用いて好適な
りロック信号供給装置に関する。

〔従来の技術〕

従来、大型計算機のクロック信号の位相調整方法として
は、オシロスコープ等によって人手により各分配先にお
けるクロック信号の波形を観測しその位相を規定値に合
わせる方法が一般的であった。

また、オシロスコープを使わないやり方として特開昭６
１−３９６１９号に、クロック給電用の回路でリングオ
シレータを構成し、その発振周波数からクロック給電用
回路の信号遅延時間を検出してそれを規定値に合わせる
方法が開示されている。

〔発明が解決しようとする問題点〕

クロック信号の位相調整をオシロスコープ等を使って人
手で行なう場合には、ｇ＊に相当の手間がかかることに
なり、調整箇所をあまり多くすることができない、従っ
て、数十カ所〜数百カ所以下の集中化した分配先におい
て位相調整を行い、その先にある末端の分配先まではｌ
ｉ！！！調整で送らざるを得ない。この無調整で送る部
分の信号伝播時間のばらつきがクロックスキュー低減の
限界となってしまう。また、人手で行なっている調整方
法をそのまま自動化しようとした場合、プローブを各調
整箇所に対応する波形ｗｔ測点に順次接触させていく必
要があり１機械的な接触の位置合わせ機構が必要となる
。従って、この方法によっても、ａｍ箇所をあまり多く
すると接触点が過密になってプローブの位置合わせの高
精度化が要求され、また迅速さも要求されることになっ
て実現が困難になる。プローブ用の信号線を各波形観測
点毎に別々に設けておけば、機械的な位置合わせは必要
無くなるが、そのかわり各波形ａ測点に接続されたプロ
ーブ用の信号線の信号伝播時間を全て揃えておくことが
必要になる。ところが、各波形観測点に接続された信号
線の信号伝播時間を揃えるためには、クロック信号の位
相を調整するのと殆ど同じ作業が必要であり、その過程
で結局人手を要することになる。

また、特開昭６１−３９６１９号に開示された方法の場
合にも各分配先から入力点へ帰還するためのケーブルの
信号伝播時間は全て揃えておく必要が有り、結局上述と
同様の問題点を有している。

特に大型計算機は演算処理の高速化に伴い、マシンサイ
クルは今後も短くなり続ける。従ってクロックスキュー
を低減する為に位相調整個所を増やす必要があるが、そ
の際上能の問題点は解決すべき重要な課題となる。

本発明は、この問題点を解決し、クロック信号の位相調
整を自動化することを目的とする。

〔問題点を解決するための手段〕

上記目的は、クロック信号の分配先にクロック信号の位
相を調整する手段を各々設け、かつクロック信号の位相
を調整するために用いる参照信号を各位相調整手段に供
給するための信号経路を、クロック信号を供給する信号
経路とは別個に設けることにより達成することができる
。

〔作用〕

クロック信号の各分配先にクロック信号の位相を調整す
るための参照信号が第２の信号経路により供給されるた
め、各分配先においてクロック信号の位相のずれを検出
することができ、更にそのずれを修正して各分配先相互
間における第１の信号経路により供給されるクロック信
号の位相を調整することが可能となる。

〔実施例〕

以下１本発明の実施例を図面を用いて説明する。

第１図は１本発明の第１の実施例の構成を示している。

第１図中、１０４はクロック発振器、Ａ。

Ｂ及びＣはクロック信号の各分配先に設けられたクロッ
ク信号の位相を調整するための位相ａｍ手段、１０７は
クロック発振器１０４からのクロック信号を各位相調整
手段に供給するための第１の信号経路、１０３及び１０
３′は位相調整のための参照信号を形成するための参照
信号形成手段であり１本実施例においては、クロック発
振器１０４で発生したクロック信号を第２の信号経路１
０６に送るための駆動用回路となっている。１０６は参
照信号を各位相ｇｌ整手段に供給するための第２の信号
経路であり、参照信号を左から右へ送るときは１０３が
駆動回路、１０３′が整合終端回路として動作し、参照
信号を右から左へ送る場合にはこの逆に機能する。１０
５は参照信号をどちら向きに送るかを制御するための信
号を８力するための回路である。

又、Ａ、Ｂ及びＣの各位相調整手段において、１０２は
駆動用回路１０３または１０３′から第２の信号経路１
０６を介して送られてきた参照信号と各位相調整手段の
可変遅延回路１０１を通ったクロック信号との位相差を
検出し、その結果を可変遅延回路１０１にフィードバッ
クするための位相差検出回路である５位相差検出回路１
０２は。

参照信号が双方向性の信号経路１０６上を左から右へ送
られているときのクロック信号と参照信号の位相差と、
参照信号が右から左へ送られているときのそれらの位相
差とが、絶対値が等しく符号が逆となるように可変遅延
回路１０１の信号伝播時間を制御する。

なお、Ａｘ　ｇ　Ｂｚ及び０２点から各位相差検出回路
１０２までの間の信号伝播時間は充分に短くなるように
配置している。

また、Ａ１点から位相差検出回路１０２までの信号伝播
時間はＡ１点からクロック信号を使う回路（ラッチ回路
等）までの信号伝播時間に等しい。

というのは、仮りにクロック信号の分配先が１個のＬＳ
Ｉであった場合、ＬＳＩ内のゲート回路等の遅延時間の
チップ内ばらつきはチップ間ばらつきに比べてかなり小
さくなるので、Ａ２点から先のゲート数や負荷条件およ
び配線長等が同じになるように設計すれば、その部分の
信号伝播時間はほぼ等しくできるからである。他の位相
調整手段であるＢ及びＣについても同様である。

次にこの第１図に示す回路の動作を説明する。

ここで、説明の便宜上、クロック発振器１０４で発生し
たクロック信号が、位相調整手段Ａ内の可変遅延回路１
０１とＡ１点を通って位相差検出回路１０２に達するま
での信号伝播時間をＴ＆と表わすこととする。同様に位
相調整手段ＢおよびＣ内の可変遅延回路１０１とＢｘ点
ｔ　Ｃ１点を通って位相差検出回路１０２に達するまで
の信号伝播時間をそれぞれＴｂ　、Ｔｃと表わすことに
する。

また、クロック発振器１０４で発生したクロック信号が
、駆動回路１０３を通ってＡ２点に達するまでの信号伝
播時間をＴｚ　、駆動回路１０３′を通ってＣ２点に達
するまでの信号伝播時間をＴｚと表わすことにする。ま
た、双方向性の信号経路１０６として受動性の信号線を
使う限り、Ａ２点からＢｓ点までの信号伝播時間と８２
点からＡ２点までの信号伝播時間は等しくなる。一般に
単なる金属導体や抵抗素子、容量素子、インダクタンス
素子等の受動素子のみで構成された信号経路は、この条
件を満足する。そして、この信号伝播時間をＴａｂと表
わすことにする。同様に、Ｂｓ点からＣｚ点までの信号
伝播時間とＣｚ点から８２点までの信号伝播時間は等し
くなるが、その時間をＴｂｃと表わすことにする。する
と、参照信号が左から右へ送られている時に位相調整手
段Ａ内の位相差検出回路１０２に検出される位相差は、
（Ｔａ−Ｔ　ｘ　）となる、また、参照信号が右から左
へ送られている時に検出される位相差は、（Ｔａ　　（
Ｔｚ＋　Ｔ　ｈｅ　＋　Ｔ　ａｂ）　）となる、ところ
で、この２つの位相差の絶対値が等しく符号が逆となる
ようにＴ＆を制御するから （Ｔａ−Ｔｚ）＝　　（Ｔａ　　（Ｔｚ＋Ｔｂｃ＋Ｔａ
ｂ））従って、 Ｔａ＝　（Ｔｚ＋Ｔａｂ＋Ｔｂｃ＋Ｔｚ）　　　　−（
＋）となる、ところで、位相調整手段Ｂ内の位相差検出
回路１０２に検出される位相差は、参照信号が左から右
へ送られている時および逆方向に送られている時のそれ
ぞれについて（Ｔ　ｙ　−（Ｔ　１　＋　Ｔ　ａｂ））
　＊（Ｔｂ　　（Ｔｚ＋Ｔｂｃ））となる。位相調整手
段Ｂにおいてもこの２つの位相差の絶対値が等しく符号
が逆となるようにＴｂを制御するから（Ｔｂ　　（Ｔｔ
＋Ｔａｂ））＝−（Ｔｂ−（Ｔｚ＋Ｔｂｃ−））従って
、 Ｔ　ｂ　”二（Ｔｔ＋Ｔａｂ＋Ｔｂｃ＋Ｔｚ）　　　　
−（２）となり、（１）式と（２）式から明らかなよう
にＴａとＴ＆、とが一致するｓＴｃについても結果は同
様である。従って、複数の分配先に同じ位相でクロック
信号が供給できることになる０次に、第１図の実施例に
用いた各構成要素について、その具体的な実現方法の例
を示す。

第２図〜第５図は、それぞれ第１図に示した可変遅延回
路１０１の一例を示したものである。第２図は、ダイオ
ードの接合容量が印加電圧によって変化することを利用
し、左側のゲート回路に付く負荷容量を制御端子２０３
に加える制御電圧によって変化させ、遅延時間を制御す
る回路である。

また第３図は、制御電圧を変えることによって差動回路
に流れる電流を制御し、クランプ用ダイオードの接合容
量等を放電する電流を加減して遅延時間を制御する回路
である。この回路は、入力端子３０１に差動の信号を入
力するか、もしくは入力端子３０１の一方に中間的なレ
ベルの電圧を加えて使用する。また、この回路は立ち下
がり時の遅延時間は制御できるが立ち上がり時の遅延時
間は殆ど制御できないため、出力を差動で使わない時に
はパルス幅が変わることになる。これを避けるためには
第３図の回路を２段接続して使えばよい、第４図および
第５図の回路はディジタル制御型の可変遅延回路であり
、信号が上側の経路を通るか下側の経路を通るかによっ
て遅延時間が変わるようになっている。これらの回路は
、第２図や第３図に示したアナログ制御型の回路のよう
に連続的な制御をすることはできないが、遅延時間の可
変量を大きくすることが容易である。特に第４図の回路
は、遅延時間の変化量を大きくしてもパルスの形状が殆
ど変わらないという利点がある。

なお、ディジタル制御型の回路のみで本発明に使う可変
遅延回路を構成するには、遅延時間の変化量の違う幾つ
かの回路を多段接続して使うことになる。また、必要に
応じてディジタル制御型の回路とアナログ制御型の回路
を混在して使うことも可能である。

なお、第４図、第５図に示したようなディジタル制御型
の可変遅延回路を使用した場合、遅延時間を切り替える
ときに、いわゆるのハザードが発生する恐れがある。こ
れを防止するためには、遅延時間を切り替えるタイミン
グをこの回路の入力信号等に同期させることにより、切
り替えても出力信号が変化しないタイミングで切り替え
れば良い、また、位相調整が一度完了した後は、制御系
の動作を止めて遅延時間が切り替わらないようにするの
も一法である。もちろん、その２つを併用することも可
能である。

次に、第１図に示した位相差検出回路１０２の構成方法
の一例を第６図に示す、第６図の回路の入力端子６０１
，６０２には、一方に位相を調整したいクロック信号を
入力し、もう一方には参照信号を入力する。また、制御
端子６０４には参照信号が送られている方向によって、
ハイレベルもしくはローレベルの何れかの信号を入力す
る。また、出力端子６０３は第１図の可変遅延回路１０
１の制御端子に接続する。第１および第２の積分回路は
、入力がローレベルであれば出力電圧が徐々に減少し、
ハイレベルであれば徐々に増加する回路である。この積
分回路の一定数は、クロック信号の周期に比べて充分大
きくなるように設定する。

また後述のように、第１および第２の積分回路は。

なるべく同じ特性になるように設計するのが望ましい。

また、第６図内の可変遅延回路は、第１図の可変遅延回
路１０１とは別に設けたものであるが、構成は同じでか
まわない、また、この可変遅延回路と第１図の可変遅延
回路１０１も、後述のようになるべく同じ特性になるよ
うに設計するのが望ましい、なお、固定遅延回路は一方
にある可変遅延回路の信号伝播時間とバランスを取るた
めのものであり、場合によっては不要である。この回路
は、単にゲート回路を何段か接続すれば実現できる。次
に第６図の回路を第１図の位相調整手段Ａの中で使う場
合を考える。

入力端子６０１にはＡ１点からのクロック信号を接続し
、入力端子６０２にはＡ２点からの参照信号を接続する
。また、参照信号が第１図の左から右へ送られている時
には制御端子６０４にはローレベルの電圧が加わり、右
から左へ送られている時にはハイレベルの電圧が加わる
ようにする。

第６図内の可変遅延回路および第１図の可変遅延回路１
０１には、制御電圧が上昇すると遅延時間が小さくなる
タイプのものを使うものとする。また、説明の便宜上、
第６図内のゲート回路６１１〜６１６による遅延時間を
それぞれＴｚｔ〜Ｔｔｓ、固定遅延回路による遅延時間
をＴｏ、可変遅延回路による遅延時間をＴｘと表わすこ
とにする。ここで今、参照用信号が左から右へ送られ、
制御端子６０４にはローレベルの電圧が加わっている場
合を考える。すると、ゲート回路６１２と６１３の出力
は常にローレベルとなって殺され、入力端子６０１に入
ったクロック信号は、ゲート回路６１１．６１５および
固定遅延回路を通ってゲート回路６１７の入力端に達す
る。この時、第１図のクロック発振器１０４を出てから
第６図のゲート回路６１７に至るまでの信号伝播時間は
（Ｔａ＋　Ｔ　ｔ１＋　Ｔ　ｚａ＋Ｔｏ）　　となる、
一方、入力端子６０２に入った参照信号はゲート回路６
１４゜６１６および可変遅延回路を通ってゲート回路６
１８に達する。その時の、クロック発振器１０４を出て
からゲート回路６１８に至るまでの信号伝播時間は（Ｔ
１＋Ｔ１４＋Ｔ１６＋Ｔχ）となる、ここで、ゲート回
路６１７および６１８が構成する回路は、位相比較回路
として動作する。即ち、ゲート回路６１７に加わる信号
の位相がゲート回路６１８に加わる信号の位相より早い
場合、第７図（ａ）に示すようにゲート回路６１８の出
力の平均値はローレベルに近い値となる。この出力をバ
ッファ用のインバータ回路６１９を通して第１の積分回
路に入力すると、第１の積分回路の出力は次第に上昇し
、可変遅延回路の遅延時間Ｔｘが小さくなってゲート回
路６１８に加わる信号の位相が進む、また、それと同時
にゲート回路６１８の出力がゲート回路６２１，６２２
を通して第２の積分回路に加わる。そして、第２の積分
回路の出力電圧は次第に減少し、第１図の可変遅延回路
１０１の遅延時間が大きくなってＴ＆が増加し。

ゲート回路６１７に加わる信号の位相が遅れる。

従って、ゲート回路６１７と６１８に加わる信号の位相
は互いに近づく、逆に６１７に加わる信号の位相が遅い
場合には、第７図（ｂ）に示すようにゲート回路６１８
の出力の平均値はハイレベルに近い値となる。すると、
上記と逆のことが起こり、ゲート回路６１８に加わる信
号の位相は遅れ。

ゲート回路６１７に加わる信号の位相は進む、従って、
この時にもゲート回路６１７と６１８に加わる信号の位
相は互いに近づくことになる。

以上の過程を経て、定常状態においてはゲート回路６１
７と６１８に加わる信号の位相はほぼ等しくなり （Ｔａ＋Ｔｘｔ＋Ｔｘｇ＋Ｔｏ）＝（Ｔｚ＋Ｔｔａ＋Ｔ
ｚａ＋Ｔｘ）、”、Ｔａ−Ｔｚ＝（Ｔｉａ＋Ｔｔｅ＋Ｔ
ｘ）（Ｔｚ１＋Ｔｔ８＋Ｔｏ）・・・（３） となる０次に、参照信号が右から左へ送られ、第６図の
回路の制御端子がハイレベルになった場合を考える。今
度はゲート回路６１１と６１４の出力が殺され、入力端
子６０２に入った信号がゲート回路６１７に伝わり、入
力端子６０１に入った信号はゲート回路６１８に伝わる
ことになる。この時、第１図のクロック発振器１０４を
出てからゲート回路６１７および６１８に至るまでの信
号伝播時間は、それぞれ（Ｔｚ＋Ｔｂｃ＋Ｔａｂ＋Ｔ工
ｘ＋　Ｔ　１Ｂ＋　Ｔｏ）、および、（Ｔａ＋Ｔｔａ＋
Ｔｔｅ＋Ｔｘ）となる。もし、この２つの信号伝播時間
が一致していなかった場合、前述と同様の過程を経てＴ
ａおよびＴｘが変化し、定常状態においてはこの２つの
値は一致して、 （Ｔｚ＋Ｔｂｃ＋Ｔａｂ＋Ｔｘｚ＋ＴｘＩＩ＋Ｔｏ）＝
　（Ｔ　ａ　＋　Ｔ　１ｓ　＋　Ｔ　１Ｂ　＋　Ｔ　ｘ
　）−”−Ｔａ　　（Ｔｚ＋Ｔｂｃ＋Ｔａｂ）＝（Ｔｘ
ｚ＋Ｔｚａ＋Ｔｏ）（Ｔｔｓ＋Ｔｚａ＋Ｔｘ）・・・（
４） となる、但し、前述の場合はゲート回路６２０が殺され
てゲート回路６２１がゲート回路６１８の出力を通して
いたのに対し、今度はゲート回路６２１が殺されてゲー
ト回路６２０がゲート回路６１７の出力を通している。

従って、前述の場合にはＴｘが増加する時にはＴａが減
少していたのに対して、今度の場合はＴｘが増加する時
にはＴａも増加することになる。ここでもし、第１と第
２の積分回路の特性がほぼ一致し、第６図の可変遅延回
路と第１図の可変遅延回路１０１の特性がほぼ一致して
いれば、ＴＸの増減の量とＴ＆の増減の量もほぼ一致す
ることになり、（３）式の関係を殆ど崩さずに（４）式
の関係が成り立つことになる。従って、参照信号が左か
ら送られる場合と右から送られる場合が数回繰り返され
た後は、（３）式と（４）式の両方が成立し、 （Ｔ　ａ　　Ｔ　ｘ　）　＋、　（Ｔ　ａ　　（Ｔ　ｘ
　＋　Ｔ　ｂ　ｃ　＋　Ｔ　ａ　ｂ　）　）：　（Ｔｌ
＆−Ｔｉ１１）　＋　（Ｔｚｘ　　Ｔ工１）　・・・（
５）となる。ここでゲート回路６１１，６１２，６１３
゜６１４は１個の集積回路内に近接して配置できるので
、Ｔ１１句Ｔ１２．　Ｔｔａ押Ｔ１番となるようにでき
る。従って（５）式は （Ｔ　ａ　　Ｔ　１　）　”Ｆ　　（Ｔ　ａ　　（Ｔ　
ｚ　＋　Ｔ　ｂ　ｃ　＋　Ｔ　ａ　ｂ　）　）・・・（
６） となる、即ち、参照信号が左から右へ送られている時の
位相差と右から左へ送られている時の位相差の絶対値が
等しく符号が逆となるように制御できる。なお、第１お
よび第２の積分回路や２つの可変遅延回路の特性は必ず
しも一致していなくてもよいが、その場合には（３）式
と（４）式がともに成立するようになるまでに時間がか
かることになる。また、第６図の回路の動作原理から明
らかなように、入力端子６０１と６０２を入れ替えたり
、制御端子に加える信号のハイレベルとローレベルを入
れ替えてもかまわない、また、可変遅延回路に、制御電
圧が上昇すると遅延時間が大きくなるタイプのものを使
うこともできる。その場合にはゲート回路６１９の入力
にはゲート回路６１７の出力を接続し、ゲート回路６２
０と６２１の制御用入力を入れ替えることになる。また
、第１および第２の積分回路と各可変遅延回路との間に
ゲート回路と積分回路をもう１組ずつ追加すれば、第７
図（ａ）６１８の出力や（ｂ）の１７の出力に示したよ
うなリップルを消して動作をより安定化することができ
る６また。ディジタル制御型の可変遅延回路を使う場合
には、ディジタル出力の積分回路を使うか、又はＡＤ変
換器を設けることになるのは言うまでもない。なお、初
期状態においてＴａと−（Ｔｘ＋Ｔｘ＋Ｔａｂ＋Ｔｂｃ
）との間にりツク信号の半周期全以上の差があった場合
には、定常状態ではクロック信号の周期の整数倍の差を
もって合わされることになる。クロック発振器１０４の
発振周期が安定している時にはこれでも問題は無いが、
発振周期が変動した時にはスキューが生じることになる
。これを避けるためには、最初はクロック発振器１０４
の発振周期を長くして（もしくは分周して）供給し、定
常状態になるのを待った後、所望の周期で動作させれば
よい。

次に、第１図内の駆動用回路１０３，１０３’の一例を
第８図に示す。第８図において、抵抗８３３の抵抗値は
第１図の双方向性信号経路１０６の特性インピーダンス
に合わせ、トランジスタ８３２はその半分の抵抗値の負
荷を駆動できる大きさにしておく、この回路は、制御端
子８０３にハイレベルの電圧が加わっている場合には、
ゲート回路８３０の出力がローレベルとなり、またトラ
ンジスタ８３１が導通状態となる・従って、トランジス
タ８３２は常にカットオフとなり、出力端子８０２側か
らのこの回路を見ると整合終端回路と等価になる。とこ
ろが、制御端子８０３にローレベルの電圧が加わってい
る場合には、トランジスタ８３１は遮断状態となり入力
端子８０１に加わる信号の反転信号がトランジスタ８３
２のベース電極に加わる。従って、この回路は駆動回路
として動作する。従って、駆動用回路１０３゜１０３′
として第８図の回路を使用し、一方の駆動用回路の制御
端子８０３にローレベルの電圧が加わっている時には他
方の駆動用回路の制御端子８０３にはハイレベルの電圧
が加わるようにすれば所望の駆動回路および整合終端回
路の機能を実現することができる。なお、トランジスタ
８３２のペースエミッタ間の電圧降下があるため、ゲー
ト回路８３０の出力レベルは位相差検出回路１０２の入
力レベルよりシフトさせておく必要がある。

なお、第１図においてクロック発振器１０４は。

従来の計算機に使われているクロック発振器と同じ構成
のものでかまわない、また、制御用信号発生器１０５は
、低周波の発振器を独立に設けてもよいが、クロック発
振器１０４の出力を適当に分周して使ってもかまわない
、また、参照信号の左回りと右回りを切り替える制御信
号のスキューの影響が生じないようにするためには、制
御用の信号をもう一本設けて切り替え中か否かの指標に
すればよい、その場合、切り替え中には第６図内の積分
回路は積分動作を停止させる（アナログの積分回路の場
合には、ゲート回路６１９，６２２の出力を高抵抗状態
にする）ことになる。また、クロック信号のダイナミッ
クスキューを低減するためにはクロック信号を差動で送
ることが有効であるが、その場合にも本発明の適用は可
能である。

その時には双方向性の信号経路１０６を２本１組にして
設けることになるが、その２本の信号経路の信号伝播時
間の差が、信号の立ち上り時間や立ち下がり時間よりも
大きくならないように注意する・また、双方向性の信号
経路１０６が長く途中で信号が鈍る恐れのある場合には
、第９図に示すような中継回路を設けてもよい、第９図
内の制御端子付きのゲート回路９４０，９４１は、第８
図の回路のように制御信号によって駆動回路もしくは整
合終端回路として動作する回路である。ゲート回路９４
０，９４１を１個の集積回路の中に近接して作ればその
特性を合わせることができるので、信号がこの回路を左
から右へ通る時と右から左へ通る時の伝播時間をほぼ一
致させることができる０以上、第１の実施例について、
その構成要素の具体的な回路の一例を説明した。

第１０図は本実施例を２段階に渡って適用した例を示し
たものである。この図においては、クロック発振器１０
０４で発生したクロック信号は。

位相調整手段Ａ、Ｂ、Ｃに分配された後、更にその中で
各分配先にある位相調整手段ＡＡ、ＡＢ。

ＡＣ，又はＢＡ、ＢＢ、ＢＣｌ又はＣＡ、ＣＢ。

ＣＣに分配される。そして、Ａ、Ｂ、Ｃの各位相調整手
段の中に構成した本発明によって１位相調整手段ＡＡと
ＡＢとＡＣｌ又はＢＡとＢＢとＢＣ。

又はＧＡとＣＢとＣＣのある各分配先は、それぞれの中
で位相調整が行われる。更に、外側に構成した本発明に
よって、位相調整手段ＡＣとＢＣとＣＣの間でも位相調
整が行われる。従って、ＡＡ〜ＣＣの全ての位相調整手
段の間で位相調整が行われる結果、各分配先におけるク
ロック信号の位相が調整されることになる。但し、ここ
で外側の制御用信号発生器１００５の出力の周期が、Ａ
。

Ｂ、Ｃの各位相調整手段内の制御用信号発生器１００５
の出力の周期と一致しないように注意する必要がある。

分配先の数が非常に多い場合には、双方向性の信号経路
１００６のコネクタ渡りが多くなったり線長が長くなっ
たりして信号が鈍る恐れがあるが、その場合に本実施例
を適用すれば特に有効である。なお、第１０図は図面を
見やすくするために外側の位相差検出回路１００２を位
相調整手段ＡＣの外に描いたが、この回路もＡＣの中に
入れた方が望ましい６また、第１０図の考え方を更に拡
張して、３段階以上の構成にすることも可能である。な
お、第１０図及び次の第１１図においては位相調整手段
Ｂ及びＣの回路構成を省略して記載した。

第１１図は、他の実施例を示したものである。

２相以上のクロック信号を送る場合、普通は相数に比例
して位相調整するべき個所が増えるが、第１１図の構成
を使えば１相分の位相調整機構で多相のクロック信号の
位相を同時に調整することができる。第１１図には、４
相のクロック信号を送る場合の例を示す、この図におい
て、クロック発振器１１０４は目的とするクロック信号
の周波数の４倍の周波数の信号を発振する回路であり、
その信号が各分配先に送られる。各分配先に設けられた
位相調整手段Ａ、Ｂ及びＣでは、この信号がカウンタ回
路によって分周され、デコーダ回路を介して４相分の信
号となり、ラッチ回路に加えられる。ラッチ回路では、
可変遅延回路１１０１の出力に同期してφ０〜．φ３の
クロック信号が取り出される。従って、φ０とφ１．φ
１とφ２．φ２とφ３、および、φ３とφ０のクロック
信号の位相差は、全てクロック発振器１１０４の出力信
号の周期と等しくなり、φ０〜φ３のうちの１本につい
てのみ位相Ｗ４整すれば、他の相についても必然的に調
整されることになる。なお、位相調整をするときに使う
参照信号は、クロック発振器１１０４の出力を分局器１
１０７によって４分周すれば得られる。クロック相数が
４相以外の場合についても同様であるのは言うまでもな
い。また、制御用信号発生器１１０５からの信号線につ
いては第１１図の図面上では省略した。

次に本発明の第２の実施例を説明する。第１２図にその
構成を示す、第１２図中、１２０５はクロック発振器、
Ａ、Ｂ及びＣはクロック信号の各分配先に設けられたク
ロック信号の位相を調整するための位相調整手段、１２
０６はクロック発振４１ｉ！１２０５からのクロック信
号を各位相調整手段に供給するための第１の信号経路、
１２０３’は位相調整のための参照信号を形成するため
の参照信号形成手段であり、本実施例においてはクロッ
ク発振＠１２０５で発生したクロック信号を分局するた
めの分周器となっている。１２０７は参照信号形成手段
である分局器１２（５３’により形成された参照信号を
クロック信号の各分配先に設けられた各位相調整手段に
供給するための第２の信号経路である。

クロック信号の各分配先に設けられた位相調整手段Ａ、
Ｂ及びＣはクロック信号の遅延時間を制御するための可
変遅延回路１２０１と、この可変遅延回路１２０１を通
った信号を所望のクロック信号波形に整形するための波
形整形回路１２０４と、この得られたクロック信号を分
周するための分周器１２０３及びこの分局器１２０３の
出力と第２の信号経路１２ｏ７を介して伝送されてきた
参照信号との位相を比較するための位相比較回路１２０
２とにより構成されている。この位相比較回路１２ｏ２
の比較結果を可変遅延回路１２０１にフィードバックす
ることにより分局器１２０３の出力信号と第２の信号経
路１２０７を介して伝送されてきた信号との位相が一致
するように可変遅延回路１２０１の信号遅延時間を調整
するようになっている。

なお、各分配先に対して第２の信号経路１２０７の信号
伝播時間は全て一致するように調整されており、各分配
先に供給されるクロック信号の位相をこの参照信号の位
相に合わせることにより各分配先におけるクロック信号
の位相は全て一致することになる。

次にこの第１２ｗＩに示す回路の動作を説明する。

クロック発振器１２０５で発生したクロック信号は第１
の信号経路１２０６により各分配先に設けられた位相調
整手段Ａ、Ｂ及びＣに供給される。

このクロック信号の波形は矩形波であっても正弦波であ
ってもかまわない、また、第１の信号経路１２０６につ
いては、各分配先までの信号伝播時間を合わせる必要は
無い、従って必要に応じてこの信号経路１２０６の任意
の位置に増幅器を入れたり、導波管を使ったり、光信号
に変換したりして周期の短い信号についても伝送できる
ようにすることもできる。

第２の信号経路１２０７はクロック発振器１２０５の出
力を参照信号形成手段である分周器１２０３’で分周し
た信号を伝送して、各分配先における位相調整のための
基準とするためのものである。従って、第２の信号経路
１２０７を通る信号の周期は第１の信号経路１２０６を
通る信号の周期より長く、信号振幅の減衰等は起こりに
くい、その代わり１分周器１２０３’から各分配先にお
ける位相調整手段内の位相比較回路１２０２までの信号
伝播時間は全て揃えておく必要がある。

さて、各位相調整手段Ａ、Ｂ及びＣにおいて。

第１の信号経路１２０６を伝播してきたクロック信号は
可変遅延回路１２０１に入力し、後述する所定の位相量
だけその位相を調整される。この可変遅延回路１２０１
の出力は、所望のクロック信号波形に整形するために波
形整形回路１２０４に入力され、整形されて出力信号と
なる。この出力信号の一部は分局器１２０３に入力され
、分周された信号は、第２の信号経路１２０７により各
位相調整手段Ａ、Ｂ及びＣに供給される参照信号の位相
と比較するために、位相比較回路１２０２に入力される
０位相比較回路ではこの信号と参照信号の位相を比較し
、両者の位相を一致させるために必要な位相量だけクロ
ック信号の位相を遅延させるための信号を可変遅延回路
１２ｏ１にフィードバックする。各分配先に対して第２
の信号経路１２０７の信号伝播時間は全て一致するよう
に調整されているため、各分配先に供給されるクロック
信号の位相は全て一致することになる。

次に第１２図に示す各位相ｕ整毛段の構成について説明
する。

第１２図中可変遅延回路１２０１は、第１の実施例で説
明した第２図若しくは第３図の構成により実現すること
ができるのでここではその説明を省略する。

第１３図は位相比較回路の一例を示したものである。第
１２図の可変遅延回路１２０１として、例えば制御電圧
が上昇すると遅延時間が短くなるタイプのものを使用し
た時には、第１２図の第２の信号経路１２０７を介して
伝送されて来る参照信号は第１３図のゲート回路１３１
０に加え、分周器１２ｏ３の出力はゲート回路１３１１
に加える。また、積分回路の時定数は、ゲート回路１３
１゜や１３１１に加わる信号の周期より充分長くなるよ
うに設定する。ここで、ゲート回路１３１０８よび１３
１１の入力と出力の関係を第１４図（ａ）。

（ｂ）に示す。ただし、第１４図（ａ）、（ｂ）の出力
波形には、ゲート回路１３１０，１３１１の遅延時間は
無視して示しである。ゲート回路１３１１に加わる信号
の位相がゲート回路１３１０に加わる信号の位相より遅
い場合、第１４図（ａ）に示すようにゲート回路１３１
１の出力の平均値はローレベルに近い値となる。この出
力をバッファ用のインバータ回路１３１３を通して積分
回路に入力すると、インバータ回路１３１３の出力の平
均値はハイレベルに近い値となり、積分回路の出力電圧
は次第に上昇し、可変遅延回路１２０１の遅延時間は短
くなる。従って、ゲート回路１３１１に加わる信号の位
相は進むことになる。逆にゲート回路１３１１に加わる
信号の位相がゲート回路１３１０に加わる信号の位相よ
り早い場合には。

第１４図（ｂ）に示すようにゲτト回路１３１１の出力
の平均値はハイレベルとローレベルの平均値に近い値と
なって、積分回路の出力電圧は次第に減少し、ゲート回
路１３１１に加わる信号の位相は遅れることになる。従
って、定常状態においてはゲート回路１３１０および１
３１１に加わる信号の位相はほぼ一致することになる。

なお、ゲート回路１３１２は、ゲート回路１３１０と１
３１１の負荷条件を合わせるためのものである。また、
ゲート回路１３１０〜１３１３を１個の集積回路内に近
接して配置すればゲート回路１３１０と１３１１の遅延
時間の差を小さくし、位相調整の精度をより高くするこ
とができる。

なお、第１２図においてクロック発振器１２０５は、従
来の計算機に使われているクロック発振器と同じ構成の
ものでかまわない、また、分周器の構成方法については
ＳＳＩのカタログ等に種々の回路が記載されているので
省略する。また、波形整形回路１２０４としては、単に
矩形波にするだけで充分な場合には増幅器とクランプ回
路等を接続した回路でもよいが、パルス幅についても精
度よく整形したい場合には、２分の１の分局器を用いれ
ばデユーティ−がほぼ５０％の波形が得られる。

また、カウンタ回路等を用いればその他のデユーティ−
に設定することも可能である０以上、第１２図の実施例
について、具体的な回路の一例を説明した。

第１５図〜第１８図は、それぞれ各位相調整手段の他の
実施例について示したものであり、第１２図の各分配先
に設けられた位相調整手段を第１５図〜第１８図のうち
のいずれかに置き換えても、本発明を実施することがで
きる。第１５図または第１８図に示したようにラッチ回
路を設ければ、各位相調整手段に設けられた分局器の遅
延時間のばらつきを吸収することができるため、クロッ
ク信号の位相調整の精度をより高くすることができる。

また、多相のクロック信号を伝送したい場合や、デユー
ティ−が５０％以外のクロック信号を得たい場合には、
第１７図に示したようにカウンタ回路等を用いれば良い
、第１７図は１例えばデユーティ−が２５％で相数が４
相のクロック信号を伝送する場合の一実施例を示したも
のである。この中の、可変遅延回路、カウンタ回路、デ
コーダ回路、および、ラッチ回路の出力波形の一例を第
１９図に示す、可変遅延回路の出力からデコーダ回路の
出力までの間は、ゲート段数も多く、また、どの経路を
通っても常に同じゲート段数であるとは限らない。従っ
て、デコーダ回路の各出力信号の位相差は、常に一定で
あるとは限らない。

ところが、ラッチ回路を設けることにより、各相の位相
差およびパルス幅を全て可変遅延回路の出力信号の周期
もしくはその整数倍に揃えることができる。従って、第
１７図に示したようにその内の１相についてのみ位相調
整をすれば、他の相についても自動的に位相がａｍされ
ることになる。

また、参照信号の周期をクロック信号の周期により長く
したい場合には、第１８図に示したように比較用の信号
とクロック信号とを分離すればよい。

一般に、集積回路の外部は内部に比べて信号配線が長く
高速のパルスは伝送しにくいため、集積回路の内部では
短い周期のクロック信号が使用できても同じ周期の参照
信号を高い精度で伝送できない場合が有り得る。その場
合に第１８図のような構成が有効である。

また、第２０図は第１の実施例と第１２図の回路を組み
合わせた場合の実施例である。この構成では、参照信号
は双方向性の信号経路によって２方向から伝送され、各
分配先までの信号伝播時間は自動的に調節されるように
なっている。

また１本発明の第１５図〜第１８図のような構成と第１
の実施例とを組み合わせることも可能である。その場合
、第１５図〜第１８図のうちのいずれかについて位相比
較回路を位相差検出回路に置き換え、その回路を第２０
図の各位相調整手段Ａ、Ｂ及びＣに適用すれば良い。

ところで、信号経路内をパルス信号が通る時には、電圧
が瞬時にローレベルからハイレベル（あるいはその逆）
に切り替わる訳ではなく、第２７図（ａ）に示すように
ある一定の立ち上がり時間（あるいは立ち下がり時間）
の間に徐々に変化することになる。この立ち上がり時間
や立ち下がり時間がクロック信号のパルス幅に比べて短
い時にはあまり問題にはならないが、クロック信号を高
速化するためにパルス幅を短くすると第２７図（ｂ）に
示すように電圧が充分に立ち上がる前に立ち下がりが始
まることになり、結果として信号振幅が小さくなる。従
ってノイズマージンが減少し、パルス幅の変化や場合に
よってはパルス自体の消滅が起きる。特に、信号経路が
長い場合には、負荷の増大や表皮効果が顕著になり上記
のような現象が起きやすくなる。これを防ぐためには、
信号経路の途中に設けるバッファ回路の段数を増やして
頻繁にパルスを整形し、立ち上がり時間や立ち下がり時
間が長くならないようにすればよいが。

すると今度はバッファ回路の信号遅延時間のばらつきが
積み重なり、これによるパルス幅の変化や位相のばらつ
きが大きくなる。

上述してきた第２の実施例に依れば、信号経路上での位
相の変化を考慮する必要が無い場合、任意の位置にバッ
ファ回路を追加してパルスを整形することができる、ま
た、信号経路の途中を正弦波にすれば、アナログ的な増
幅器等を使用し、信号が消滅しにくくすることもできる
。従って、クロック信号の周期だけを伝送する場合には
、位相やパルス幅を同時に伝送する場合に比べて遥かに
短い周期まで伝送することが可能である。一方、パルス
幅の短い信号が振幅の減衰によつ七伝送できないような
信号経路でも、パルス幅の長い信号については、かなり
安定した位相で伝送することができる。

従って、第１の信号経路を使って伝送したそのような信
号をクロック信号として使える形状に整形し、それを分
周した信号と第２の信号経路を使った伝送した参照信号
の位相が一致するように第１の信号経路の伝播時間を調
整すれば、高速のクロック信号を位相精度良く供給する
ことができる。

以上、本発明の実施例について説明したが、本発明は以
下に示す回路と複数段に組み合わせて用いてもその効果
を発揮する。

第２１図はその回路の構成を示す、この図において２１
０３はクロック信号の送信側であるソース回路であり、
クロック信号は信号経路２１０１を伝播してクロック信
号受信側であるシンク回路２１０４ｃ、２１０４ｂ、２
１０４ａをこの順番で供給される。信号経路２１０１を
伝播するクロック信号と相補的な信号がやはりソース回
路２１０３から信号経路２１０２を伝播してシンク回路
２１０４ａ、２１０４ｂ、２１０４ｃにこの順番で供給
される。信号経路２１０１と２１０２の長さは、シンク
回路２１０４ａと２１０４ｂ間でほぼ等しく、また２１
０４ｂと２１０４ａ間でもほぼ等しくなっている。そし
て信号経路２１０１と２１０２はそれぞれ最後に経由す
るシンク回路と接続された後に終端抵抗２１０５に接続
されている。

シンク回路２１０４ａ、２１０４ｂ、２，１０４ｃは差
動回路であり１例えば第２２１！ｌのような°ものであ
る。入力点２２４１ｂに比べ２２４１ａの電位が高けれ
ば出力点２２４２ａにｈｉｇｈ。

２２４２ｂにｌｏｗ出力が得られ、入力点２２４１　ｂ
にくらべ２２４１ａの電位が低ければ出力点２２４２ａ
に１ｏｗ２２４２ｂにｈｉｇｈ出力が得られる。第２１
図において、信号経路２１ｏ１はこの差動回路の入力点
２２４１ａに、信号経路２１０２は入力点２２４１ｂに
接続される。

以下第２１図の回路の動作を第２３図を使って説明する
。第２３図（ａ）において実線はシンク回路２１０４ａ
における波形を、一点鎖線はシンク回路２１（ｌｂにお
ける波形を、破線はシンク回路２１０４ｃにおける波形
をそれぞれ示す。シンク回路２１０４ａにクロック信号
が到達する時刻がシンク回路２１０４ｂに到達する時刻
よりｔだけ遅いとすると、前述の通リシンク回路２１０
４ａ。

２１０４ｂの間の信号経路の配線長は略等しいので、シ
ンク回路２１０４ａに相補の信号が到達する時刻はシン
ク回路２１０４ｂに到達する時刻より約ｔだけ早い、こ
のためクロック信号の立上り時間と相補の信号の立下り
時間が等しければシンク回路２１０４ａの入力点でクロ
ック信号と相補の信号が同一レベルになる点（第２３図
（ａ）のＡ）とシンク回路２１０４ｂの入力点でクロッ
ク信号と相補の信号が同一レベルになる点（第２３図（
ａ）のＢ）は略同時刻となる。同様にしてシンク回路２
１０４ｃの入力点でクロック信号と相補の信号が同一レ
ベルになる点（第２３図（ａ）のＣ）もＡ、Ｂと略同時
刻となり、従ってすべてのシンク回路においてクロック
信号が遷移している期間と相補の信号が遷移している期
間が重なり合っていればシンク回路はすべて略同時に切
替る。

ここで任意の２つのシンク回路について第２３図（ｂ）
に１つのシンク回路入力点での波形を実線で、他のシン
ク回路入力点での波形を破線で示すと、これらの入力点
の間のクロック信号の遅延時間ｔ１と相補の信号の遅延
時間ｔｚの差Ｉｔｔ−ｔ＊１として許容される値は、そ
の２つのシンク回路が切替る時間差Δｔとして許容され
る値の２倍以下であればよく、当該シンク回路間のクロ
ック信号と相補の信号の配線長の差はこれを満たす範囲
であればよい。以上の説明かられかるようにクロック信
号の供給順序をシンク回路２１０４ａ。

２１０４ｂ、２１０４ｃの順とし、相補の信号の供給順
序を２１０４ｃ、２１０４ｂ、２１０４ａの順とするこ
とによ・す、ソース回路を複数設けることなく、またソ
ース回路からシンク回路まで個別に等長の配線を設ける
ことなしに各シンク回路の切替時刻を略同時とすること
が可能である。特にソース回路２１ｏ３からシンク回路
２１０４ｃまでのクロック信号の配線長さソース回路２
１０３からシンク回路２１０４　ａまでの相補の信号の
配線長については必ずしも等しくする必要がない。この
結果このような回路を用いれば、ソース回路数減少によ
る占有面積の低減、消費電力の低減、配線量減少による
実装面積の低減、クロストークノイズの低減の効果があ
る。また遅延時間を同一にすべき配線の本数が少なくて
よく、長さが短かくてよいので長さ当り配線遅延にばら
つきがあったとしてもシンク回路の切替り時刻のばらつ
きを小さくでき、またレイアウト設計も容易である。

またクロック信号と相補の信号は第２４図に示すように
その一部を近接して配置すれば外部からクロック信号に
ノイズが誘起された場合相補の信号にも略同−の波形の
ノイズが誘起されるためにその影響を低減させることが
できる。

またクロック信号の立上り時間と相補の信号の立下り時
間が異なる場合、たとえばクロック信号の立上り時間が
相補の信号の立下り時間より短い場合には第２５図に示
すようにクロック信号に容量２５０１を付加し立上りを
鈍化させてもよい。

この場合逆極性の切替りの際、すなわちクロック信号が
ｈｉｇｈからｌｏｗへ、相補の信号がｌｏｗからｈｉｇ
ｈへ切替る場合のシンク回路２１０４ａ。

２１０４ｂ、２１０４ｃの切替りの同時性が保証されな
くなる場合があるがクロック信号ではパルスの前縁のみ
または後縁のみの切替り時刻が同時であることが必要と
されるため問題はない。

またソース回路として第２６図に示すようなプッシュプ
ル回路を使用することにより立上り時間と立下り時間を
等しくすることもできる。

以上述べたような回路を１本発明と複数段に組み合せれ
ば配線量が減少し、占有面積の少ないかつ、正確にクロ
ック信号を供給することができるクロック信号供給系を
実現することができる。これらの回路はクロック信号を
分配する系であればどこに用いても良い、即ち、クロッ
ク発振器から複数のモジュールにクロック信号を分配す
る場合や、各モジュールにおいてモジュール上に形成さ
れたＩＣチップにクロック信号を分配する場合そして各
ＩＣチップにおいてＩＣチップ上に形成された複数の回
路にクロック信号を分配する場合等に用いることができ
る。

第２８図に、先に示した本発明の第２の実施例（第１２
図の回路）と上述の回路を２段に組み合わせた例を示す
、Ａ、Ｂ、Ｃの各分配先には第１２図の回路によりクロ
ック信号を分配し、その各分配先内において更に複数の
分配先ＡＡ、ＡＢ。

ＡＣ等に上述の回路によりクロック信号を分配するもの
である。この第２８図のような構成を用いれば、比較的
に少ない配線で数多くの分配先にクロック信号を供給す
ることができる。

〔発明の効果〕

本発明によれば、クロック信号を複数の分配先に位相精
度良く供給することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す構成図。 第２図から第６図、第８図及び第９図は第１の実施例の
構成要素を示す図、第７図は第６図の回路の動作を説明
するための動作波形を示す図、第１０図及び第１１図は
それぞれ他の実施例を示す図、第１２図は本発明の第２
の実施例を示す構成図、第１３図及び第１５図から第１
８図は第２の実施例の構成要素を示す図、第１４図は第
１３図の回路の動作を説明するための動作波形を示す図
。 第１９図は第１７図の回路の動作を説明するための動作
波形を示す図、第２０図は本発明に係る第１の実施例と
第２の実施例を組み合わせて用いた場合の構成を示す図
、第２１図から第２６図は本発明と組み合わせて使用可
能な差動回路を説明するための図、第２７図は第２の実
施例の複次的効果を説明するための図、第２８図は本発
明の他の実施例を示す回路図である。 １０４．１００４，１１０４，１２０５．２００５・・
・クロック発振器、１０７，１２０６，２００６・・・
第１の信号経路、１０６，１２０７，２００７・・・第
２の信号経路、１０３，１．０３’　、１００３゜１０
０３’　　、１１０３，１１０３’　　、１２０３’　
　。 ２００８．２００８’−・・参照信号形成手段、Ａ。 ＶＪ２　　口 な３図 第４−　図 ’ｆ’ｓ　　図 ５ρ３制御鳩チ ）５　７　　図　　（ａ） ニー５°　７ｆｉ≧コ　（ｂン ｉ　ｇ　図 第ｑ　口 々３−ｄ 、ｆＪ　　１３　　目 ７３１７　　　１Ｅ／３ 第１４図（碇） 第１４　　図（ｂ） 遁１５　　図 ′ｔｉ　１４ 夏／７　　Ｑ ′ｆ１１′１　　日 舅　１９　　図 ’ｆ、　２１図 第　２２　口 ２３θ２邪柳傭巳号 第　２４回 茅２５図

Claims (1)

1. 【特許請求の範囲】 １、クロック信号を発振するクロック発振器と、このク
   ロック発振器からの上記クロック信号を受けてその位相
   を調整する少なくとも２以上の位相調整手段と、上記ク
   ロック発振器からの上記クロック信号を上記各位相調整
   手段に供給するための第１の信号経路と、上記各位相調
   整手段において上記クロック信号の位相を調整するため
   の参照信号を形成する参照信号形成手段と、この参照信
   号形成手段からの上記参照信号を上記各位相調整手段に
   供給するための第２の信号経路とを有することを特徴と
   するクロック信号供給装置。 ２、特許請求の範囲第１項記載のクロック信号供給装置
   において、前記参照信号形成手段は前記第２の信号経路
   上を第１の方向に伝播する第１の参照信号とこの第１の
   方向と逆の第２の方向に伝播する第２の参照信号を形成
   し、前記第２の信号経路は前記各位相調整手段を経由す
   ることを特徴とするクロック信号供給装置。 ３、特許請求の範囲第１項若しくは第２項記載のクロッ
   ク信号供給装置において、前記第２の信号経路は双方向
   性の信号経路であることを特徴とするクロック信号供給
   装置。 ４、特許請求の範囲第２項若しくは第３項記載のクロッ
   ク信号供給装置において、前記各位相調整手段は前記第
   １の参照信号と前記クロック信号との位相差である第１
   の位相差と、前記第２の参照信号と前記クロック信号と
   の位相差である第２の位相差とを検出することを特徴と
   するクロック信号供給装置。 ５、特許請求の範囲第４項記載のクロック信号供給装置
   において、前記各位相調整手段は前記第１の位相差と前
   記第２の位相差の絶対値が等しく符号が逆となるように
   前記クロック信号の位相を調整することを特徴とするク
   ロック信号供給装置。 ６、特許請求の範囲第１項記載のクロック信号供給装置
   において、前記参照信号形成手段は前記クロック信号よ
   り周期が長い参照信号を形成することを特徴とするクロ
   ック信号供給装置。 ７、特許請求の範囲第１項若しくは第６項記載のクロッ
   ク信号供給装置において、前記参照信号の周期は前記ク
   ロック信号の周期の２倍以上の整数倍であることを特徴
   とするクロック信号供給装置。 ８、特許請求の範囲第１項、第６項若しくは第７項記載
   のクロック信号供給装置において、前記各位相調整手段
   は前記クロック信号の位相と前記参照信号の位相とを比
   較し、この比較結果を帰還することにより、前記クロッ
   ク信号の位相を調整することを特徴とするクロック信号
   供給装置。 ９、特許請求の範囲第８項記載のクロック信号供給装置
   において、前記位相調整手段は前記クロック信号を分周
   し、この分周した前記クロック信号と前記参照信号とを
   比較することを特徴とするクロック信号供給装置。