JPH0247724A - マイクロプログラムにおける条件分岐方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はマイクロプログラムにおける条件分岐方法お
よびその装置に関し、さらに詳細にいえば、条件分岐の
ためのマイクロプログラムを実行することなく条件分岐
を行なわせることができる新規なマイクロプログラムに
おける条件分岐方法およびその装置に関する。

〈従来の技術、および発明が解決しようとする課題〉 従来からマイクロプログラムをマイクロプログラムメモ
リから順次読出すことにより所望の一連の処理を行なわ
せるようにしたマイクロプログラムプロセッサが種々の
分野において広く使用されている。

マイクロプログラムプロセッサの具体的な構成は、例え
ば第６図に示すように、マイクロプログラムにより所定
のデータが設定されるバスドライバ（２１）と、バスド
ライバ（２１）の内容を入力として所定のアドレスを出
力するシーケンサ（２２）と、シーケンサ（２２）から
出力されるアドレスに基づいて所定のマイクロプログラ
ムが読出されるマイクロプログラムメモリ（２３）と、
マイクロプログラムに基づいて所定の演算を行なう演算
器（２４）とを有している。そして、マイクロプログラ
ムに基づいてバスドライバ（２１）からのデータ出力が
制御されるようにしている。

したがって、例えば、数値ａとｂとの大小比較を行なっ
て比較結果に基づいて互に異なる処理Ａ。

Ｂを行なわせる場合には、第７図に示すように、バスド
ライバ（２１）の内容に基づいてシーケンサ（２２）か
らａ−ｂの減算動作を行なわせるマイクロプログラムに
対応するアドレスを出力するので、マイクロプログラム
メモリ（２３）から減算プログラムが読出され、演算器
（２４）によりａ−ｂの演算が行なわれ（ステップ■参
照）、次にマイクロプログラムにより設定されるバスド
ライバ（２１）の内容に基づいてシーケンサ（２２）か
ら演算結果が負であるか否かを判別するマイクロプログ
ラムに対応するアドレスを出力するので、マイクロプロ
グラムメモリ（２３）から大小比較プログラムが読出さ
れ、演算器（２４）によりａ−ｂの結果が負であるか否
かが判別される（ステップ■参照）。そして、ａ−ｂの
演算結果が負であれば、演算結果をバスドライバ（２１
）を通してシーケンサ（２２）に供給することにより、
演算結果が負の場合に対応する処理プログラムＡに対応
するアドレスを出力することができる。この結果、マイ
クロプログラムメモリ（２３）から処理プログラムＡが
読出され、Ａの処理を行なうことができる。逆に、ａ−
ｂの演算結果が０または正であれば、演算結果をバスド
ライバ（２１）を通してシーケンサ（２２）に供給する
ことにより、演算結果が０または正の場合に対応する処
理プログラムＢに対応するアドレスを出力することがで
きる。この結果、マイクロプログラムメモリ（２３）か
ら処理プログラムＢが読出され、Ｂの処理を行なうこと
ができる。

以上はａとｂとの大小関係に基づいて互に異なる処理プ
ログラムＡ、Ｂを選択する場合について説明したが、こ
のような場合に限定されるものではなく、種々の演算の
結果等に基づいて互に異なる処理プログラムを選択する
場合にも同様に適用される。

しかし、上記の構成のマイクロプログラムプロセッサに
おいては、演算結果に基づく条件分岐が必要になる毎に
、所定の演算のためのマイクロプログラムの読出しおよ
び実行のみならず、演算結果に基づく判別のためのマイ
クロプログラムの読出しおよび実行が必要になるのであ
り、しかも判別のためのマイクロプログラムは少なくと
も１ステツプが必要になるのであるから、全体としての
処理所要時間が長くなってしまうという問題がある。特
に条件分岐の数が多い一連のマイクロプログラムを実行
する場合には、上記の問題が顕著になってしまうのであ
る。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
条件分岐を実行するために必要なマイクロプログラムの
ステップを減少させ、条件分岐所要時間を短縮すること
ができるマイクロプログラムにおける条件分岐方法およ
びその装置を提供することを目的としている。

く課題を解決するための手段〉 上記の目的を達成するための、この発明のマイクロプロ
グラムにおける条件分岐方法は、所定の動作を行なった
場合にシーケンサに与えられるデータの一部を、所定の
動作を行なった時点における状態データで置換し、一部
が置換されたデータに基づいてシーケンサからアドレス
を出力し、アドレスに基づいてマイクロプログラムメモ
リからマイクロプログラムを読出す方法である。

但し、置換されるデータがマイクロプログラムにより設
定されるデータであるとともに、状態データが周辺機器
の状態を示す少なくとも１ビットのデータであってもよ
く、または、置換されるデータがマイクロプログラムに
より設定されるデータであるとともに、状態データが演
算結果を示す少なくとも１ビットのデータであってもよ
い。

上記の目的を達成するための、この発明のマイクロプロ
グラムにおける条件分岐装置は、マイクロプログラムメ
モリから読出されたデータおよび処理手段から出力され
るデータを入力として読出しデータの一部が置換された
データを生成し、シーケンサに供給するデータ合成手段
を有している。

但し、処理手段としては、データ処理手段、周辺機器制
御手段の少なくとも一方を含んでいればよい。

く作用〉 以上のマイクロプログラムにおける条件分岐方法であれ
ば、供給されたデータに基づいてシーケンサからアドレ
スを出力し、アドレスに基づいてマイクロプログラムメ
モリからマイクロプログラムを読出して所定の動作を行
なわせる場合において、条件分岐が必要であれば、所定
の動作を行なった場合にシーケンサに与えられるデータ
の一部を、所定の動作を行なった時点における状態デー
タで置換し、一部が置換されたデータに基づいてシーケ
ンサからアドレスを出力し、アドレスに基づいてマイク
ロプログラムメモリからマイクロプログラムを読出すよ
うにしているので、所定の動作を行なった後、直ちに、
条件分岐のための判別処理が行なわれた場合に選択され
る、処理のためのマイクロプログラムを得てその後の処
理を行なわせることができ、条件分岐のための所要時間
を著しく短縮することができる。

そして、置換されるデータがマイクロプログラムにより
設定されるデータであるとともに、状態データが周辺機
器の状態を示す少なくとも１ビットのデータである場合
には、入出力機器等の状態に基づく条件分岐を著しく短
い所要時間で実行させることができる。

また、置換されるデータがマイクロプログラムにより設
定されるデータであるとともに、状態データが演算結果
を示す少なくとも１ビットのデータである場合には、演
算結果に基づく条件分岐を著しく短い所要時間で実行さ
せることができる。

以上の構成のマイクロプログラムにおける条件分岐装置
であれば、条件分岐が含まれていないマイクロプログラ
ム処理を行なう場合には、データ保持手段から供給され
たデータに基づいてシーケンサからアドレスを出力し、
アドレスに基づいてマイクロプログラムメモリからマイ
クロプログラムを読出して処理手段により必要な処理を
行なわせることができるのである。そして、条件分岐が
含まれているマイクロプログラム処理を行なう場合には
、マイクロプログラムメモリから読出されたデータおよ
び処理手段から出力されるデータをデータ合成手段に供
給することにより、マイクロプログラムメモリからの読
出しデータの一部が置換されたデータを生成し、データ
保持手段から供給されるデータに代えて上記置換された
データをシーケンサに供給するだけでよく、置換された
データに基づいてシーケンサが、条件に基づいて定まる
処理のためのマイクロプログラムに対応するアドレスを
出力するので、条件分岐のために必要とされていた判別
処理を行なう必要がなくなり、所定の処理が行なわれた
後、直ちに該当する処理のためのマイクロプログラムを
読出して実行することができ、この結果、条件分岐のた
めに必要な所要時間を著しく短縮することができる。

そして、処理手段がデータ処理手段、周辺機器制御手段
の少なくとも一方を含んでいる場合には、含まれている
手段による処理に基づく条件分岐を著しく短時間で行な
うことができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第１図はこの発明の条件分岐装置を組込んだマイクロプ
ロセッサの一実施例を示すブロック図であり、選択的に
動作させられるバスドライバ（１）　（２）と、バスド
ライバ（１）（２１から供給されるデータに基づいて所
定のアドレスを出力するシーケンサ（３）と、シーケン
サ（３）から出力されるアドレスに基づいて所定のマイ
クロプログラムが読出されるマイクロプログラムメモリ
（４）と、マイクロプログラムメモリ（４）から読出さ
れたマイクロプログラムに基づいて所定の演算を行なう
演算器（５）とを有している。

さらに詳細に説明すると、上記バスドライバ（１）（２
）はマイクロプログラムメモリ（４）から読出されるマ
イクロプログラムに基づいて動作が制御されるものであ
り、選択された一方のバスドライバからデータをシーケ
ンサ（３）に供給するようにしている。

そして、バスドライバ（１）はマイクロプログラムによ
り指定されたデータを一時的に保持し、所定のタイミン
グで保持データを全てシーケンサ（３月こ供給する。逆
に、上記バスドライバ（２）は、マイクロプログラムに
より指定されたデータおよび演算器（５）から出力され
る演算結果データの一部を入力として前者のデータの一
部を後者のデータで置換し、置換されたデータを一時的
に保持し、所定のタイミングで保持データを全てシーケ
ンサ（３）に供給する。

上記シーケンサ（３）は人力データに対応させて予め出
力すべきアドレスが設定されているものであり、上記マ
イクロプログラムメモリ（４）はアドレスが供給される
ことにより予め設定されているマイクロプログラムが読
出されるものであり、演算器（９は供給されるマイクロ
プログラムに基づいて定まる所定の演算を行なって演算
結果データを出力するものである。

上記の構成のマイクロプログラムプロセッサの動作は次
のとおりである。

条件分岐を含まない一連のマイクロプログラムを実行す
る場合には、第２図Ａ中ステップ■で示すように、シー
ケンサ（３）から所定のアドレスが出力されるので、ス
テップ■においてマイクロプログラムメモリ（４）から
所定のマイクロプログラムが読出され、各部の動作が規
定される。即ち、条件分岐を行なわないのであるからバ
スドライバ（１）のみが開かれ、バスドライバ（２）が
閉じられ、演算器（５）はマイクロプログラムにより定
められた所定の演算を行なうべく動作が制御される。そ
して、ステップ■において、マイクロプログラムメモリ
（４）から読出されるマイクロプログラムにより、バス
ドライバ（１）を通してシーケンサ（３）に所定の制御
データが供給されるので、ステップ■においてシーケン
サ（３）から次のマイクロプログラムに対応するアドレ
スデータが出力され、その後、ステップ■以下の処理を
反復する。

条件分岐を実行する場合には、第２図Ｂ中ステップ■で
示すように、シーケンサ（３）から所定のアドレスが出
力されるので、ステップ■においてマイクロプログラム
メモリ（４）から所定のマイクロプログラムが読出され
、各部の動作が規定される。

即ち、条件分岐を行なうのであるからバスドライバ■の
みが開かれ、バスドライバ（１）が閉じられ、演算器（
５）はマイクロプログラムにより定められた条件判定の
ための所定の演算を行なうべく動作が制御される。そし
て、ステップ■において演算器（５）から演算結果の種
別を示す識別データが出力される。さらに、ステップ■
において、マイクロプログラムメモリ（４）から読出さ
れるマイクロプログラムによりバスドライバ（りに対し
て所定の制御データがバスドライバ（２）に供給される
とともに、演算器（５）から識別データがバスドライバ
■に供給されることにより、制御データの一部を識別デ
ータで置換した新たな制御データがバスドライバ（２）
において生成され、−時的に保持される。その後は、ス
テップ■においてバスドライバ（りから新たな制御デー
タがシーケンサ（３）に供給されるので、ステップ■に
おいてシーケンサ（３）から条件分岐先のマイクロプロ
グラムに対応するアドレスが出力され、ステップ■にお
いて条件分岐先の一連のマイクロプログラム動作が行な
われる。尚、条件分岐先の一連のマイクロプログラムに
ついては、条件分岐が存在していない部分は第２図Ａに
基づく処理が、条件分岐がさらに存在している部分は第
２図Ｂに基づく処理がそれぞれ選択される。

以上の説明から明らかなように、ハードウェア的には単
にバスドライバ（２）を追加しただけであるが、実際に
条件分岐処理を行なわせる場合には、演算結果を判定す
るためのマイクロプログラムは全く不要となり、バスド
ライバ（２）で制御データの一部を置換して新たな制御
データを生成し、新たな制御データに基づくマイクロプ
ログラム処理を行なうだけでよいから、条件分岐処理に
必要な所要時間を著しく短縮することができる。

具体的には、例えばａ−ｂの演算結果が負である場合と
負でない場合とで互に異なる処理Ａ、　　Ｂを実行する
条件分岐について説明すると、シーケンサ（３）からａ
−ｂの演算を行なうマイクロプログラムに対応するアド
レスが出力されるので、マイクロプログラムメモリ（４
）から読出されたマイクロプログラムに基づいて演算器
（５）においてａ−ｂの演算を行ない、演算結果が負の
場合には１”の識別データを、負でない場合には“０″
の識別データを出力する。また、上記読出しマイクロプ
ログラムにより指定された制御データが１６進数で“Ａ
ＡＡＡ”に設定されていれば、バスドライバ■で制御デ
ータの一部が置換される関係上、演算結果が負の場合に
は“ＡＡＡＢ”　（第３図Ａ参照）の制御データが、負
でない場合には“ＡＡＡＡ”（第３図Ｂ参照）の制御デ
ータがそれぞれ生成され、生成された何れかの制御デー
タに基づいてシーケンサ（３）からアドレスを出力し、
アドレスに基づいてマイクロプログラムメモリ（４）か
らマイクロプログラムを読出すこことにより、直ちに条
件に対応する処理を行なわせることができる。また、以
上の説明から明らかなように、判定動作を行なわせるた
めのマイクロプログラムが不要になるので、マイクロプ
ログラムメモリの容量を小さくすることができる。

尚、以上には大小判別に基づく条件分岐についてのみ説
明したが、一致判定に基づく条件分岐にも同様に適用で
きるほか、オーバーフローに基づく条件分岐等にも同様
に適用することができる。

〈実施例２〉 第４図は演算結果のみならずフレームメモリの状態によ
っても条件分岐を行なわせるようにした実施例を示すブ
ロック図であり、上記実施例と異なる点は、フレームメ
モリ（図示せず）がビジーであるか否かを示すビジーフ
ラグ（ＦＭＢＳＹ）およびグランド信号（ＧＮＤ）が演
算結果識別データ（ＹＤ　１５）に加えてバスドライバ
（２）に供給し、制御データの下位３ビットをビジーフ
ラグ（ＦＭＢＳＹ）　、演算結果識別データ（ＹＤｌ、
５）およびグランド信号（ＧＮＤ）で置換するようにし
た点のみである。

この実施例において実行されるマイクロプログラムを例
えば次のとおり設定している場合に基づいて説明する。

ＬＹＭＯ２：ＥＱＵ　　Ｓ ０　　　　　　　ＲＰＣＴ　　ＬＹＭＯ２＆　　ＴＯＲ
Ｉ＆　　５ＣＰＵ ＆　　ＹＡＣＮＴ 、　　ＩＮＣＤ Ｉ　　　　　　　ＲＴＮ　　　＆Ｎ０Ｐ１１６　　　；
Ｖ、ＴＯＲＡＡ、ＡＤＤ、ｌＮＣ２ ＆　　ＰＲＷＴ　　＆　　ＸＡＣＮＴ ＆　　ＭＵＬＴＩ ＞−ＯＡＮＤ　　ＮＯＴ　　ＥＮＤ ＤＲＡＷ　　ＥＮＤ ２　　　　　　ＲＰＣＴ　ＬＹＭＯ２＆　ＴＯＩ？Ｉ　
　Ｗ、ＴＯＲＡＡ、ＡＤＤ、ＩＮｃＩ＆　　５ＣＰＵ　
　＆　　ＰＲＷＴ　　＆　　ＹＡＣＮＴ＆　　ＭＬＩ［
、Ｔ１ 、　　ＩＮｃＤ　　＜ＯＡＮＤ　　ＮＯＴ　　ＥＮＤ３
　　　　　　ＲＴＮ　　　＆　Ｎ０ＰＩＩＢ　　；　　
ＤＲＡＷ　ＥＮＤ４　　　　　　ＣＪＰ　　＄　＆　Ｃ
０ＮＤ　　ＦＭＢＳＹ　　＆　　Ｎ０ｐＨＢ；　　ＭＩ
ＥＭＯＲＹ　　ＷＡＩＴ ５　　　　　　ＪＰＬ　ＬＹＭＯ２＆　５ＯＮＲＷ、Ｍ
ＯＶＢ、ＳＯＡ、ＮＲＹ＆　　５ＣＰＵ　　＆　　ＭＵ
ＬＴＩ ６　　　　　　ＣＪＰ　ｇ　＆　Ｃ０ＮＤ　ＦＭＢＳＹ
　＆　Ｎ０Ｐ１１Ｇ、ＭＥＭＯＲＹ　　ＷＡＩＴ ７　　　　　　ＪＰＬ　ＬＹＭＯ２＆　５ＯＮＲＷ、Ｍ
ＯＶＥ、ＳＯＡ、ＮＲＹ＆　　５ＣＰＵ　　＆　　ＭＵ
ＬＴＩ 但し、ＲＰＣＴ　ＬＹＭＯ２はシーケンサ（３）に予め
設定されている回数、ＬＹＭＯ２までループすることを
指示し、ＴＯＲＩ　Ｖ、ＴＯＩ？ＡＡ、ＡＤＤ、ｌＮＣ
２は演算器（５）ノ内部のアキュムレータＨＪＣ２に“
１”を加算することを指示し、５ｃｐｕはデータ授受用
バスへ演算器（５）がらデータを出力することを指示し
、ＦＩ？ＶＴはフレームメモリにピクセルを書込むこと
を指示し、ＸＡＣＮＴ　、　ＹＡＣＮＴはそれぞれＸア
ドレス、ｙアドレスをカウントアツプすることを指示し
、ＭＵＬＴＩは高速分岐を行なうことを指示し、ＲＴＮ
はサブルーチンから抜けることを指示し、ＣＪＰ　Ｓ　
＆　Ｃ０ＮＤ　ＰＭＢＳＹはビジーフラグ（ＦＭＢＳＹ
）がキャンセルされるまでここでループすることを指示
し、Ｎ０Ｐ１１Ｂは演算器（５）が何もしなイコとを指
示し、ＪＰＬ　ＬＹＭＯ２ハＬＹＭＯ２１：ジャンプす
ルコとを指示し、５ＯＮＲＷ、ＭＯＶＢ、ＳＯＡ、ＮＲ
Ｙは演算器（５）の内部のアキュムレータの内容をデー
タ授受用バスに出力することを指示している。

上記プログラムの０行目が演算コマンドであり、演算結
果により演算結果識別データ（ＹＤ　１５）が出力され
るので、制御データの下位２ビット目が（ＹＤ　１５）
により置換され、また、この時点におけるフレームメモ
リの状態、即ち、ビジーフラグ（ＦＭＢＳＹ）により制
御データの下位３ビット目が置換される。

したがって、ビジーフラグ（ＦＭＢＳＹ）が“０”で演
算結果識別データ（ＹＤ　１５）が“１″であれば新た
な制御データの下位３ビットが“０１０“となり２行目
にジャンプする。逆に、ビジーフラグ（ＦＭＢＳＹ）が
“０“で演算結果識別データ（ＹＤ　１５）が“０″で
あれば新たな制御データの下位３ビットがｏｏｏ“とな
り０行目にジャンプする。

また、ビジーフラグ（ＦＭＢＳＹ）７＞＜１″で演算結
果識別データ（ＹＤ　１５）が“１”であれば新たな制
御データの下位３ビットが“１１０“となり６行目にジ
ャンプする。逆に、ビジーツーフグ（ＦＭＢＳＹ）が“
１″で演算結果識別データ（ＹＤ１５）が“０”であれ
ば新たな制御データの下位３ビットが“１００　“とな
り４行目にジャンプする。

以上の説明から明らかなように、特別な判定プログラム
を実行することなく４種類の条件分岐を簡単に行なうこ
とができる。

〈実施例３〉 第５図はさらに他の実施例を示すブロック図であり、第
４図の実施例と異なる点は、演算器（５）がら出力され
る演算結果識別データ（ＹＤ１５）およびビジーフラグ
（ＦＭＢＳＹ）をデータ読出し用のアドレスとしてメモ
リ（６）に倶給している点、メモリ（６）が演算結果識
別データ（ＹＤ１５）およびビジーフラグ（ＦＭＢＳＹ
）の内容の組合せに基づいて定まる所定のデータを有し
ている点およびメモリ（６）からの読出しデータに基づ
いてバスドライバ（２）においてデータの置換を行なう
点のみである。

したがって、この実施例においては、演算結果識別デー
タ（ＹＤ　１５）およびビジーフラグ（ＦＭＢＳＹ）に
基づいて直接制御データの一部が置換されるのではない
が、上記データの組合せに基づいて定まるデータに基づ
いて制御データが置換されるのであるから、一部のデー
タが置換された新たな制御データに基づく処理を行なう
ことにより、特別に判定動作を行なうことなく条件分岐
を達成することができる。特にこの実施例の場合には、
メモリ（６）に格納しておくデータによって所望のビッ
ト数の置換を行なわせることができ、または所望の位置
のデータを置換させることができるので、メモリ（６）
に格納しておくデータを変化させるだけで種々のマイク
ロプログラムプロセッサに適用することができる。

尚、この発明は上記の実施例に限定されるものではなく
、例えば、複数個の演算結果識別データのみにより制御
データの一部を置換することが可能であるほか、複数個
の入出力デバイスの状態を示す状態信号のみにより制御
データの一部を置換することが可能であり、さらに、任
意の複数個のデータにより制御データの一部を置換する
ことが可能であるほか、置換するためのデータが１種類
だけであってもよく、その他、この発明の要旨を変更し
ない範囲内において種々の設計変更を施すことが可能で
ある。

〈発明の効果〉 以上のように第１の発明は、所定の動作を行なった後、
直ちに、条件分岐のための判別処理が行なわれた場合に
選択される、処理のためのマイクロプログラムを得てそ
の後の処理を行なわせることができ、条件分岐のための
所要時間を著しく短縮することができ、しかもマイクロ
プログラムメモリの容量を削減することができるという
特有の効果を奏する。

第２の発明は、入出力機器等の状態に基づく条件分岐を
著しく短い所要時間で実行させることができるという特
有の効果を奏する。

第３の発明は、演算結果に基づく条件分岐を著しく短い
所要時間で実行させることができるという特有の効果を
奏する。

第４の発明は、条件分岐のために必要とされていた判別
処理を行なう必要がなくなり、所定の処理が行なわれた
後、直ちに該当する処理のためのマイクロプログラムを
読出して実行することができ、条件分岐のために必要な
所要時間を著しく短縮することができ、しかもマイクロ
プログラムメモリの容量を削減することができ、さらに
構成の複雑化を必要最少限に抑制することができるとい
う特有の効果を奏する。

第５の発明は、含まれている手段による処理に基づく条
件分岐を著しく短時間で行なうことができ、上記手段を
追加することにより簡単に条件の増加に対処することも
できるという特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の条件分岐装置を組込んだマイクロプ
ロセッサの一実施例を示すブロック図、第２図Ａは条件
分岐が存在しない場合の動作を説明するフローチャート
、 第２図Ｂは条件分岐を実行する場合の動作を説明するフ
ローチャート、 第３図Ａ、Ｂはそれぞれ一部が置換された制御データの
一例を示す図、 第４図は演算結果のみならずフレームメモリの状態によ
っても条件分岐を行なわせるようにした実施例を示すブ
ロック図、 第５図はさらに他の実施例を示すブロック図、第６図は
マイクロプログラムプロセッサの従来例を示すブロック
図、 第７図は従来のマイクロプロセッサの動作を説明するフ
ローチャート。

Claims (1)

1. 【特許請求の範囲】 １、供給されたデータに基づいてシーケンサ（３）から
   アドレスを出力し、アドレスに基づいてマイクロプログ
   ラムメモリ（４）からマイクロプログラムを読出して所
   定の動作を行なわせるマイクロプログラムプロセッサに
   おいて、 所定の動作を行なった場合にシーケンサ（３）に与えら
   れるデータの一部を、所定の動作を行なった時点におけ
   る状態データ（ＦＭＢＳＹ）（ＹＤ１５）で置換し、一
   部が置換されたデータに基づいてシーケンサ（３）から
   アドレスを出力し、アドレスに基づいてマイクロプログ
   ラムメモリ（４）からマイクロプログラムを読出すこと
   を特徴とするマイクロプログラムにおける条件分岐方法
   。 ２、置換されるデータがマイクロプログラムにより設定
   されるデータであるとともに、状態データ（ＦＭＢＳＹ
   ）が周辺機器の状態を示す少なくとも１ビットのデータ
   である上記特許請求の範囲第１項記載のマイクロプログ
   ラムにおける条件分岐方法。 ３、置換されるデータがマイクロプログラムにより設定
   されるデータであるとともに、状態データ（ＹＤ１５）
   が演算結果を示す少なくとも１ビットのデータである上
   記特許請求の範囲第１項記載のマイクロプログラムにお
   ける条件分岐方法。 ４、データ保持手段（１）から供給されたデータに基づ
   いてアドレスを出力するシーケンサ（３）と、アドレス
   に基づいてマイクロプログラムが読出されるマイクロプ
   ログラムメモリ（４）と、読出されたマイクロプログラ
   ムに基づいて所定の動作を行なう処理手段（５）とを含
   むマイクロプログラムプロセッサにおいて、マイクロプ
   ログラムメモリ（４）から読出されたデータおよび処理
   手段（５）から出力されるデータを入力として読出しデ
   ータの一部が置換されたデータを生成し、シーケンサ（
   ３）に供給するデータ合成手段（２）を有していること
   を特徴とするマイクロプログラムにおける条件分岐装置
   。 ５、処理手段（５）がデータ処理手段、周辺機器制御手
   段の少なくとも一方を含んでいる上記特許請求の範囲第
   ４項記載のマイクロプログラムにおける条件分岐装置。