JPH0246752A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0246752A JPH0246752A JP63198323A JP19832388A JPH0246752A JP H0246752 A JPH0246752 A JP H0246752A JP 63198323 A JP63198323 A JP 63198323A JP 19832388 A JP19832388 A JP 19832388A JP H0246752 A JPH0246752 A JP H0246752A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element mounting
- mounting part
- semiconductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000011347 resin Substances 0.000 title abstract description 8
- 229920005989 resin Polymers 0.000 title abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000000853 adhesive Substances 0.000 abstract description 9
- 239000006023 eutectic alloy Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 4
- 238000013007 heat curing Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関する。
従来の技術を図面を用いて説明する。
第４図は従来のリードフレームの一例の平面図、第５図
は従来の樹脂封止型半導体装置の一例の断面図である。
は従来の樹脂封止型半導体装置の一例の断面図である。
第４図に示すように、リードフレームは、中央の素子搭
載部３の近傍に内部リード１、外部り−ド６が設けられ
、吊りリード４、タイバー９、フレーム１０で支持され
る。
載部３の近傍に内部リード１、外部り−ド６が設けられ
、吊りリード４、タイバー９、フレーム１０で支持され
る。
第５図に示すように、半導体素子２を素子搭載部３に搭
載し、半導体素子２の電極部と内部リードｌとを金属細
線５にて接続し、樹脂７にて封止した後に外部リード６
を成形して完成する。
載し、半導体素子２の電極部と内部リードｌとを金属細
線５にて接続し、樹脂７にて封止した後に外部リード６
を成形して完成する。
なお、半導体素子２をリードフレームの素子搭載部３に
搭載する方法としては、接着剤を素子搭載部３に塗布し
、その上に半導体素子２を搭載し、その後加熱すること
によりこの接着剤を硬化させる方法、あるいは素子搭載
部３に金めつきを施し、その上に半導体素子２を搭載し
、その後加熱することにより金とシリコンとの共晶合金
を生成させる方法が一般的である。
搭載する方法としては、接着剤を素子搭載部３に塗布し
、その上に半導体素子２を搭載し、その後加熱すること
によりこの接着剤を硬化させる方法、あるいは素子搭載
部３に金めつきを施し、その上に半導体素子２を搭載し
、その後加熱することにより金とシリコンとの共晶合金
を生成させる方法が一般的である。
上述した従来の技術では、半導体素子を素子搭載部に搭
載する際に、接着剤を用いる方法、共晶合金法いずれの
場合でもリードフレームを加熱しなければならず、この
加熱によって、リードフレームを酸化させてしまうこと
もあり得る。リードフレームが酸化してしまうと、内部
リード１及び吊りリード４と樹脂７との接着力が弱くな
ってしまう。そのため、内部リード１及び吊りリード４
と封止樹止７との界面を伝わって外界より水分等が侵入
し、半導体素子２を劣化させるということがあった。
載する際に、接着剤を用いる方法、共晶合金法いずれの
場合でもリードフレームを加熱しなければならず、この
加熱によって、リードフレームを酸化させてしまうこと
もあり得る。リードフレームが酸化してしまうと、内部
リード１及び吊りリード４と樹脂７との接着力が弱くな
ってしまう。そのため、内部リード１及び吊りリード４
と封止樹止７との界面を伝わって外界より水分等が侵入
し、半導体素子２を劣化させるということがあった。
また、接着剤を加熱して硬化させる際にはガスが発生す
る。このガスが第５図に示す半導体素子２の電極部及び
内部リード１の表面に付着すると、半導体素子２の電極
部と内部リード１とを金属細線５にて接続する際に接続
強度が不十分になってしまうこともある。
る。このガスが第５図に示す半導体素子２の電極部及び
内部リード１の表面に付着すると、半導体素子２の電極
部と内部リード１とを金属細線５にて接続する際に接続
強度が不十分になってしまうこともある。
一方、金とシリコンの共晶合金を生成するためには、３
９０℃以上の高温で加熱しなければならず、この高温の
ために内部リードが変形してしまうこともある。内部リ
ードが変形すると、隣接する内部リードが短絡したり、
半導体素子の電極部と内部リードとを金属細線にて接続
する際に、内部リードの正確な位置に金属細線が接続さ
れなかったりするという問題が起こり得る。
９０℃以上の高温で加熱しなければならず、この高温の
ために内部リードが変形してしまうこともある。内部リ
ードが変形すると、隣接する内部リードが短絡したり、
半導体素子の電極部と内部リードとを金属細線にて接続
する際に、内部リードの正確な位置に金属細線が接続さ
れなかったりするという問題が起こり得る。
また、この高温のために、素子搭載部が変形し、共晶合
金が生成しないこともある。さらに、３９０℃の高温が
半導体素子に悪影響を与えることもあり得る。
金が生成しないこともある。さらに、３９０℃の高温が
半導体素子に悪影響を与えることもあり得る。
本発明は、素子搭載部に半導体素子が搭載され、前記素
子搭載部の近傍にリードが配置され、前記半導体素子の
電極と前記リードとが金属細線で結線され、前記半導体
素子と金属細線とリードの一部とが樹脂封止されて成る
樹脂封止型半導体装置において、前記素子搭載部に少く
とも一つの穴を設けたものである。
子搭載部の近傍にリードが配置され、前記半導体素子の
電極と前記リードとが金属細線で結線され、前記半導体
素子と金属細線とリードの一部とが樹脂封止されて成る
樹脂封止型半導体装置において、前記素子搭載部に少く
とも一つの穴を設けたものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例に使用するリードフレー
ムの平面図、第２図は本発明の第１の実施例の断面図で
ある。
ムの平面図、第２図は本発明の第１の実施例の断面図で
ある。
第１図に示すように、リードフレームの素子搭載部３に
穴８をあける。第２図に示すように、半導体素子２を素
子搭載部３に搭載し、素子搭載部３の穴８より半導体素
子２を矢印１１で示すように真空にて吸着する。この状
態で半導体素子２の電極部と内部リード１とを金属細線
５にて接続する。金属細線５による接続が完了したなら
ば真空吸引で解除する。その後、封止樹止にて封止する
。
穴８をあける。第２図に示すように、半導体素子２を素
子搭載部３に搭載し、素子搭載部３の穴８より半導体素
子２を矢印１１で示すように真空にて吸着する。この状
態で半導体素子２の電極部と内部リード１とを金属細線
５にて接続する。金属細線５による接続が完了したなら
ば真空吸引で解除する。その後、封止樹止にて封止する
。
第３図（ａ）、（ｂ）は本発明の第２の実施例に使用す
るリードフレームの素子搭載部及びＡ−Ａ′線断面図で
ある。
るリードフレームの素子搭載部及びＡ−Ａ′線断面図で
ある。
本実施例は、リードフレームの素子搭載部３の周囲が高
くなっている外は第１の実施例と同じである。半導体素
子２を穴８のあいた素子搭載部３に搭載し、素子搭載部
３の穴８より素子２を真空にて吸着する。その後、第１
の実施例と同様にして、金属細線接続、樹脂封止を行う
。
くなっている外は第１の実施例と同じである。半導体素
子２を穴８のあいた素子搭載部３に搭載し、素子搭載部
３の穴８より素子２を真空にて吸着する。その後、第１
の実施例と同様にして、金属細線接続、樹脂封止を行う
。
以上説明してきたように、本発明によれば、次の効果が
得られる。
得られる。
（１）従来の技術では素子搭載の際に必要であった接着
剤の加熱硬化あるいは共晶合金生成のための加熱が不要
となり、リードフレームが酸化することがなくなるなめ
、半導体製品の品質が向上する。
剤の加熱硬化あるいは共晶合金生成のための加熱が不要
となり、リードフレームが酸化することがなくなるなめ
、半導体製品の品質が向上する。
（２）接着剤加熱時に発生するガスが、半導体素子の電
極部及び内部リード表面に付着し、半導体素子の電極部
と内部リードとを金属細線で接続する際に接続強度が不
十分になってしまうという゛問題も全なく起こらずに済
む。
極部及び内部リード表面に付着し、半導体素子の電極部
と内部リードとを金属細線で接続する際に接続強度が不
十分になってしまうという゛問題も全なく起こらずに済
む。
（３）従来の共晶合金法では、共晶合金を生成するため
に３９０℃以上の高温で加熱する必要があったが、本発
明ではその必要はなく、高熱による内部リードの変形も
なくなり、半導体素子の電極部と内部リードとを金属細
線にて接続する際の歩留りが向上する。
に３９０℃以上の高温で加熱する必要があったが、本発
明ではその必要はなく、高熱による内部リードの変形も
なくなり、半導体素子の電極部と内部リードとを金属細
線にて接続する際の歩留りが向上する。
（４）素子搭載設備と金属細線接続設備を一体化するこ
とができ、半導体装置製造工場の面積削除をも図れる。
とができ、半導体装置製造工場の面積削除をも図れる。
第１図は本発明の第１の実施例に使用するリードフレー
ムの平面図、第２図は本発明の第１の実施例の断面図、
第３図＜ａ）、（ｂ）は本発明の第２の実施例に使用す
るリードフレームの素子搭載部の平面図及びＡ−Ａ’線
断面図、第４図は従来のリードフレームの一例の平面図
、第５図は従来の樹脂封止型半導体装置の一例の断面図
である。 １・・・内部リード、２・・・半導体素子、３・・・素
子搭載部、４・・・吊りリード、５・・・金属細線、６
・・・外部リード、７・・・樹脂、８・・・穴、９・・
・タイバー、１０・・・フレーム。
ムの平面図、第２図は本発明の第１の実施例の断面図、
第３図＜ａ）、（ｂ）は本発明の第２の実施例に使用す
るリードフレームの素子搭載部の平面図及びＡ−Ａ’線
断面図、第４図は従来のリードフレームの一例の平面図
、第５図は従来の樹脂封止型半導体装置の一例の断面図
である。 １・・・内部リード、２・・・半導体素子、３・・・素
子搭載部、４・・・吊りリード、５・・・金属細線、６
・・・外部リード、７・・・樹脂、８・・・穴、９・・
・タイバー、１０・・・フレーム。
Claims (1)
- 素子搭載部に半導体素子が搭載され、前記素子搭載部の
近傍にリードが配置され、前記半導体素子の電極と前記
リードとが金属細線で結線され、前記半導体素子と金属
細線とリードの一部とが樹脂封止されて成る樹脂封止型
半導体装置において、前記素子搭載部に少くとも一つの
穴を設けたことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198323A JPH0246752A (ja) | 1988-08-08 | 1988-08-08 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198323A JPH0246752A (ja) | 1988-08-08 | 1988-08-08 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246752A true JPH0246752A (ja) | 1990-02-16 |
Family
ID=16389200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198323A Pending JPH0246752A (ja) | 1988-08-08 | 1988-08-08 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246752A (ja) |
-
1988
- 1988-08-08 JP JP63198323A patent/JPH0246752A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH0582977B2 (ja) | ||
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| JPH0246752A (ja) | 樹脂封止型半導体装置 | |
| JPS6124261A (ja) | リ−ドフレ−ム | |
| JP2600617B2 (ja) | 半導体装置およびその製造方法 | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JP2679848B2 (ja) | 半導体装置 | |
| JPH10340933A (ja) | 半導体装置の製造方法 | |
| JP2700434B2 (ja) | 半導体装置 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH09134929A (ja) | 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH02246143A (ja) | リードフレーム | |
| JPH0397249A (ja) | 半導体装置の製造方法 | |
| JPH11162998A (ja) | 半導体装置およびその製造方法 | |
| JPH03284868A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH02156559A (ja) | 混成集積回路 | |
| JPH05198727A (ja) | 半導体装置 | |
| JPH04290254A (ja) | 半導体装置用リードフレーム |