JPH0241542A - 通信プロセッサのバス異常検出処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 下位装置から収集したデータ情報を上位装置へと伝送す
る通信プロセッサのバス異常検出処理方式に関し、 通信プロセッサのバス上のデータに異常があるときに、
上位装置に誤ったデータが送信されないようにすること
を目的とし、 下位装置からのデータを受信処理する受信データユニッ
トと、この受信されたデータを上位装置に送信処理する
送信データユニットと、受信データユニットから送信デ
ータユニットへのデータの受け渡しを実行する主データ
ユニットとからなる通信プロセッサにおいて、送受信デ
ータユニットが備えるローカルバス上のデータの異常状
態を検出するローカルバス異常検出回路と、主データユ
ニ７）が備えるシステムバス上のデータの異常状態を検
出するシステムバス異常検出回路と、バス異常検出回路
が異常状態を検出したときに、ローカルバスとシステム
バスとの間のデータ転送処理を実行するデータ転送処理
装置の駆動を直ちに停止させるデータ転送処理装置停止
回路とを備えるよう構成する。

（産業上の利用分野） 本発明は、下位装置から収集したデータ情報を上位装置
へと伝送する通信プロセッサのバス異常検出処理方式に
関するものである。

通信プロセッサは、低速回線を介して多数の下位装置か
らデータを収集するとともに、この収集したデータを組
み直して、高速回線を介して上位装置に送信するよう処
理することになる。このような処理を実行する通信プロ
センサでは、誤ったデータが上位装置に送信されないよ
うにする機能を具備させていく必要があるとともに、こ
の機能の実行に際して、本来の処理であるデータの高速
送信処理を害することのないようにしていく必要がある
。

［従来の技術］ 通信プロセッサは、自らの処理の実行のために、下位装
置からのデータを受信処理する受信データユニットと、
この受信されたデータを上位装置に送信処理する送信デ
ータユニットと、受信データユニットから送信データユ
ニントへのデータの受け渡しを実行する主データユニッ
トとを備えるよう構成するとともに、これらのユニット
間でのデータ転送をＤＭＡを使って実行するという構成
をとることになる。このように構成される通信プロセッ
サでは、従来、パリティチエツクやＥＣＣエラーチエツ
ク等により、送受信データユニットや主データユニット
のバス上のデータの異常を検出したときには、割り込み
信号であるＮＭＩ信号を使って、送受信データユニット
や主データユニットのＣＰＵに対してその旨を通知する
よう処理していた。そして、この異常検出通知を受け取
ると、ＣＰＵは、プログラムによりバス異常の原因解析
を実行するとともに、対応処理を実行するという方式を
採っていたのである。

〔発明が解決しようとする課題〕

しかしながら、このような従来技術によるならば、ＣＰ
ＵがＤＭＡのデータ転送終了後にバス異常の解析対応処
理に入ることから、送信データユニットから上位装置に
対して、誤ったデータが送信されてしまうという恐れが
あった。しかも、ＣＰＵがバス異常の原因解析をしてい
る間に、プログラムやソースコードの破壊等といったよ
うな重大なｔｉ害をシステムに対して与えてしまうとい
う可能性もあったのである。

本発明はかかる事情に鑑みてなされたものであって、通
信プロセッサのバス上のデータに異常があるときに、上
位装置に対して誤ったデータが送信されないようにする
とともに、システムに対して重大な損害を与えることの
ない通信プロセッサのバス異常検出処理方式の提供を目
的とするものである。

〔課題を解決するための手段］ 第１図は本発明の原理構成図である。

図中、１は通信プロセッサであって、低速回線を介して
多数の下位装置からデータ情報を収集するとともに、収
集したデータ情報を組み直して、高速回線を介して上位
装置に送信するよう処理するもの、２は下位装置、３は
通信プロセッサ１と下位装置２とを結ぶ低速回線、４は
上位装置、５は通信プロセッサ１と上位装置４とを結ぶ
高速回線である０通信プロセッサｌは、受信データユニ
ット１０と、送信データユニント２０と、主データユニ
ット３０とから構成される。受信データユニット１０は
、下位装置２から送られてくるデータを受信し、送信デ
ータユニット２０は、受信データユニット１０の受信し
たデータを高速回線用に組み直して上位装置４に送信し
、主データユニット３０は、受信データユニットＩＯか
ら送信データユニット２０へのデータの受け渡しを実行
する。１１．１２．１３．１４．１５．１６は、それぞ
れ受信データユニッ１−１０の備えるローカルＣＰＵ、
ローカルＲＡＭ、　ローカルバス、データ転送処理装置
、ローカルバス異常検出回路、データ転送処理装置停止
回路である。このデータ転送処理装置１４は、ローカル
バス１３と主データユニット３０の備えるシステムバス
３３との間のデータ転送処理を実行し、ローカルバス異
常検出回路１５は、ローカルバス１３上のデータの異常
を検出し、データ転送処理装置停止回路１６は、データ
転送処理装置１４の駆動を停止する処理を実行する。２
１．２２．２３．２４．２５．２６は、それぞれ送信デ
ータユニット２０の備えるローカルＣＰＵ、ローカルＲ
ＡＭ、ローカルバス、データ転送処理装置、ローカルバ
ス異常検出回路、データ転送処理装置停止回路である。

このデータ転送処理装置２４は、ローカルバス２３と主
データユニット３０の備えるシステムバスとの間のデー
タ転送処理を実行し、ローカルバス異常検出回路２５は
、ローカルバス２３上のデータの異常を検出し、データ
転送処理装置停止回路２６は、データ転送処理装置２４
の駆動を停止する処理を実行する。３１．３２．３３．
３５は、それぞれ主データユニット３０の備えるメイン
ＣＰＵ、システムＲＡＭ、システムバス、システムバス
異常検出回路である。システムバス異常検出回路３５は
、システムバス３３上のデータの異常を検出する。

〔作用〕

本発明では、データ転送処理装置停止回路１６２６は、
ローカルバス異常検出回路１５．２５及びシステムバス
異常検出回路３５の内の１つが異常状態を検出したとき
には、対応するデータ転送処理袋Ｈ１４，２４の駆動を
直ちに停止させるよう処理する。

このように、本発明では、バス異常が発生したときに、
ハードウェア回路に従って直ちにデータ転送処理装置の
駆動を停止させるので、誤ったデータが転送されてしま
うことがなくなる。これから、上位装置に対して誤った
データが送信されないようになるとともに、システムに
対して重大な損害を与えることがないのである。

〔実施例〕

以下、実施例に従って本発明の詳細な説明する。

第２図に、通信プロセッサｌの使用状態を説明するため
の説明図を示す、この図に示すように、通信プロセッサ
１は、複数の下位装置２で収集されたデータを例えばＣ
ＤＴのような低速の伝送手順で受け取るとともに、これ
らのデータを例えばＨＤＬのような高速の伝送手順に組
み直して、上位装置４へと送信するよう処理するもので
ある。

この処理の実行のために、通信プロセッサ１は、下位装
置２からのデータを受信処理する受信データユニットｌ
Ｏと、この受信されたデータを上位装置４に送信処理す
る送信データユニット２０と、受信データユニットｌＯ
から送信データユニット２０へのデータの受け渡しを実
行する主データユニット３０とを備えるよう構成すると
ともに、ＤＭＡを使って、受信データユニット１０から
主データユニット３０へのデータ転送と、主データユニ
ット３０から送信データユニット２０へのデータ転送を
実行するよう構成する。

第３図に、本発明に係る通信プロセッサ１の実施例構成
図を示す０図中、第１図で説明したものと同一のものに
ついては、同一の記号で示しである。この図では、受信
データユニット１０と主データユニット３０のシステム
バス３３との関係で本発明の実施例を開示したが、送信
データユニット２０と主データユニット３０のシステム
バス３３との関係での実施例の構成も、基本的に変わる
ところはない。

図中の１４ａは、第１図のデータ転送処理装置１４に相
当するＤＭＡコントローラ、１６ａは、第１図のデータ
転送処理装置停止回路１６に相当するＤＭＡ停止回路で
ある。このＤＭＡ停止回路１６ａは、図に示すように、
第１の切換回路４１、第２の切換回路４２、切換制御回
路４３、第１のＡＮＤゲート４４、第２のＡＮＤゲート
４５及びＯＲゲート４６からなる。

この第１の切換回路４１は、ＤＭＡコントローラ１４ａ
からのバス要求信号をローカルバス１３かシステムバス
３３のいずれかに送り出すべく切り換え処理し、第２の
切換回路４２は、ローカルバス１３とシステムバス３３
から返されるバス使用許可信号を、ＤＭＡコントローラ
１４ａに戻すべく切り換え処理し、切換制御回路４３は
、第１の切換回路４１と第２の切換回路４２の切り換え
処理を制御する。そして、第１のＡＮＤゲート４４は、
システムバス３３側からのバス使用許可信号が戻ってき
ていることを条件に、システムバス異常検出回路３５が
システムバス３３上のデータの異常を検出したときに出
力を送出し、第２のＡＮＤゲート４５は、ローカルバス
側１３からのバス使用許可信号が戻ってきていることを
条件に、ローカルバス異常検出回路１５がローカルバス
１３上のデータの異常を検出したときに出力を送出し、
ＯＲゲート４６は、第１（７）ＡＮＤゲート４４か第２
のＡＮＤゲート４５のいずれかから出力があったときに
、ＤＭＡコンドルーラ１４ａの駆動を停止すべく出力を
送出する。

次に、このように構成される実施例の処理内容について
説明する。

下位装置２からのデータを受信した受信データユニット
１０が、主データユニット３０に対して受信したデータ
を転送するときには、ローカルＣＰＵＩ　１は、ＤＭＡ
コントローラ１４ａに対して起動命令を送出するととも
に、切換制御回路４３を介して、第１及び第２の切換回
路４１．４２をローカルバス１３側に切り換えるよう処
理する。

このようにして起動されるＤＭＡコントローラ１４ａは
、第１の切換回路４１を介してバス要求信号を送出し、
第２の切換回路４２を介してローカルＣＰＵＩ　１から
バス使用許可信号が戻ってきたことを確認すると、ロー
カルＲＡＭ１２に格納されている下位装置２からのデー
タを読み込むよう処理する。この読み込みが終了すると
、ローカルＣＰＵＩ　１は、第１及び第２の切換回路４
１．４２をシステムバス３３側に切り換えるよう処理す
る。続いてＤＭＡコントローラ１４ａは、第１の切換回
路４１を介してバス要求信号を送出し、第２の切換回路
４２を介してメインＣＰＵ３１からバス使用許可信号が
戻ってきたことを確認すると、システムバス３３を介し
て読み込んだデータをシステムＲＡＭ３２に書き込むよ
う処理する。このようにして、データ転送が実現される
ことになる。

このＤＭＡコントローラ１４ａが実行する受信ユニット
ｌＯから主データユニット３０へのデータ転送の処理中
に、ローカルバス異常検出回路１５が転送中のローカル
バス１３上のデータ異常を検出したときには、ＯＲゲー
ト４６からの出力信号で、直ちにＤＭＡコントローラ１
４ａの駆動が停止されるとともに、システムバス異常検
出回路３５が転送中のシステムバス３３上のデータ異常
を検出したときには、同じ＜ＯＲゲート４６からの出力
信号で、直ちにＤＭＡコントローラ１４ａの駆動が停止
されることになる。このように、本発明では、バス異常
を検出したときには、直ちにＤＭＡ停止回路１６ａに従
って、ＤＭＡコントローラ１４ａの駆動を停止するよう
処理するのである。そして、この後、データ異常のあっ
たバス側のＣＰＵが、ＤＭＡコントローラ１４ａのアド
レスレジスタを参照することにより、どのアドレスでバ
ス異常が発生したかの解析を実行し、必要な処理を行う
ことになる。なお、主データユニット３０から送信デー
タユニット２０へのデータ転送処理時におけるバス異常
も、同様に処理されるものである。

本発明と従来技術との差異を明確にするために、本発明
の処理内容のタイムチャートを第４図に、また、従来技
術の処理内容のタイムチャートを第５図に示す。この第
５図のタイムチャートに示すように、従来技術では、デ
ータ転送中に何回もバス異常が発生するようなことがあ
っても、データ転送が終了するまでは、ＣＰＵはバス異
常処理に入ることはなかったのである。

以上図示実施例について説明したが、本発明はこれに限
定されるものではない。例えば、通信プロセッサの備え
る送受信ユニットの数は単数に限られるものではなく、
複数であってもよいのである。また、具体的なバス異常
の検出方法は、パリティチエツクやＥＣＣエラーチエツ
ク等様々なものを用いることができる。

〔発明の、効果〕

このように、本発明によれば、バス異常が発生したとき
に、ハードウェア回路に従うて直ちにデータ転送処理装
置の駆動を停止させるので、誤ったデータが転送されて
しまうことがなくなる。これから、上位装置に対して誤
ったデータが送信されないようになるとともに、システ
ムに対して重大な損害を与えることがないのである。特
に、ＤＭＡ動作が原因でバス異常が発生するときにはそ
の後も連続してバス異常が続くことが多いので、本発明
は有効なものとなる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は通信プロセッサの説明図、 第３図は本発明の通信プロセッサの実施例構成図、 第４図は本発明の処理内容を説明するタイムチャート、 第５図は従来技術の処理内容を説明するタイムチャート
である。 図中、１は通信プロセッサ、２は下位装置、３は低速回
線、４は上位装置、５は高速回線、１０は受信データユ
ニット、１１及び２１はローカルＣＰＵ５１３及び２３
はローカルバス、１４及び２４はデータ転送処理装置、
１５及び２５はローカルバス異常検出回路、工６及び２
６はデータ転送処理装置停止回路、２０は送信データユ
ニット、３０は主データユニット、３１はメインＣＰＵ
、３２はシステムＲＡＭ、３３はシステムバス、３５は
システムバス異常検出回路である。

Claims (1)

1. 【特許請求の範囲】 低速回線（３）を介して下位装置（２）からのデータを
   受信処理する受信データユニット（１０）と、この受信
   データユニット（１０）により受信されたデータを高速
   回線（５）を介して上位装置（４）に送信処理する送信
   データユニット（２０）と、上記受信データユニット（
   １０）から上記送信データユニット（２０）へのデータ
   の受け渡しを実行する主データユニット（３０）とから
   なる通信プロセッサ（１）において、上記受信データユ
   ニット（１０）及び上記送信データユニット（２０）が
   備えるローカルバス（１３、２３）上のデータの異常状
   態をそれぞれ検出するローカルバス異常検出回路（１５
   、２５）と、 上記主データユニット（３０）が備えるシステムバス（
   ３３）上のデータの異常状態を検出するシステムバス異
   常検出回路（３５）と、 上記ローカルバス異常検出回路（１５、２５）及び上記
   システムバス異常検出回路（３５）の内の１つのバス異
   常検出回路が異常状態を検出したときに、ローカルバス
   （１３、２３）とシステムバス（３３）との間のデータ
   転送処理を実行するデータ転送処理装置（１４、２４）
   の駆動を直ちに停止させるデータ転送処理装置停止回路
   （１６、２６）とを備えたことを、特徴とする通信プロ
   セッサのバス異常検出処理方式。