JPH0240218B2 - Josohaisennokeiseihoho - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は上層配線の形成方法に関する。より詳
細には、本発明は、半導体集積回路の多層配線技
術における、特に上層配線のエアブリツジ構造の
新規な形成方法に関する。

従来の技術 近年のLSI技術の進歩は目覚ましく、Si系の半
導体装置は従来では考えられなかつた高速化ある
いは高集積化を成し遂げている。また、GaAsに
代表される化合物半導体のように、高速化、高集
積化に適しているといわれる新素材が開発されて
いる。

従来、半導体装置の動作の高速化を検討する際
に問題とされていたのは、主に各素子の動作速度
であり、化合物半導体素子の導入等も正にこの点
に主限を置いたものである。しかしながら、例え
ば10000ゲート以上の極めて集積度の高い半導体
装置の場合は、素子そのものの動作速度よりも配
線の寄生容量や負荷による所謂配線遅延の影響
が、デバイスの動作速度に対して寧ろ大きい影響
を及ぼすことが知られるようになつた。

配線遅延に対しては、多層配線技術やパターン
の微細化並びにレイアウトの最適化等により、配
線の総延長を短縮することが既に実施されている
が、更に比較的最近提案された新規な技術として
エアブリツジ配線と呼ばれる手法がある。

第２図ａ乃至ｅは、既に公知のエアブリツジ配
線形成方法を概略的に示すものである。

第２図ａは、基板１上に形成された３本の下層
配線２，３並びに４を示しており、後述の工程で
は下層配線２および４を下層配線３との絶縁を維
持しながら接続する。

第２図ｂは、接続されない下層配線３上にフオ
トレジスト層５を形成した様子を示している。こ
のフオトレジスト層５は一般的なフオトリソグラ
フイ技術によつて形成されたものであり、形成方
法は周く知られているものである。

尚、上述の工程形成されたフオトレジスト層５
は、下地の形状等によつて必ずしも円滑な表面形
状であるとは限らない。そこで、一般にここで熱
を加えて、第２図ｃに示すように、フオトレジス
ト５′の表面形状を整える。

続いて、第２図ｄに示すように、下層配線２と
下層配線４とを接続する上層配線６を、スパツタ
法あるいは真空蒸着法等によつて形成する。この
後、第２図ｅに示すように、フオトレジスト層
５′の材料に応じて、アセトン等の有機溶剤ある
いは酸素アツシング法等によつてフオトレジスト
層５′を除去する。

こうして、形成された多層配線構造において
は、上層配線６と下層配線３との間に“空洞”が
形成されている。即ち、上層配線６は、いわば空
気による絶縁層によつて下層配線３と絶縁されて
いる。このエアブリツジ配線を、“空洞”が中実
の絶縁層である場合と比較すると、主に絶縁材料
と空気との誘電率の違いによつて、配線の容量成
分を最小化することができ、配線遅延が減少する
ことが知られている。

発明が解決しようとする問題点 しかしながら、上述のような従来のエアブリツ
ジ配線形成方法にはいくつかの問題点があること
が指摘されている。

第１の問題点は、前述した“空洞”の形成をフ
オトレジストによつているので、上層配線の材料
に高融点材料を用いることができないことであ
る。何故ならば、フオトレジスト材料は、例えば
フエノールノボラツク樹脂にジアゾ化合物を添加
したような感光性の有機高分子材料が用いられる
が、このような材料は一般に熱に対して不安定で
ある。一方、配線材料として好ましいものの中に
は、Moのように比較的融点の高いものがある。
従つて、上層配線の材料にこのような金属を選択
すると、上層配線の形成工程においてフオトレジ
スト層が変形してしまうので、“空洞”の形成を
確実に行うことができない。

第２の問題点は、フオトレジストが形状の制御
性に劣ることである。即ち、上層配線の良好な形
成を考えると、その下地となる基板並びにフオト
レジスト層の形状に急峻な変化がないことが好ま
しい。そこで、従来の技術では、前述の第２図ｃ
に示したような工夫を行つているが、このような
方法では熱によつて軟化したフオトレジストの表
面張力と濡れ性によつてのみその形状を制御して
いる。従つて、精密な形状の制御は望めない。

更に、第３の問題点は、エアブリツジの形成工
程で使用したフオトレジストが、“空洞”の形成
後に完壁に取り除かれない場合があることであ
る。即ち、フオトレジスト材料は必ずしも化学的
に安定な材料ではないので、前述の“空洞”にフ
オトレジストが残つた場合には配線汚染の原因と
なり、最終的に配線不良に至る場合がある。

このように、従来のエアブリツジ配線形成方法
では、“空洞”の形成にフオトレジストを使用す
ることに起因する数々の問題があり、大規模集積
回路の高速動作を実現せしめるはずのエアブリツ
ジ配線技術を実用から遠ざけていた。

そこで、本発明の目的は、上記従来技術の問題
点を解決し、配線材料の選択に制限がなく、精密
な形状制御が可能で、且つ配線の汚染を生じるこ
とのない新規なエアブリツジ配線の形成方法を提
供することにある。

問題点を解決するための手段 即ち、本発明に従い、半導体基板上における多
層配線の形成方法であつて、下層配線の形成され
た基板上で、該下層配線の上面を除く領域に、
ECRプラズマCVD法によつて第１の無機絶縁材
料層を形成する第１工程と、該第１無機絶縁材料
層上の所定の領域に、プラズマCVD法によつて
第２の無機絶縁材料層を形成する第２工程と、少
なくとも該第２の無機絶縁材料層上を通過する上
層配線を形成する第３工程と、前記第２の無機絶
縁材料層を除去する第４工程とを含むことを特徴
とする上層配線の形成方法が提供される。このと
き、代表的な無機絶縁材料としてSi₃N₄を挙げる
ことができる。

作 用 本発明の上層配線形成方法では、上層配線の
“空洞”の形成をプラズマCVD法によつて形成さ
れたSi₃N₄層の如き無機絶縁材料によつて行うこ
とをその主要な特徴のひとつとしている。

即ち、一般に無機絶縁材料は熱的に安定であ
り、特にSi₃N₄は熱的に極めて安定な材料であ
り、Si₃N₄によつて“空洞”の形成を行つた場合
は、上層配線材料として高融点金属を選択するこ
とに制限がない。

また、無機絶縁材料は一般に化学的にも安定で
あり、“空洞”の形成後にSi₃N₄が多少残留した
としても、配線材料を汚染することがない。

更に、Si₃N₄膜のエツチングは極めて高い制御
技術が完成しており、“空洞”の形状を精密に制
御することができる。

また、本発明の上層配線成形方法は、上層配線
の形成に先立つて、基板上の下層配線以外の領域
をECRプラズマCVD法により形成したSi₃N₄膜の
ような第１絶縁膜によつて被い、一方、上層配線
の“空洞”の形成にはプラズマCVD法により形
成したSi₃N₄層のような第２絶縁膜を利用するこ
とをその第２の主要な特徴としている。

即ち、下層配線を搭載した基板上で、下層配線
パターン以外の部分をECRプラズマCVD法によ
り形成したSi₃N₄膜（以下、「Si₃N₄〔ECR〕」と表
示する）によつて被い、“空洞”形成のためにプ
ラズマCVD法によつて形成したSi₃N₄層（以下、
「Si₃N₄〔Ｐ〕」と表示する）の除去工程において
基板表面の保護層としている。これは、Si₃N₄
〔ECR〕膜とSi₃N₄〔Ｐ〕層とのエツチング速度が
大きく相違するのでSi₃N₄〔Ｐ〕のみを選択的に
除去することが可能であるとの知見によつてい
る。

ECR（電子サイクロトロン共鳴）プラズマCVD
法は、発散磁界を利用してECRプラズマを効率
良く取り出し、このとき発生する10〜20eVのイ
オンエネルギを分解・成膜反応エネルギとうし利
用する方法であり、材料を外部から加熱すること
なく成膜工程を実施できることを特徴としてい
る。この方法によつて形成された薄膜は、従来の
プラズマCVD法により形成されたものよりも安
定な物性を実現することができるとされている。

従つて、Si₃N₄〔ECR〕の場合は、例えばHFに
よるウエツトエツチングにおいて、約１／10のエ
ツチング速度比を有することが確認されている。
また、CF₄によるドライエツチングに対しても略
同様の物性を示すと思われる。

実施例 以下に図面を参照して本発明をより具体的に詳
述するが、以下に示すものは本発明の一実施例に
過ぎず、本発明の技術的範囲を何等制限するもの
ではない。

第１図ａ乃至ｆは、本発明に従うエアブリツジ
配線の形成方法を、工程を追つて示すものであ
る。

まず、、500Åの厚さのTi層と2500ÅのAu層と
からなる下層配線１１および１２を搭載した
GaAs基板１３上に、第１図ａに示すように、
ECRプラズマCVD法によつてSi₃N₄〔ECR〕膜１
４を形成した。このとき、下層配線１１および１
２の領域を避けてSi₃N₄〔ECR〕膜１４を形成す
るためは、公知の各種技術を適用することができ
る。

続いて、第１図ｂに示すように、Si₃N₄膜１４
並びに下層配線１１の表面全体を、プラズマ
CVD法によつて形成した厚さ3000ÅのSi₃N₄〔Ｐ〕
膜１５によつて覆う。

更に、“空洞”を形成すべき領域上のこの
Si₃N₄〔Ｐ〕膜１５表面に、第１図ｃに示すよう
に、フオトレジストパターン１６を形成し、CF₄
によるプラズマエツチングによつてフオトレジス
ト１６に覆われていない領域のSi₃N₄〔Ｐ〕膜を
除去した。

さらにフオトレジスト１６を取り除くことによ
つて、第１図ｄに示すように、Si₃N₄〔ECR〕層
１４を備えた基板１３上にSi₃N₄〔Ｐ〕膜１５′に
よる“空洞”パターンを形成した。尚、余分な
Si₃N₄〔Ｐ〕のエツチングを行う際に、空洞形成
後の上層配線の安定性を考慮して、パターン１６
の断面形状が台形となるように形成した。

続いて、スパツタ法により、500Åの厚さのTi
層と4500ÅのAu層を形成し、これをイオンミリ
ング法により適切なパターンを残して除去するこ
とにより、第１図ｅに示すように、上層配線１７
を形成した。

最後に、Si₃N₄〔Ｐ〕膜１５′をHFによるウエ
ツトエツチングによつて取り除き、第１図ｆに示
すように、“空洞”を形成した。

尚、予備実験により、Si₃N₄〔ECR〕とSi₃N₄
〔ECR〕とのHFに対するエツチング速度の比は、
約１：10であることを確認た。これに基づき、パ
ターンの配線幅を約2μmとしたところ、HF溶液
は上層配線１７の側面から回り込み、有効に
Si₃N₄〔Ｐ〕膜１５′のみを選択的に除去できた。

発明の効果 以上詳述のように、本発明の上層配線形成方法
によれば、エアブリツジの形成に化学的並びに熱
的に安定な、Si₃N₄に代表される無機絶縁膜を用
いているので、エアブリツジを形成するが故に上
層配線の材料が制限されたり、配線が汚染される
ことはない。

また、Si₃N₄のような無機絶縁材料のエツチン
グ法については、既に高い制御技術が完成してお
り、エアブリツジ形成用のプラズマCVD法によ
り形成する例えばSi₃N₄層は精密な制御の下に形
成することができる。

かくして、本発明により、半導体装置の高速動
作に有利であることが知られているにもかかわら
ず、数々の問題点を有していたエアブリツジ配線
技術がより現実的な技術となる。

【図面の簡単な説明】

第１図ａ乃至ｆは、本発明に従うエアブリツジ
配線の形成方法を、工程を追つて示すものであ
り、第２図ａ乃至ｅは、従来のエアブリツジ配線
の形成方法を工程を追つて示すものである。 主な参照番号、１，１３……基板、２，３，
４，１１，１２……下層配線、５，１６……フオ
トレジスト、６，１７……上層配線、１４……
SiN〔ECR〕、１５……SiN〔Ｐ〕。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上における多層配線の形成方法で
   あつて、 下層配線の形成された基板上で、該下層配線の
   上面を除く領域に、ECRプラズマCVD法によつ
   て第１の無機絶縁材料層を形成する第１工程と、
   該第１無機絶縁材料層上の所定の領域に、プラズ
   マCVD法によつて第２の無機絶縁材料層を形成
   する第２工程と、 少なくとも該第２の無機絶縁材料層上を通過す
   る上層配線を形成する第３工程と、 前記第２の無機絶縁材料層を除去する第４工程
   と を含むことを特徴とする上層配線の形成方法。 ２ 前記無機絶縁材料が、Si₃N₄であることを特
   徴とする特許請求の範囲第１項に記載の上層配線
   の形成方法。 ３ 前記第２工程において、所定の領域を占有す
   る前記第2Si₃N₄層を、フオトリソグラフイー法
   によつて形成することを特徴とする特許請求の範
   囲第２項に記載の上層配線の形成方法。 ４ 前記第３工程において、前記上層配線をスパ
   ツタ法並びにイオンミリング法によつて形成する
   ことを特徴とする特許請求の範囲第２項または第
   ３項に記載の上層配線の形成方法。 ５ 前記第４工程において、HF溶液によるウエ
   ツトエツチング法によつて前記第2Si₃N₄層を除
   去することを特徴とする特許請求の範囲第２項乃
   至第４項のいずれか１項に記載の上層配線の形成
   方法。 ６ 前記下層配線並びに前記上層配線を、Ti―
   AuまたはMo―AuまたはPt―Auによつて形成す
   ることを特徴とする特許請求の範囲第１項乃至第
   ５項のいずれか１項に記載の上層配線の形成方
   法。