JPH02374A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH02374A JPH02374A JP63305487A JP30548788A JPH02374A JP H02374 A JPH02374 A JP H02374A JP 63305487 A JP63305487 A JP 63305487A JP 30548788 A JP30548788 A JP 30548788A JP H02374 A JPH02374 A JP H02374A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- oxide film
- polycrystalline silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims abstract description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000011574 phosphorus Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000010287 polarization Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000018185 Betula X alpestris Nutrition 0.000 description 1
- 235000018212 Betula X uliginosa Nutrition 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置、特に二重ゲート構造をもつ不揮
発性半導体記憶装置に関するものである。
発性半導体記憶装置に関するものである。
従来の不揮発性半導体記憶装置の構造を説明するうえで
、その製造方法を第１図（ａ） 、 （ｂ）に示す。
、その製造方法を第１図（ａ） 、 （ｂ）に示す。
すなわち、シリコン基板（１）上に、第１ゲート酸化１
１４ （２１、第１ゲート多結晶シリコン膜（３）、第
２ゲート酸化膜（４）、および第２ゲート多結晶シリコ
ン膜（５）を自己整合により形成したのち、Ｐ（リン）
。
１４ （２１、第１ゲート多結晶シリコン膜（３）、第
２ゲート酸化膜（４）、および第２ゲート多結晶シリコ
ン膜（５）を自己整合により形成したのち、Ｐ（リン）
。
Ａｓ（ヒ素）、Ｂ（ボロン）などを熱拡散法、イオン注
入法などにより、シリコン基板（１） 、ｈに高濃度に
導入して、ソース、ドレイン領域（６）を形成し、つい
で気相成長法により、例えば７モル％のＰを含むガラス
層（ＰＳＧ膜）（７）を７０００ Ａの厚さに成長させ
、さらにこれを例えば１０００°Ｃ＊ Ｈ２／ ０２雰
囲気中で熱処理することによってとのＰＳＧ 膜（７）
を平担化し、この平担化によりその後に形成するＡｌ配
線層の断線、短絡を防止するようにしている。
入法などにより、シリコン基板（１） 、ｈに高濃度に
導入して、ソース、ドレイン領域（６）を形成し、つい
で気相成長法により、例えば７モル％のＰを含むガラス
層（ＰＳＧ膜）（７）を７０００ Ａの厚さに成長させ
、さらにこれを例えば１０００°Ｃ＊ Ｈ２／ ０２雰
囲気中で熱処理することによってとのＰＳＧ 膜（７）
を平担化し、この平担化によりその後に形成するＡｌ配
線層の断線、短絡を防止するようにしている。
ちなみにこのようにして形成される３μｍ幅のＡｌ配線
の断線率は、３Ｘ３１１のチップ、４インチウェハにあ
って５％程度である。
の断線率は、３Ｘ３１１のチップ、４インチウェハにあ
って５％程度である。
ここでこのようにＰＳＧ膜によりｋｌ配線工程前の表面
平担化を図るためには、ＰＳＧ膜に高濃度にＰを添加す
ることによって、より低温度でも表面平担化が可能にな
る。しかし一方、高濃度にＰを添加したＰＳＧ膜は、分
極現象とか不純物イオンの移動を生じ易くなる。
平担化を図るためには、ＰＳＧ膜に高濃度にＰを添加す
ることによって、より低温度でも表面平担化が可能にな
る。しかし一方、高濃度にＰを添加したＰＳＧ膜は、分
極現象とか不純物イオンの移動を生じ易くなる。
特に、二重ゲート構造をもつ不揮発性半導体記憶装置に
おいては、高濃度のＰを添加したＰＳＧ膜を使用した場
合には、表面平担化については、期待通りの状態が得ら
れるが、使用状態において高電圧が印加されるため、分
極が生じ易く、また、この種の装置ではフローティング
ゲートを勺し、フローティングゲート中の電子が上述の
ＰＳＧ膜における分極によって電界の影響を受けるため
、データを書き込みにくいとか消去しにくいなど、実用
との信頼性が低下するという不都合があった。
おいては、高濃度のＰを添加したＰＳＧ膜を使用した場
合には、表面平担化については、期待通りの状態が得ら
れるが、使用状態において高電圧が印加されるため、分
極が生じ易く、また、この種の装置ではフローティング
ゲートを勺し、フローティングゲート中の電子が上述の
ＰＳＧ膜における分極によって電界の影響を受けるため
、データを書き込みにくいとか消去しにくいなど、実用
との信頼性が低下するという不都合があった。
この発明は従来のこのような高濃度にＰを添加したＰＳ
Ｇ膜を二重ゲート構造をもつ不揮発性半導体記憶装置に
使用した場合に生じる特有の問題点としてＰＳＧ Ｍに
おける分極現象に着目し、この分極現象を減少させるた
めに、ＰＳＧ膜にボロン（Ｂ）を添加することにより、
所定の表面平担化を得ると共に、併せて分極現象、不純
物イオンの移動を抑制して、この種の二重ゲート構造の
不揮発性半導体記憶装置の信頼性を向上させたものであ
る。
Ｇ膜を二重ゲート構造をもつ不揮発性半導体記憶装置に
使用した場合に生じる特有の問題点としてＰＳＧ Ｍに
おける分極現象に着目し、この分極現象を減少させるた
めに、ＰＳＧ膜にボロン（Ｂ）を添加することにより、
所定の表面平担化を得ると共に、併せて分極現象、不純
物イオンの移動を抑制して、この種の二重ゲート構造の
不揮発性半導体記憶装置の信頼性を向上させたものであ
る。
以下、この発明の一実施例につき、構造を説明するうえ
で、その製造方法を第２図（ａ） 、 （ｂ）を参照し
て詳細に説明する。
で、その製造方法を第２図（ａ） 、 （ｂ）を参照し
て詳細に説明する。
この実施例においても、まず従来と開眼にシリコン基板
（１）トに、第１ゲート酸化膜（２）・第１ゲート多結
晶シリコン膜（３）、第２ゲート酸化膜（４）、および
第２ゲート多結晶シリコン膜（５）を自己整合により形
成したのち、Ｐ＋Ａｓ＋Ｂなどを熱拡散法。
（１）トに、第１ゲート酸化膜（２）・第１ゲート多結
晶シリコン膜（３）、第２ゲート酸化膜（４）、および
第２ゲート多結晶シリコン膜（５）を自己整合により形
成したのち、Ｐ＋Ａｓ＋Ｂなどを熱拡散法。
イオン注入法などにより、シリコン基板（１）トに高濃
度に導入して、ソース・ドレイン領域（６）を形成する
。
度に導入して、ソース・ドレイン領域（６）を形成する
。
続いてこの実施例では、これを例えば９５０’Ｃ。
Ｈ，／ Ｑ２雰囲気中で熱処理することにより、前記第
１および第２ゲート多結晶シリコン膜（３） 、 ＋５
）の露出部、ならびに基板（１）のソース・ドレイン領
域（６）上に薄い第３の酸化シリコン膜（８）を形成さ
せ、さらにこれらのとに気相成長法により、例えば２モ
ル％のＰ、１モル％のＢをそれぞれに含むＰＳＧ膜（９
）を７００ＯＡの厚さに成長させ、かつこれを例えば９
５０°ＣＩ Ｈ２１０２雰囲気中で熱処理することによ
りこのＰＳＧ膜（９）の表面平担化を計ったものである
。
１および第２ゲート多結晶シリコン膜（３） 、 ＋５
）の露出部、ならびに基板（１）のソース・ドレイン領
域（６）上に薄い第３の酸化シリコン膜（８）を形成さ
せ、さらにこれらのとに気相成長法により、例えば２モ
ル％のＰ、１モル％のＢをそれぞれに含むＰＳＧ膜（９
）を７００ＯＡの厚さに成長させ、かつこれを例えば９
５０°ＣＩ Ｈ２１０２雰囲気中で熱処理することによ
りこのＰＳＧ膜（９）の表面平担化を計ったものである
。
この実施例においても、その後、前記平担化されたＰＳ
Ｇ膜（９）丘に形成される３μｍ幅のｋｌ配線の断線率
は、従来例と同随に３Ｘ３ｊｆｌのチップ。
Ｇ膜（９）丘に形成される３μｍ幅のｋｌ配線の断線率
は、従来例と同随に３Ｘ３ｊｆｌのチップ。
４インチウェハにあって５％程度であった。
以上詳述したようにこの発明によれば、二重ゲート構造
をもつ不揮発性半導体記憶装置において、上記二重ゲー
ト構造を覆い表面平担化する膜をボロンおよびリンを含
有するガラス層とした、すなわち従来使用されていたＰ
ＳＧ膜をＢＰＳＧ膜としたことによって、この樺の二重
ゲート構造の不揮発性半導体記憶装置の記憶医持特性、
ならびに高温での長時間読み出し特性を改善でき、ひい
ては装置の信頼性を向丘し得るものである。
をもつ不揮発性半導体記憶装置において、上記二重ゲー
ト構造を覆い表面平担化する膜をボロンおよびリンを含
有するガラス層とした、すなわち従来使用されていたＰ
ＳＧ膜をＢＰＳＧ膜としたことによって、この樺の二重
ゲート構造の不揮発性半導体記憶装置の記憶医持特性、
ならびに高温での長時間読み出し特性を改善でき、ひい
ては装置の信頼性を向丘し得るものである。
第１図（ａ） ＝ （ｂ）は従来装置の構造を説明する
ための二重ゲート構造の不揮発性半導体記憶装置の製造
方法を示す断面図、第２図＜ａ＞ 、 （ｂ）はこの発
明の一実施例の構造を説明するための二重ゲート構造の
不揮発性半導体記憶装置の製造方法を示す断面図である
。 （１）・・・シリコン基板、（２）・・・第１ゲート酸
化膜、（３）・・・第１ゲート多結晶シリコン膜、（４
）・・・第２ゲート酸化膜、（５）・・・第２ゲート多
結晶シリコン膜、（６）・・・ソース・ドレイン領域、
（８）・・・酸化シリコン膜、（９）第１図
ための二重ゲート構造の不揮発性半導体記憶装置の製造
方法を示す断面図、第２図＜ａ＞ 、 （ｂ）はこの発
明の一実施例の構造を説明するための二重ゲート構造の
不揮発性半導体記憶装置の製造方法を示す断面図である
。 （１）・・・シリコン基板、（２）・・・第１ゲート酸
化膜、（３）・・・第１ゲート多結晶シリコン膜、（４
）・・・第２ゲート酸化膜、（５）・・・第２ゲート多
結晶シリコン膜、（６）・・・ソース・ドレイン領域、
（８）・・・酸化シリコン膜、（９）第１図
Claims (1)
- 二重ゲート構造をもつ不揮発性半導体記憶装置におい
て、上記二重ゲート構造を覆い表面平担化する膜をボロ
ン及びリンを含有するガラス層としたことを特徴とする
不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305487A JPH02374A (ja) | 1988-12-01 | 1988-12-01 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305487A JPH02374A (ja) | 1988-12-01 | 1988-12-01 | 不揮発性半導体記憶装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115036A Division JPS594170A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02374A true JPH02374A (ja) | 1990-01-05 |
Family
ID=17945752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305487A Pending JPH02374A (ja) | 1988-12-01 | 1988-12-01 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221783A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Unit and producing system of semiconductor |
| JPS5591877A (en) * | 1978-12-30 | 1980-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1988
- 1988-12-01 JP JP63305487A patent/JPH02374A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221783A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Unit and producing system of semiconductor |
| JPS5591877A (en) * | 1978-12-30 | 1980-07-11 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006708B1 (ko) | 반도체 장치의 제조 방법 | |
| US4814291A (en) | Method of making devices having thin dielectric layers | |
| JPH0451071B2 (ja) | ||
| JPH08264669A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| US5998253A (en) | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JP2560716B2 (ja) | 半導体素子及びその製造方法 | |
| US6495409B1 (en) | MOS transistor having aluminum nitride gate structure and method of manufacturing same | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| KR970003904B1 (ko) | 반도체 기억 소자 및 제조 방법 | |
| KR20050002252A (ko) | 반도체 소자의 제조 방법 | |
| JPH02374A (ja) | 不揮発性半導体記憶装置 | |
| JP2863198B2 (ja) | 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 | |
| JPH0563439B2 (ja) | ||
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JP2006196909A (ja) | Ｓｂ、ＧａまたはＢｉがドーピングされた半導体メモリ素子及びその製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JPS636155B2 (ja) | ||
| JP3116048B2 (ja) | 強誘電体層を有する半導体素子及びその製法 | |
| KR100650715B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH0571193B2 (ja) | ||
| JPH02290079A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 |