JPH0233191A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JPH0233191A JPH0233191A JP18381188A JP18381188A JPH0233191A JP H0233191 A JPH0233191 A JP H0233191A JP 18381188 A JP18381188 A JP 18381188A JP 18381188 A JP18381188 A JP 18381188A JP H0233191 A JPH0233191 A JP H0233191A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- liquid crystal
- crystal display
- line
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 8
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 230000007547 defect Effects 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、二端子素子を用いた液晶表示装置に関する。
（従来の技術〕
従来より二端子素子を用いた液晶表示装置は各画素電極
が、−個のＨＩＭ素子、ダイオードリング等の二端子素
子を介して、−本の信号ラインに接続されている。従っ
て、一つの画素には、−本の信号ラインのデータが、一
つの素子を介して書き込まれる。
が、−個のＨＩＭ素子、ダイオードリング等の二端子素
子を介して、−本の信号ラインに接続されている。従っ
て、一つの画素には、−本の信号ラインのデータが、一
つの素子を介して書き込まれる。
第４図には、従来の二端子素子を用いた液晶表水装置を
示す、１は信号ライン、２は対向基板上のライン、３は
画素、４は二端子素子である。
示す、１は信号ライン、２は対向基板上のライン、３は
画素、４は二端子素子である。
しかし従来のように一画素に、−ラインから一個の画素
を介して書き込むような方法では、例えば第４図、素子
［株］、又はライン０に欠陥が生じると、対応する画素
は、点欠陥又は、線欠陥となり、表示装置としての働き
を果し得なくなる。又、ＴＦＴ素子を用いた液晶表示装
置では、−本の信号ラインからのデータを、一画素に、
複数のＴＰＴ素子を介して書き込み、一つのＴＰＴ素子
に欠陥が生じても、残りの素子によって書き込みが行な
われるような冗長設計が考えられるが、二端子素子の場
合、−本の信号ラインと一画素の間に設ける素子の数を
増すと、素子： 液晶の電気容量の比が低下し、画素へ
のデータの書き込みが十分行なわれなくなるため、安息
に素子数を増すことはできない、従って、素子やライン
欠陥に対する冗長設計が難しかった。
を介して書き込むような方法では、例えば第４図、素子
［株］、又はライン０に欠陥が生じると、対応する画素
は、点欠陥又は、線欠陥となり、表示装置としての働き
を果し得なくなる。又、ＴＦＴ素子を用いた液晶表示装
置では、−本の信号ラインからのデータを、一画素に、
複数のＴＰＴ素子を介して書き込み、一つのＴＰＴ素子
に欠陥が生じても、残りの素子によって書き込みが行な
われるような冗長設計が考えられるが、二端子素子の場
合、−本の信号ラインと一画素の間に設ける素子の数を
増すと、素子： 液晶の電気容量の比が低下し、画素へ
のデータの書き込みが十分行なわれなくなるため、安息
に素子数を増すことはできない、従って、素子やライン
欠陥に対する冗長設計が難しかった。
そこで本発明はこのような課題を解決するもので、その
目的とするところは、一画素に、二本の信号ラインから
のデータを、それぞれの二端子素子を介して書き込むこ
とにより、仮りに一つの素子又はラインに欠陥が生じて
も、残りの素子によってデータが書き込まれ、点欠陥、
線欠陥にはならないように冗長性を持たせたことを特徴
とする液晶表示装置を提供するものである。
目的とするところは、一画素に、二本の信号ラインから
のデータを、それぞれの二端子素子を介して書き込むこ
とにより、仮りに一つの素子又はラインに欠陥が生じて
も、残りの素子によってデータが書き込まれ、点欠陥、
線欠陥にはならないように冗長性を持たせたことを特徴
とする液晶表示装置を提供するものである。
本発明の液晶表示装置は、
（１）ａ）画素がマトリクス状に液晶表示装置内部に形
成され、 ｂ）各画素電極と、信号ライン間に、二端子素子が設け
られている液晶表示装置において、Ｃ）各画素には、対
応する画素電極を挟む二本の信号ラインのデータが、前
記二端子素子を介して、書き込まれることを特徴とする
。
成され、 ｂ）各画素電極と、信号ライン間に、二端子素子が設け
られている液晶表示装置において、Ｃ）各画素には、対
応する画素電極を挟む二本の信号ラインのデータが、前
記二端子素子を介して、書き込まれることを特徴とする
。
（２）ａ）一枚の画面が第１フィールドと第２フィール
ドの情報によって構成される表示方法において ｂ）請求項１記載の液晶表示装置を用い、Ｃ）第１フィ
ールドでは、ラインに＋１．に＋２、 ｋ＋３．
ｋ＋４． ｋ＋５． ・・・・・・にそれぞれ、入
力信号、ｎ ＋ １． ｎ ＋ １． ｎ ＋ ３
． ｎ ＋ ３． ｎ＋５．・・・・・・を入力し
、第２フィールドでは、ラインに＋１． ｋ＋２．
ｋ＋３． ｋ＋４． ｋ＋５． ・・・・・・
に、それぞれ入力信号、ｎ、 ｎ ＋ ２． ｎ
＋ ２゜ｎ ＋ ４． ｎ ＋ ４． ・・・・・
・を入力することを特徴とする。
ドの情報によって構成される表示方法において ｂ）請求項１記載の液晶表示装置を用い、Ｃ）第１フィ
ールドでは、ラインに＋１．に＋２、 ｋ＋３．
ｋ＋４． ｋ＋５． ・・・・・・にそれぞれ、入
力信号、ｎ ＋ １． ｎ ＋ １． ｎ ＋ ３
． ｎ ＋ ３． ｎ＋５．・・・・・・を入力し
、第２フィールドでは、ラインに＋１． ｋ＋２．
ｋ＋３． ｋ＋４． ｋ＋５． ・・・・・・
に、それぞれ入力信号、ｎ、 ｎ ＋ ２． ｎ
＋ ２゜ｎ ＋ ４． ｎ ＋ ４． ・・・・・
・を入力することを特徴とする。
（実施例〕
以下に請求項１記載の本発明の実施例を図面に基づいて
説明する。第１図は、本発明による液晶表示装置である
。１は信号ライン、２は対向基板上のライン、３は画素
、４は二端子素子である。
説明する。第１図は、本発明による液晶表示装置である
。１は信号ライン、２は対向基板上のライン、３は画素
、４は二端子素子である。
第２図は、本発明の液晶表示装置をインターレース駆動
によって駆動した場合を示す、＠はに＋３番目の信号ラ
インと、画素を結ぶ二端子素子、■はに＋３信号ライン
、■は画素、Φはに＋２番目のラインと画素を結ぶ２端
子素子である。ここで、図中には示していないが、画素
は対向１板のラインともつながっている。
によって駆動した場合を示す、＠はに＋３番目の信号ラ
インと、画素を結ぶ二端子素子、■はに＋３信号ライン
、■は画素、Φはに＋２番目のラインと画素を結ぶ２端
子素子である。ここで、図中には示していないが、画素
は対向１板のラインともつながっている。
第２図を用いて本発明について説明する。第２図では、
本発明による液晶表示装置はインターレース駆動されて
いるため、第１フィールドでは、ｋ＋１． ｋ＋３．
ｋ＋５． ・・・・・・のラインにそれぞれ、ｎ
＋ １． ｎ ＋ ３． ｎ ＋ ５． ・・
・・・・の信号が入力し、第２フィールドではに＋２．
ｋ’＋４． ｋ＋６゜・・・・・・のラインにｎ
＋ ２． ｎ ＋ ４． ｎ ＋ ６＋ ・・
・・・・の信号が入力し、第１フィールド、第２フィー
ルドの２つのフィールドの情報によって１つの画面（１
フレーム）が構成される。ここで画素Ｏに注目すると、
索子Ｏ９■が正常に作動しており、ライン、ｋ＋２．’
に＋３も正常な場合、画素Ｏには第１フィールド目でｎ
＋ａの情報が書き込まれ、その情報は第２フィールドま
で保持され、第２フィールド目でｎ＋２の情報が書き込
まれる。この繰り返しによって画面は構成されている。
本発明による液晶表示装置はインターレース駆動されて
いるため、第１フィールドでは、ｋ＋１． ｋ＋３．
ｋ＋５． ・・・・・・のラインにそれぞれ、ｎ
＋ １． ｎ ＋ ３． ｎ ＋ ５． ・・
・・・・の信号が入力し、第２フィールドではに＋２．
ｋ’＋４． ｋ＋６゜・・・・・・のラインにｎ
＋ ２． ｎ ＋ ４． ｎ ＋ ６＋ ・・
・・・・の信号が入力し、第１フィールド、第２フィー
ルドの２つのフィールドの情報によって１つの画面（１
フレーム）が構成される。ここで画素Ｏに注目すると、
索子Ｏ９■が正常に作動しており、ライン、ｋ＋２．’
に＋３も正常な場合、画素Ｏには第１フィールド目でｎ
＋ａの情報が書き込まれ、その情報は第２フィールドま
で保持され、第２フィールド目でｎ＋２の情報が書き込
まれる。この繰り返しによって画面は構成されている。
今仮に素子［相］に欠陥が生じ、常に開いた状態になっ
たとしても、画素０には素子■を介して第２フィールド
目の情報が書き込まれるので、画素＠は点欠陥にはなら
ない、素子［相］が常に閉じた状態になった時でも素子
■をレーザー等で破壊すれば、画素Ｏは点欠陥にはなら
ない。又、仮にラインに＋３に断線が生じた場合でも、
画素には、ラインに＋３に入力される情報は伝わらない
が、もう一方のライン、ｋ＋２又はに＋４の情報が書き
込まれるので、線欠陥にはならない。
たとしても、画素０には素子■を介して第２フィールド
目の情報が書き込まれるので、画素＠は点欠陥にはなら
ない、素子［相］が常に閉じた状態になった時でも素子
■をレーザー等で破壊すれば、画素Ｏは点欠陥にはなら
ない。又、仮にラインに＋３に断線が生じた場合でも、
画素には、ラインに＋３に入力される情報は伝わらない
が、もう一方のライン、ｋ＋２又はに＋４の情報が書き
込まれるので、線欠陥にはならない。
本発明による液晶表示装置に前記のような素子、ライン
の欠陥が生じた場合、欠陥部分につながる画素は、若干
コントラストは落るものの、点欠陥、線欠陥にはならず
、大幅な歩留向上が期待できる。
の欠陥が生じた場合、欠陥部分につながる画素は、若干
コントラストは落るものの、点欠陥、線欠陥にはならず
、大幅な歩留向上が期待できる。
またコントラストの低下は、素子、液晶の特性等の調整
で、問題にはならないレベルにすることができる。
で、問題にはならないレベルにすることができる。
次に請求項２記載の本発明を図面に基づき説明する。第
３図は本発明による、請求項１記載の液晶表示装置の駆
動方法である。［株］はラインに＋３と、画素をつなぐ
二端子素子、０はに＋３信号ライン、Ｏは画素、０はラ
インに＋２と画素をつなぐ二端子素子である。液晶表示
装置は第１フィールドと第２フィールドの情報によって
一つの画面が構成されている。第１フィールドでは、ラ
インに＋１． ｋ＋２． ｋ＋３． ｋ＋４．
ｋ＋５． ・・・・・・にそれぞれ信号、ｎ ＋
１． ｎ ＋ １． ｎ ＋ ３． ｎ ＋３、
ｎ＋５． ・・・・・・が入力され、第２フィールド
では、ラインに＋１． ｋ＋２． ｋ＋３． ｋ
＋４． ｋ＋５．・・・・・・に信号ｎ、 ｎ ＋
２． ｎ ＋ ２． ｎ ＋ ４゜ｎ＋４．・・
・・・・が入力される。ここで画素○に注目すると、素
子［相］、のが正常であり、ラインに＋２゜ｋ＋３も正
常な場合は第１フィールド目では、画素のには、先ず素
子のを介してｎ＋１の情報が書き込まれ、直後に素子［
相］を介してｎ＋ａの情報が書き込まれる。ｎ＋３の情
報は第２フィールドまで保持される。第２フィールドで
は、先ず素子■を介してｎ＋２の情報が書き込まれ、直
後に素子［相］を介してｎ＋２の情報が再び書き込まれ
る。この繰り返しによって画面は構成される。今仮りに
、素子［相］に欠陥が生じ、常に開いた状態になったと
しても素子のを介して書き込まれたｎ＋１の信号が第２
フィールドまで保持されるので点欠陥にはならない、こ
の時に＋４番目のラインにもｎ＋３の情報が入力され、
［相］の次の画素に入力されるので情報の欠落は起らな
い、また、ラインに＋３に断線が生じた場合でも、画素
にはラインに＋３に入力される情報は伝わらないがもう
一方のラインに＋２又はに＋４の情報が書き込まれるの
で線欠陥にはならず、情報の欠落も起らない。又、常に
１フィールド毎に書き込まれるので、コントラストも低
下しない。
３図は本発明による、請求項１記載の液晶表示装置の駆
動方法である。［株］はラインに＋３と、画素をつなぐ
二端子素子、０はに＋３信号ライン、Ｏは画素、０はラ
インに＋２と画素をつなぐ二端子素子である。液晶表示
装置は第１フィールドと第２フィールドの情報によって
一つの画面が構成されている。第１フィールドでは、ラ
インに＋１． ｋ＋２． ｋ＋３． ｋ＋４．
ｋ＋５． ・・・・・・にそれぞれ信号、ｎ ＋
１． ｎ ＋ １． ｎ ＋ ３． ｎ ＋３、
ｎ＋５． ・・・・・・が入力され、第２フィールド
では、ラインに＋１． ｋ＋２． ｋ＋３． ｋ
＋４． ｋ＋５．・・・・・・に信号ｎ、 ｎ ＋
２． ｎ ＋ ２． ｎ ＋ ４゜ｎ＋４．・・
・・・・が入力される。ここで画素○に注目すると、素
子［相］、のが正常であり、ラインに＋２゜ｋ＋３も正
常な場合は第１フィールド目では、画素のには、先ず素
子のを介してｎ＋１の情報が書き込まれ、直後に素子［
相］を介してｎ＋ａの情報が書き込まれる。ｎ＋３の情
報は第２フィールドまで保持される。第２フィールドで
は、先ず素子■を介してｎ＋２の情報が書き込まれ、直
後に素子［相］を介してｎ＋２の情報が再び書き込まれ
る。この繰り返しによって画面は構成される。今仮りに
、素子［相］に欠陥が生じ、常に開いた状態になったと
しても素子のを介して書き込まれたｎ＋１の信号が第２
フィールドまで保持されるので点欠陥にはならない、こ
の時に＋４番目のラインにもｎ＋３の情報が入力され、
［相］の次の画素に入力されるので情報の欠落は起らな
い、また、ラインに＋３に断線が生じた場合でも、画素
にはラインに＋３に入力される情報は伝わらないがもう
一方のラインに＋２又はに＋４の情報が書き込まれるの
で線欠陥にはならず、情報の欠落も起らない。又、常に
１フィールド毎に書き込まれるので、コントラストも低
下しない。
以上述べたように、本発明によれば、二端子素子を用い
た液晶表示装置の、点欠陥、線欠陥を減少させ、歩留り
を大幅に向上させることができる。
た液晶表示装置の、点欠陥、線欠陥を減少させ、歩留り
を大幅に向上させることができる。
第１図は、請求項第１記載による本発明の液晶表示装置
を示す図。 第２図は、請求項第１項記載による本発明の液晶表示装
置を、インターレース駆動した時の動作を説明するため
の図。 第３図は、請求項第２項記載による、本発明の液晶表示
装置の駆動方法を示す図。 第４図は、従来の二端子素子を用いた液晶表示装置を示
す図。 １・・・信号ライン ２・・・対向基板上のライン ３・・・画素 ４・・・二端子素子 ［相］・・・画素０とに＋３ラインを結ぶ二端子素子［
Ｆ］・・・ｋ＋３＋３番目イン Ｏ・・・本文中で指定した画素 ［相］・・・画素○とに＋２ラインを結ぶ二端子素子以
上 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳 雅誉 他１名 第４図
を示す図。 第２図は、請求項第１項記載による本発明の液晶表示装
置を、インターレース駆動した時の動作を説明するため
の図。 第３図は、請求項第２項記載による、本発明の液晶表示
装置の駆動方法を示す図。 第４図は、従来の二端子素子を用いた液晶表示装置を示
す図。 １・・・信号ライン ２・・・対向基板上のライン ３・・・画素 ４・・・二端子素子 ［相］・・・画素０とに＋３ラインを結ぶ二端子素子［
Ｆ］・・・ｋ＋３＋３番目イン Ｏ・・・本文中で指定した画素 ［相］・・・画素○とに＋２ラインを結ぶ二端子素子以
上 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳 雅誉 他１名 第４図
Claims (2)
- （１）（ａ）画素がマトリクス状に液晶表示装置内部に
形成され、 （ｂ）各画素電極と、信号ライン間に、二端子素子（以
下素子と呼ぶ）が設けられている液晶表示装置において
、 （ｃ）各画素には、対応する画素電極を挟む二本の信号
ラインのデータが、前記二端子素子を介して、書き込ま
れることを特徴とする液晶表示装置。 - （２）（ａ）一枚の画面が第一フィールドと第２フィー
ルドの情報によって構成される表示方法において、 （ｂ）請求項１記載の液晶表示装置を用い、（ｃ）第１
フィールドでは、ラインｋ＋１、ｋ＋２、ｋ＋３、ｋ＋
４、ｋ＋５、・・・・・・にそれぞれ、入力信号、ｎ＋
１、ｎ＋１、ｎ＋３、ｎ＋３、ｎ＋５、・・・・・・を
入力し第２フィールドでは、ラインｋ＋１、ｋ＋２、ｋ
＋３、ｋ＋４、ｋ＋５、・・・・・・にそれぞれ、入力
信号、ｎ、ｎ＋２、ｎ＋２、ｎ＋４、ｎ＋４、・・・・
・・を入力することを特徴とする液晶表示装置の駆動方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18381188A JPH0233191A (ja) | 1988-07-23 | 1988-07-23 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18381188A JPH0233191A (ja) | 1988-07-23 | 1988-07-23 | 液晶表示装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0233191A true JPH0233191A (ja) | 1990-02-02 |
Family
ID=16142287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18381188A Pending JPH0233191A (ja) | 1988-07-23 | 1988-07-23 | 液晶表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0233191A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007080756A1 (ja) | 2006-01-12 | 2007-07-19 | Honda Motor Co., Ltd. | サイドスタンドスイッチ |
| JP2007210600A (ja) * | 2006-01-12 | 2007-08-23 | Honda Motor Co Ltd | サイドスタンドスイッチ |
-
1988
- 1988-07-23 JP JP18381188A patent/JPH0233191A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007080756A1 (ja) | 2006-01-12 | 2007-07-19 | Honda Motor Co., Ltd. | サイドスタンドスイッチ |
| JP2007210600A (ja) * | 2006-01-12 | 2007-08-23 | Honda Motor Co Ltd | サイドスタンドスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070076293A (ko) | 액정 표시 장치 및 그의 복구 방법 | |
| JP2009104133A (ja) | 静電気防止回路とその製造方法及びこれを具備した液晶表示装置 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| KR100954011B1 (ko) | 표시 장치 | |
| JP2000321600A (ja) | 液晶表示装置及びこれの製造方法 | |
| JP3224001B2 (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
| US5235447A (en) | Color matrix screen with colored filters in a triad or delta layout with two sub-pixels per color | |
| US6392631B1 (en) | Process for displaying data on a matrix display | |
| JPH0333724A (ja) | 液晶表示装置 | |
| JPH0233191A (ja) | 液晶表示装置及びその駆動方法 | |
| JPS6097322A (ja) | 液晶マトリクスパネル | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP3352944B2 (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる基板 | |
| JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
| JPH0233132A (ja) | 液晶表示装置 | |
| JP3452686B2 (ja) | 画像表示装置 | |
| JPH0213316B2 (ja) | ||
| JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JPH06214210A (ja) | マトリクス表示装置 | |
| JPS6167095A (ja) | 画像表示装置 | |
| JP2646588B2 (ja) | アクティブマトリクスアレイ | |
| US8035595B2 (en) | Liquid crystal panel, driving method for liquid crystal panel, and program | |
| JP2005338622A (ja) | 液晶表示デバイス | |
| JPH01933A (ja) | 表示装置 |