JPH0231449A - 半導体チップ収納ケース - Google Patents
半導体チップ収納ケースInfo
- Publication number
- JPH0231449A JPH0231449A JP18206088A JP18206088A JPH0231449A JP H0231449 A JPH0231449 A JP H0231449A JP 18206088 A JP18206088 A JP 18206088A JP 18206088 A JP18206088 A JP 18206088A JP H0231449 A JPH0231449 A JP H0231449A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- opening
- recessed part
- recess
- case body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000000463 material Substances 0.000 abstract description 13
- 239000004020 conductor Substances 0.000 abstract description 9
- 239000000919 ceramic Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は半導体チップを収納する半導体チップ収納ケー
スに関し、特に、ケース本体に形成された凹部の底面に
導電性の接合材を用いて半導体チップを接合して収納す
る半導体チップ収納ケースに関する。
スに関し、特に、ケース本体に形成された凹部の底面に
導電性の接合材を用いて半導体チップを接合して収納す
る半導体チップ収納ケースに関する。
[従来の技術]
従来より半導体チップ収納ケースとして第5図(a)に
示すものが知られている。この収納ケースは、中央部に
半導体チップを収納するための凹部1を形成したセラミ
ック又はプラスチックからなるケース本体2と、このケ
ース本体2の上面に形成され前記凹部1の周縁部が接続
用パッド3となっている導体パターン4と、前記ケース
本体2に植設されて前記導体パターン4に接続された外
部リード5と、前記接続用パッド3の部分を除き前記導
体パターン4を被覆するセラミック又はプラスチックか
らなる上面被覆部材6とにより構成されている。
示すものが知られている。この収納ケースは、中央部に
半導体チップを収納するための凹部1を形成したセラミ
ック又はプラスチックからなるケース本体2と、このケ
ース本体2の上面に形成され前記凹部1の周縁部が接続
用パッド3となっている導体パターン4と、前記ケース
本体2に植設されて前記導体パターン4に接続された外
部リード5と、前記接続用パッド3の部分を除き前記導
体パターン4を被覆するセラミック又はプラスチックか
らなる上面被覆部材6とにより構成されている。
このように構成された半導体チップ収納ケースに対して
半導体チップを収納する場合は、第5図(b)に示すよ
うに、凹部1の底面にAgペースト・共晶はんだ等の接
合材7を用いて半導体チップ8を接合し、半導体チップ
8と接続用パッド3とをワイヤボンディング等で接続し
たのち、チップ収納部を図示しない蓋体で密閉すること
により行われる。
半導体チップを収納する場合は、第5図(b)に示すよ
うに、凹部1の底面にAgペースト・共晶はんだ等の接
合材7を用いて半導体チップ8を接合し、半導体チップ
8と接続用パッド3とをワイヤボンディング等で接続し
たのち、チップ収納部を図示しない蓋体で密閉すること
により行われる。
[発明が解決しようとする課題]
しかしながら、上述した従来の半導体収納ケースでは、
半導体チップ8をケース本体2の凹部1の底面にAgペ
ースト・共晶はんだ等の接合材7で接合する際、第5図
(b)に示すように、半導体チップ8の底部からはみ出
した接合材7が凹部1の側面に付着し、極端な場合、接
続用パッド3間の短絡を発生させるという問題点があっ
た。
半導体チップ8をケース本体2の凹部1の底面にAgペ
ースト・共晶はんだ等の接合材7で接合する際、第5図
(b)に示すように、半導体チップ8の底部からはみ出
した接合材7が凹部1の側面に付着し、極端な場合、接
続用パッド3間の短絡を発生させるという問題点があっ
た。
本発明はかかる問題点に鑑みてなされたものであって、
半導体チップの接合材による接続用パッドの短絡が防止
された半導体チップ収納ケースを提供することを目的と
する。
半導体チップの接合材による接続用パッドの短絡が防止
された半導体チップ収納ケースを提供することを目的と
する。
[課題を解決するための手段]
本発明に係る半導体チップ収納ケースは、半導体チップ
を収納する凹部を形成してなるケース本体と、前記凹部
の開口周縁部に該開口の内側に向けて張り出した張出部
と、前記凹部の開口周縁部に形成された接続用パッドと
を具備したことを特徴とする。
を収納する凹部を形成してなるケース本体と、前記凹部
の開口周縁部に該開口の内側に向けて張り出した張出部
と、前記凹部の開口周縁部に形成された接続用パッドと
を具備したことを特徴とする。
[作用]
本発明によれば、ケース本体の半導体チップ収納用の凹
部の開口周縁部に張出部を設けているので、開口の内側
に向けて張り出した上記張出部が凹部の側面に付着した
導電性の接合材をせき止め、接続用パッドの短絡を防止
するように作用する。
部の開口周縁部に張出部を設けているので、開口の内側
に向けて張り出した上記張出部が凹部の側面に付着した
導電性の接合材をせき止め、接続用パッドの短絡を防止
するように作用する。
[実施例]
以下、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図及び第2図は本発明の第1の実施例を示す図であ
る0図においてケース本体11は、例えば、セラミック
により形成され、中央部に半導体チップを収納する凹部
12を形成したものである。
る0図においてケース本体11は、例えば、セラミック
により形成され、中央部に半導体チップを収納する凹部
12を形成したものである。
このケース本体11の上面には、セラミック製の中板1
3が固着されている。この中板13は、前記凹部12の
開口に対応する部分に該開口よりも狭い開口14を有し
、この開口14の周縁部で前記凹部12の開口周縁部の
張出部15を形成する。
3が固着されている。この中板13は、前記凹部12の
開口に対応する部分に該開口よりも狭い開口14を有し
、この開口14の周縁部で前記凹部12の開口周縁部の
張出部15を形成する。
この中板13の上面には開口14の周縁部を接続用パッ
ド16とする導体パターン17が形成されている。
ド16とする導体パターン17が形成されている。
また、ケース本体11には、外部リード18が植設され
ている。そして、この外部リード18は、対応する導体
パターン17に接続されている。導体パターン17が形
成された中板13の更に上面には、接続用パッド16を
除き、他の部分を被覆すべく前記開口14より十分に大
きな開口19を持つセラミック製の上面被覆部材20が
固着されている。この上面被覆部材20の開口19の上
面周縁部には枠体21が固着されている。
ている。そして、この外部リード18は、対応する導体
パターン17に接続されている。導体パターン17が形
成された中板13の更に上面には、接続用パッド16を
除き、他の部分を被覆すべく前記開口14より十分に大
きな開口19を持つセラミック製の上面被覆部材20が
固着されている。この上面被覆部材20の開口19の上
面周縁部には枠体21が固着されている。
このように構成された半導体チップ収納ケースへの半導
体チップの収納は、第2図(b)に示すように、凹部1
2の底面にAgペースト・共晶はんだ等の接合材22を
用いて半導体チップ23を接合し、半導体チップ23と
接続用パッド16とをワイヤボンディング等で接続した
のち、チップ収納部を図示しない蓋体で密閉することに
より行われる。
体チップの収納は、第2図(b)に示すように、凹部1
2の底面にAgペースト・共晶はんだ等の接合材22を
用いて半導体チップ23を接合し、半導体チップ23と
接続用パッド16とをワイヤボンディング等で接続した
のち、チップ収納部を図示しない蓋体で密閉することに
より行われる。
本実施例の半導体収納ケースでは、半導体チップ23を
ケース本体11の凹部12の底面に接合材22で接合す
る際、第2図(b)に示すように、半導体チップ23の
底部からはみ出した接合材22が凹部12の側面に付着
しても、凹部12の開口の内側に向けて張り出した張出
部15が凹部12の側面に付着した導電性の接合材21
をせき止め、接続用パッド16の短絡を防止する。
ケース本体11の凹部12の底面に接合材22で接合す
る際、第2図(b)に示すように、半導体チップ23の
底部からはみ出した接合材22が凹部12の側面に付着
しても、凹部12の開口の内側に向けて張り出した張出
部15が凹部12の側面に付着した導電性の接合材21
をせき止め、接続用パッド16の短絡を防止する。
第3図及び第4図は、本発明の他の実施例を説明するた
めの図である0図において、ケース本体31及び中板3
2は、ガラスエポキシ板の積層によって形成され、ケー
ス本体31の凹部33の開口よりも中板32の開口34
の方が狭く形成されている。これにより、前述の実施例
と同様の張出部35を形成するようにしている。中板3
2の上面には接続用パッド36を有する導体パターン3
7が形成され、その上部はソルダーレジスト38によっ
て被覆される。これらを貫通するように外部リードとし
てのビン39が植設され、導体パターン37と接続され
る。
めの図である0図において、ケース本体31及び中板3
2は、ガラスエポキシ板の積層によって形成され、ケー
ス本体31の凹部33の開口よりも中板32の開口34
の方が狭く形成されている。これにより、前述の実施例
と同様の張出部35を形成するようにしている。中板3
2の上面には接続用パッド36を有する導体パターン3
7が形成され、その上部はソルダーレジスト38によっ
て被覆される。これらを貫通するように外部リードとし
てのビン39が植設され、導体パターン37と接続され
る。
以上の構成によっても先の実施例と同様に、張出部35
が接合材の接続用パッド36への付着を防止する。
が接合材の接続用パッド36への付着を防止する。
[発明の効果]
以上のように本発明によれば、ケース本体の半導体チッ
プ収納のための凹部の開口周縁部に内側に向けて張り出
した張出部を設けることにより、凹部の側面に付着した
導電性の接合材をせき止め、接続用パッドの短絡を防止
することができる。このため、アセンブリ工程の歩留り
向上及び製造コストの低減を図ることができるという効
果がある。
プ収納のための凹部の開口周縁部に内側に向けて張り出
した張出部を設けることにより、凹部の側面に付着した
導電性の接合材をせき止め、接続用パッドの短絡を防止
することができる。このため、アセンブリ工程の歩留り
向上及び製造コストの低減を図ることができるという効
果がある。
第1図は本発明の実施例に係る半導体収納ケースの外観
斜視図、第2図(a)は同ケースを第1図におけるx−
x’線で切断し矢印方向にみた断面図、第2図(b)は
同ケースに半導体チップを収納した状態の同断面図、第
3図は本発明の他の実施例に係る半導体収納ケースの外
観斜視図、第4図は同ケースを第3図におけるY−Y’
線で切断し矢印方向にみた断面図、第5図(a)は従来
の半導体収納ケースの断面図、第5図(b)は同ケース
に半導体チップを収納した状態を示す部分断面図である
。
斜視図、第2図(a)は同ケースを第1図におけるx−
x’線で切断し矢印方向にみた断面図、第2図(b)は
同ケースに半導体チップを収納した状態の同断面図、第
3図は本発明の他の実施例に係る半導体収納ケースの外
観斜視図、第4図は同ケースを第3図におけるY−Y’
線で切断し矢印方向にみた断面図、第5図(a)は従来
の半導体収納ケースの断面図、第5図(b)は同ケース
に半導体チップを収納した状態を示す部分断面図である
。
Claims (1)
- (1)半導体チップを収納する凹部を形成してなるケー
ス本体と、前記凹部の開口周縁部に該開口の内側に向け
て張り出した張出部と、前記凹部の開口周縁部に形成さ
れた接続用パッドとを具備したことを特徴とする半導体
チップ収納ケース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18206088A JPH0231449A (ja) | 1988-07-21 | 1988-07-21 | 半導体チップ収納ケース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18206088A JPH0231449A (ja) | 1988-07-21 | 1988-07-21 | 半導体チップ収納ケース |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0231449A true JPH0231449A (ja) | 1990-02-01 |
Family
ID=16111645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18206088A Pending JPH0231449A (ja) | 1988-07-21 | 1988-07-21 | 半導体チップ収納ケース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0231449A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5868541A (en) * | 1995-01-19 | 1999-02-09 | Nippon Filing Co., Ltd. | Horizontal goods transfer apparatus |
-
1988
- 1988-07-21 JP JP18206088A patent/JPH0231449A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5868541A (en) * | 1995-01-19 | 1999-02-09 | Nippon Filing Co., Ltd. | Horizontal goods transfer apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2828055B2 (ja) | フリップチップの製造方法 | |
US4423468A (en) | Dual electronic component assembly | |
US4618739A (en) | Plastic chip carrier package | |
JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
JP2904141B2 (ja) | 半導体装置 | |
JP2004095818A (ja) | リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法 | |
US5326932A (en) | Semiconductor package | |
US5031025A (en) | Hermetic single chip integrated circuit package | |
JPH0231449A (ja) | 半導体チップ収納ケース | |
US4661653A (en) | Package assembly for semiconductor device | |
JPH03280453A (ja) | 半導体装置及びその製造方法 | |
JPS63151053A (ja) | 半導体装置 | |
JP2500610B2 (ja) | 半導体装置 | |
JPS62219531A (ja) | 半導体集積回路装置 | |
KR100214857B1 (ko) | 멀티 칩 패키지 | |
KR100345163B1 (ko) | 볼 그리드 어레이 패키지 | |
KR100641511B1 (ko) | 고집적 반도체 패키지 및 그 제조 방법 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH11345894A (ja) | 高周波トランジスタ装置及び該高周波トランジスタ装置を実装した基板 | |
JP3275787B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPS5982750A (ja) | 高密度セラミツクパツケ−ジ | |
JPS62286260A (ja) | 半導体装置の基板接続構造 | |
JP2532821B2 (ja) | 半導体装置 | |
JPH0353779B2 (ja) | ||
JP2516394Y2 (ja) | 半導体装置 |