JPH02310931A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02310931A JPH02310931A JP13220489A JP13220489A JPH02310931A JP H02310931 A JPH02310931 A JP H02310931A JP 13220489 A JP13220489 A JP 13220489A JP 13220489 A JP13220489 A JP 13220489A JP H02310931 A JPH02310931 A JP H02310931A
- Authority
- JP
- Japan
- Prior art keywords
- concentration diffusion
- gate electrode
- diffusion region
- medium
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- -1 phosphorus ions Chemical class 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 8
- 239000011574 phosphorus Substances 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- 239000000969 carrier Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置およびその製造方法に関し、特
に、ドレイン耐圧と電流駆動能力の双方の向上を図るＭ
ＩＳ型ＬＤＤ構造トランジスタを形成する半導体装置お
よびその製造方法に関するものである。
に、ドレイン耐圧と電流駆動能力の双方の向上を図るＭ
ＩＳ型ＬＤＤ構造トランジスタを形成する半導体装置お
よびその製造方法に関するものである。
［従来の技術］
従来のＭＩＳ型ＬＤＤトランジスタの断面構造は、第３
図に示すようになっている（たとえば［ＩＥＥＥ Ｔ
ａｎ５ａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｉｏｎ
Ｄｅｖｉｃｅｓ Ｖｏｌ、ＥＤ−２９，１９８２
Ｊ）。第３図を参照して、従来のＭＩＳ型ＬＤＤ ）ラ
ンジスタは、Ｐ型半導体基板１上にゲート絶縁膜２を介
して多結晶シリコンからなるゲート電極３を設け、この
ゲート電極３の側部には絶縁膜からなるサイドウオール
４が形成されている。また、ゲート電極３の左右側側部
直下近傍からサイドウオール４の外側端部の直下近傍に
かけてのＰ型半導体基板１表面には、りんイオンなどを
注入した低濃度Ｎ型領域５ａ、５ｂが形成されている。
図に示すようになっている（たとえば［ＩＥＥＥ Ｔ
ａｎ５ａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｉｏｎ
Ｄｅｖｉｃｅｓ Ｖｏｌ、ＥＤ−２９，１９８２
Ｊ）。第３図を参照して、従来のＭＩＳ型ＬＤＤ ）ラ
ンジスタは、Ｐ型半導体基板１上にゲート絶縁膜２を介
して多結晶シリコンからなるゲート電極３を設け、この
ゲート電極３の側部には絶縁膜からなるサイドウオール
４が形成されている。また、ゲート電極３の左右側側部
直下近傍からサイドウオール４の外側端部の直下近傍に
かけてのＰ型半導体基板１表面には、りんイオンなどを
注入した低濃度Ｎ型領域５ａ、５ｂが形成されている。
さらに、この低濃度Ｎ型領域５ａ、５ｂに隣接して、サ
イドウオール４の外側端部の直下近傍から外方に向けて
、砒素イオンなどを注入した高濃度Ｎ型領域６ａ、６ｂ
が形成されている。ここで低濃度Ｎ型領域５ａと高濃度
Ｎ型領域６ａはソース領域に対応し、低濃度Ｎ型領域５
ｂと高濃度Ｎ型領域６ｂはドレイン領域に対応する。
イドウオール４の外側端部の直下近傍から外方に向けて
、砒素イオンなどを注入した高濃度Ｎ型領域６ａ、６ｂ
が形成されている。ここで低濃度Ｎ型領域５ａと高濃度
Ｎ型領域６ａはソース領域に対応し、低濃度Ｎ型領域５
ｂと高濃度Ｎ型領域６ｂはドレイン領域に対応する。
このように従来のＭＩＳ型ＬＤＤ構造トランジスタは、
ソース／ドレイン領域が低濃度Ｎ型領域５ａ、５ｂと高
濃度Ｎ型領域６ａ、６ｂとの２重オフセット構造を有し
ている。この構造により、特にドレイン領域近傍での電
界集中の緩和を意図したものである。すなわち、ソース
／ドレイン領域の高濃度Ｎ型領域６ａ、６ｂのチャネル
側に低濃度Ｎ型領域５ａ、５ｂを形成することによって
、Ｐ型半導体基板１とのＰＮ接合部の不純物濃度分布を
おだやかに変化させ、これにより、電界集中の緩和を行
わしめている。その結果、特にドレイン領域とチャネル
領域との間で生じるブレークダウンが抑制され、ドレイ
ン耐圧の劣化が防止されることになる。
ソース／ドレイン領域が低濃度Ｎ型領域５ａ、５ｂと高
濃度Ｎ型領域６ａ、６ｂとの２重オフセット構造を有し
ている。この構造により、特にドレイン領域近傍での電
界集中の緩和を意図したものである。すなわち、ソース
／ドレイン領域の高濃度Ｎ型領域６ａ、６ｂのチャネル
側に低濃度Ｎ型領域５ａ、５ｂを形成することによって
、Ｐ型半導体基板１とのＰＮ接合部の不純物濃度分布を
おだやかに変化させ、これにより、電界集中の緩和を行
わしめている。その結果、特にドレイン領域とチャネル
領域との間で生じるブレークダウンが抑制され、ドレイ
ン耐圧の劣化が防止されることになる。
次に上記従来のＭＩＳ型ＬＤＤ構造トランジスタの製造
方法の一例を、第４図（ａ）〜（ｅ）に基づいて説明す
る。まず、第４図（ａ）を参照して、Ｐ型半導体基板１
上に熱酸化によって二酸化シリコンのゲート絶縁膜２を
形成する。このゲート絶縁膜２の上に多結晶シリコン７
を堆積させ、さらにレジスト８を塗布してパターニング
を行なう。その後、このレジスト膜４をマスクとして、
反応性イオンエツチング法で多結晶シリコン７をエツチ
ングすることにより、グー１４極３が形成される（第４
図（ｂ））。次にこのゲート電極３をマスクとしてりん
イオンなどのＮ型不純物をＰ型半導体基板１の表面にそ
の法線方向から注入し、低濃度Ｎ型領域５ａ、５ｂを形
成する（第４図（Ｃ））。その後ＣＶＤ法によって二酸
化シリコンなどの絶縁膜をＰ型半導体基板１上に全面に
堆積させ、これに異方性エツチングを施してサイドウオ
ール４を形成し、第４図（ｄ）の状態を得る。
方法の一例を、第４図（ａ）〜（ｅ）に基づいて説明す
る。まず、第４図（ａ）を参照して、Ｐ型半導体基板１
上に熱酸化によって二酸化シリコンのゲート絶縁膜２を
形成する。このゲート絶縁膜２の上に多結晶シリコン７
を堆積させ、さらにレジスト８を塗布してパターニング
を行なう。その後、このレジスト膜４をマスクとして、
反応性イオンエツチング法で多結晶シリコン７をエツチ
ングすることにより、グー１４極３が形成される（第４
図（ｂ））。次にこのゲート電極３をマスクとしてりん
イオンなどのＮ型不純物をＰ型半導体基板１の表面にそ
の法線方向から注入し、低濃度Ｎ型領域５ａ、５ｂを形
成する（第４図（Ｃ））。その後ＣＶＤ法によって二酸
化シリコンなどの絶縁膜をＰ型半導体基板１上に全面に
堆積させ、これに異方性エツチングを施してサイドウオ
ール４を形成し、第４図（ｄ）の状態を得る。
その後さらに、ゲート電極３とサイドウオール４とをマ
スクとして砒素イオンなどのＮ型不純物を、Ｐ型半導体
基板１上にその法線方向がら注入することにより、高濃
度Ｎ型領域６ａ、６ｂが形成され、第４図（ｅ）に示す
状態となる。
スクとして砒素イオンなどのＮ型不純物を、Ｐ型半導体
基板１上にその法線方向がら注入することにより、高濃
度Ｎ型領域６ａ、６ｂが形成され、第４図（ｅ）に示す
状態となる。
［発明が解決しようとする課題］
従来のＭＩＳ型ＬＤＤトランジスタは以上のように構成
されているため、主として低濃度Ｎ型領域５ａ、５ｂの
Ｎ型不純物濃度とサイドウオール４の幅を制御すること
によって、ドレイン耐圧や電流駆動能力などのトランジ
スタ特性の最適化を行なう必要がある。しかし、たとえ
ば低濃度Ｎ型領域５ａ、５ｂへのＮ型不純物の注入量を
増加させ、あるいはサイドウオール４の幅を狭くして電
流駆動能力を高めようとすると、ソース／ドレイン領域
での不純物の濃度分布の変化が急激になるためにドレイ
ン耐圧が低下する。一方、低濃度Ｎ型領域５ａ、５ｂへ
のＮ型不純物の注入量を減少させ、あるいはサイドウオ
ール４の幅を長くすると、ドレイン耐圧を高めることは
できるが、寄生抵抗が増加するためにソース／ドレイン
領域における電流駆動能力が低下してしまう。このよう
に、従来のＭＩＳ型ＬＤＤ）ランジスタの構造は、ドレ
イン耐圧と電流駆動能力を同時に向上させることが困難
であった。またＮ型不純物の注入量を減少させ、サイド
ウオール４の幅を長くした場合、サイドウオール４への
ホットキャリアの注入が活発となり、ホットキャリアに
対する信頼性が低下するという問題もあった。
されているため、主として低濃度Ｎ型領域５ａ、５ｂの
Ｎ型不純物濃度とサイドウオール４の幅を制御すること
によって、ドレイン耐圧や電流駆動能力などのトランジ
スタ特性の最適化を行なう必要がある。しかし、たとえ
ば低濃度Ｎ型領域５ａ、５ｂへのＮ型不純物の注入量を
増加させ、あるいはサイドウオール４の幅を狭くして電
流駆動能力を高めようとすると、ソース／ドレイン領域
での不純物の濃度分布の変化が急激になるためにドレイ
ン耐圧が低下する。一方、低濃度Ｎ型領域５ａ、５ｂへ
のＮ型不純物の注入量を減少させ、あるいはサイドウオ
ール４の幅を長くすると、ドレイン耐圧を高めることは
できるが、寄生抵抗が増加するためにソース／ドレイン
領域における電流駆動能力が低下してしまう。このよう
に、従来のＭＩＳ型ＬＤＤ）ランジスタの構造は、ドレ
イン耐圧と電流駆動能力を同時に向上させることが困難
であった。またＮ型不純物の注入量を減少させ、サイド
ウオール４の幅を長くした場合、サイドウオール４への
ホットキャリアの注入が活発となり、ホットキャリアに
対する信頼性が低下するという問題もあった。
上記従来の問題点を解消するため、本発明の半導体装置
は、ドレイン耐圧と電流駆動能力の双方の向上を図るこ
とのできるＭＩＳ型ＬＤＤ）ランジスタを形成する半導
体装置およびその製造方法を提供することを目的とする
。
は、ドレイン耐圧と電流駆動能力の双方の向上を図るこ
とのできるＭＩＳ型ＬＤＤ）ランジスタを形成する半導
体装置およびその製造方法を提供することを目的とする
。
［課題を解決するための手段］
本発明の半導体装置は、一導電型の半導体基板上にゲー
ト絶縁膜を介してゲート電極を設け、このゲート電極の
左右両側部には絶縁膜からなるサイドウオールが形成さ
れ、このサイドウオールの下方近傍から外側にかけての
半導体基板表面に１対のソース領域とドレイン領域を形
成してＭＩｓ型ＬＤＤ構造トランジスタを構成する。１
対のソース領域とドレイン領域のうち、ゲート電極の左
右側端部近傍の直下には半導体基板と反対の導電型の不
純物を注入した低濃度拡散領域を有する。
ト絶縁膜を介してゲート電極を設け、このゲート電極の
左右両側部には絶縁膜からなるサイドウオールが形成さ
れ、このサイドウオールの下方近傍から外側にかけての
半導体基板表面に１対のソース領域とドレイン領域を形
成してＭＩｓ型ＬＤＤ構造トランジスタを構成する。１
対のソース領域とドレイン領域のうち、ゲート電極の左
右側端部近傍の直下には半導体基板と反対の導電型の不
純物を注入した低濃度拡散領域を有する。
またサイドウオールの直下には低濃度拡散領域に隣接し
て、低濃度拡散領域と同じ導電型の不純物が注入されか
つそれよりも濃度の高い１対の中濃度拡散領域が形成さ
れる。さらにこの中濃度拡散領域の外側には、この中濃
度拡散領域と同じ導電型の不純物が注入されかつそれよ
りもさらに濃度の高い高濃度拡散領域を有している。
て、低濃度拡散領域と同じ導電型の不純物が注入されか
つそれよりも濃度の高い１対の中濃度拡散領域が形成さ
れる。さらにこの中濃度拡散領域の外側には、この中濃
度拡散領域と同じ導電型の不純物が注入されかつそれよ
りもさらに濃度の高い高濃度拡散領域を有している。
上記構成の半導体装置は、次のような製造方法によって
形成することができる。まず半導体基板上にゲート電極
を異方性エツチング法によって形成した後、斜めイオン
注入によって、ゲート絶縁膜下に所定の間隔をおいて１
対の低濃度拡散領域を形成する。次いで垂直イオン注入
によって前記低濃度拡散領域に隣接する中濃度拡散領域
を形成する。さらに前記半導体基板上にＣＶＤ絶縁膜を
堆積させ、それに異方性エツチングを施してサイドウオ
ールを形成し、ゲート電極と前記サイドウオールをマス
クとしてさらにイオン注入を行ない、中濃度拡散領域に
隣接する高濃度拡散領域を形成する。
形成することができる。まず半導体基板上にゲート電極
を異方性エツチング法によって形成した後、斜めイオン
注入によって、ゲート絶縁膜下に所定の間隔をおいて１
対の低濃度拡散領域を形成する。次いで垂直イオン注入
によって前記低濃度拡散領域に隣接する中濃度拡散領域
を形成する。さらに前記半導体基板上にＣＶＤ絶縁膜を
堆積させ、それに異方性エツチングを施してサイドウオ
ールを形成し、ゲート電極と前記サイドウオールをマス
クとしてさらにイオン注入を行ない、中濃度拡散領域に
隣接する高濃度拡散領域を形成する。
［作用］
このような構造により本発明の半導体装置は、１対のソ
ース領域とドレイン領域のそれぞれにおいて、低濃度拡
散領域と高濃度拡散領域の間のサイドウオールの直下に
中濃度拡散領域を形成することにより、この部分の寄生
抵抗が減少し、ソー 。
ース領域とドレイン領域のそれぞれにおいて、低濃度拡
散領域と高濃度拡散領域の間のサイドウオールの直下に
中濃度拡散領域を形成することにより、この部分の寄生
抵抗が減少し、ソー 。
ス／ドレイン領域における電流駆動能力が高められる。
さらに、ゲート電極端部近傍直下には、中濃度拡散領域
に隣接して低濃度拡散領域を有するため、不純物の濃度
分布変化を緩やかにして電界集中の緩和を行なわせるこ
とができるというＬＤＤ構造特有の作用効果を損うこと
もない。
に隣接して低濃度拡散領域を有するため、不純物の濃度
分布変化を緩やかにして電界集中の緩和を行なわせるこ
とができるというＬＤＤ構造特有の作用効果を損うこと
もない。
また、上記構成の半導体装置の製造方法として、低濃度
拡散領域の形成には斜めイオン注入法を用い、中濃度拡
散領域の形成には垂直イオン注入法を用いることにより
、ゲート電極をマスクとして、低濃度拡散領域と中濃度
拡散領域を順次形成することができる。
拡散領域の形成には斜めイオン注入法を用い、中濃度拡
散領域の形成には垂直イオン注入法を用いることにより
、ゲート電極をマスクとして、低濃度拡散領域と中濃度
拡散領域を順次形成することができる。
［実施例］
以下、この発明の一実施例を第１図および第２図（ａ）
、〜（ｆ）に基づいて説明する。
、〜（ｆ）に基づいて説明する。
本発明の一実施例であるＭＩＳ型ＬＤＤ構造トランジス
タは、第１図を参照して、Ｐ型半導体基板１上にゲート
絶縁膜２を介して多結晶シリコンからなるゲート電極３
を設け、このゲート電極３の側部には、絶縁膜からなる
サイドウオール４が形成されている。ゲート電極３直下
の左右両側部近傍には、りんイオンを注入した低濃度Ｎ
型領域５ａ、５ｂを有し、サイドウオール４の直下には
りんイオンを注入した中濃度Ｎ型領域１１ａ、１１ｂを
有する。さらにこの中濃度Ｎ型領域１１ａ。
タは、第１図を参照して、Ｐ型半導体基板１上にゲート
絶縁膜２を介して多結晶シリコンからなるゲート電極３
を設け、このゲート電極３の側部には、絶縁膜からなる
サイドウオール４が形成されている。ゲート電極３直下
の左右両側部近傍には、りんイオンを注入した低濃度Ｎ
型領域５ａ、５ｂを有し、サイドウオール４の直下には
りんイオンを注入した中濃度Ｎ型領域１１ａ、１１ｂを
有する。さらにこの中濃度Ｎ型領域１１ａ。
１１ｂの外側には、砒素イオンを注入した高濃度Ｎ型領
域６ａ、６ｂを有している。
域６ａ、６ｂを有している。
次に、このような構造を有する本実施例のＭＩＳ型ＬＤ
Ｄ構造トランジスタの製造方法を説明する。まず、第２
図（ａ）を参照して、Ｐ型半導体基板１上に熱酸化によ
って二酸化シリコンの酸化膜であるゲート絶縁膜２を形
成する。このゲート絶縁膜２の上に多結晶シリコン７を
堆積させ、さらにレジスト８を塗布してバターニングを
行なう。
Ｄ構造トランジスタの製造方法を説明する。まず、第２
図（ａ）を参照して、Ｐ型半導体基板１上に熱酸化によ
って二酸化シリコンの酸化膜であるゲート絶縁膜２を形
成する。このゲート絶縁膜２の上に多結晶シリコン７を
堆積させ、さらにレジスト８を塗布してバターニングを
行なう。
その後、このレジスト膜４をマスクとして、反応性イオ
ンエツチング法で多結晶シリコン７をエツチングするこ
とにより、ゲート電極３が形成される（第２図（ｂ））
。
ンエツチング法で多結晶シリコン７をエツチングするこ
とにより、ゲート電極３が形成される（第２図（ｂ））
。
次に、ゲート電極３に対して斜め方向からりんイオンな
どのＮ型不純物を注入して低濃度Ｎ型領域５ａ、５ｂを
形成し、第２図（Ｃ）に示す状態を得る。さらに、Ｐ型
半導体基板１に対してその法線方向からりんイオンを注
入して中濃度Ｎ型領域１１ａ、ｌｌｂを形成する（第２
図（ｄ））。
どのＮ型不純物を注入して低濃度Ｎ型領域５ａ、５ｂを
形成し、第２図（Ｃ）に示す状態を得る。さらに、Ｐ型
半導体基板１に対してその法線方向からりんイオンを注
入して中濃度Ｎ型領域１１ａ、ｌｌｂを形成する（第２
図（ｄ））。
その後ＣＶＤ法によってＰ型半導体基板１上の全面に二
酸化シリコンなどの絶縁膜を堆積し、それに異方性エツ
チングを施してサイドウオール４を形成する（第２図（
ｅ））。次に高濃度Ｎ型不純物としての砒素イオンを注
入として、高濃度Ｎ型領域６ａ、６ｂを形成する（第２
図（ｆ））。
酸化シリコンなどの絶縁膜を堆積し、それに異方性エツ
チングを施してサイドウオール４を形成する（第２図（
ｅ））。次に高濃度Ｎ型不純物としての砒素イオンを注
入として、高濃度Ｎ型領域６ａ、６ｂを形成する（第２
図（ｆ））。
以上のようにして形成された本実施例のＭＩＳ型ＬＤＤ
構造トランジスタの作用は次のようになる。
構造トランジスタの作用は次のようになる。
まず、Ｐ型半導体基板１の表面上のソース／ドレイン領
域のうちサイドウオール４の直下の部分に、低濃度Ｎ型
領域５ａ、５ｂに隣接しかつそれよりも濃度の高い中濃
度Ｎ型領域を形成したことにより、この部分の寄生抵抗
が従来の構成と比較して減少する。したがってソース／
ドレイン領域における電流駆動能力を向上させることが
できる。
域のうちサイドウオール４の直下の部分に、低濃度Ｎ型
領域５ａ、５ｂに隣接しかつそれよりも濃度の高い中濃
度Ｎ型領域を形成したことにより、この部分の寄生抵抗
が従来の構成と比較して減少する。したがってソース／
ドレイン領域における電流駆動能力を向上させることが
できる。
また、ゲート電極３の端部直下における低濃度Ｎ型領域
５ａ、５ｂの存在により、不純物濃度分布を緩やかに変
化させてドレイン領域における電界集中を緩和するとい
うＬＤＤ構造特有の効果が失われることもない。
５ａ、５ｂの存在により、不純物濃度分布を緩やかに変
化させてドレイン領域における電界集中を緩和するとい
うＬＤＤ構造特有の効果が失われることもない。
よって、本実施例の半導体装置によりドレイン耐圧およ
びホットキャリアに対する耐性を向上させる効果を失う
ことなく、ソース／ドレイン領域での電流駆動能力を向
上させることができる。
びホットキャリアに対する耐性を向上させる効果を失う
ことなく、ソース／ドレイン領域での電流駆動能力を向
上させることができる。
なお、上記実施例では中濃度Ｎ影領域１１ａ。
１１ｂをリンイオン注入によって形成したが、砒素イオ
ン注入によって形成してもよい。
ン注入によって形成してもよい。
また上記実施例においては、半導体基板としてＰ型のも
のを用い、ソース／ドレイン領域の導電型をＮ型にした
ものを示したが、半導体基板としてＮ型のものを用い、
ソース／ドレイン領域にＰ型の不純物を注入し、低濃度
、中濃度、高濃度のＰ型頭域を形成しても、同様の効果
を得ることができる。
のを用い、ソース／ドレイン領域の導電型をＮ型にした
ものを示したが、半導体基板としてＮ型のものを用い、
ソース／ドレイン領域にＰ型の不純物を注入し、低濃度
、中濃度、高濃度のＰ型頭域を形成しても、同様の効果
を得ることができる。
［発明の効果コ
以上述べたように本発明によれば、ソース／ドレイン領
域のうち、低濃度拡散領域と高濃度拡散領域の間のサイ
ドウオール直下の領域に、中濃度拡散領域を形成するこ
とにより、ドレイン耐圧とホットキャリアに対する耐性
を向上するというＬＤＤ構造の効果を保持し、しかもソ
ース／ドレイン領域の電流駆動能力の向上を図ることが
できる。
域のうち、低濃度拡散領域と高濃度拡散領域の間のサイ
ドウオール直下の領域に、中濃度拡散領域を形成するこ
とにより、ドレイン耐圧とホットキャリアに対する耐性
を向上するというＬＤＤ構造の効果を保持し、しかもソ
ース／ドレイン領域の電流駆動能力の向上を図ることが
できる。
第１図はこの発明の一実施例におけるＭＩＳ型ＬＤＤ構
造トランジスタの構造を模式的に示す断面図、第２図（
ａ）〜（ｆ）は同実施例のＭｉｓ型ＬＤＤ構造トランジ
スタの製造工程の一例を模式的示す断面図、第３図は従
来のＭＩＳ型ＬＤＤ構造トランジスタの構造を模式的に
示す断面図、第４図（ａ） 〜（ｅ）は従来のＭｉｓ型
ＬＤＤ構造トランジスタの製造工程の一例を模式的に示
す断面図である。 図において、１はＰ型半導体基板、２はゲート絶縁膜、
３はゲート電極、４はサイドウオール、５ａ、５ｂは低
濃度Ｎ型領域（低濃度拡散領域）、６ａ、６ｂは高濃度
Ｎ型領域（高濃度拡散領域）、１１ａ、ｌｌｂは中濃度
Ｎ型領域（中濃度拡散領域）である。 なお、図中、同一符号は同一または相当部分を示す。
造トランジスタの構造を模式的に示す断面図、第２図（
ａ）〜（ｆ）は同実施例のＭｉｓ型ＬＤＤ構造トランジ
スタの製造工程の一例を模式的示す断面図、第３図は従
来のＭＩＳ型ＬＤＤ構造トランジスタの構造を模式的に
示す断面図、第４図（ａ） 〜（ｅ）は従来のＭｉｓ型
ＬＤＤ構造トランジスタの製造工程の一例を模式的に示
す断面図である。 図において、１はＰ型半導体基板、２はゲート絶縁膜、
３はゲート電極、４はサイドウオール、５ａ、５ｂは低
濃度Ｎ型領域（低濃度拡散領域）、６ａ、６ｂは高濃度
Ｎ型領域（高濃度拡散領域）、１１ａ、ｌｌｂは中濃度
Ｎ型領域（中濃度拡散領域）である。 なお、図中、同一符号は同一または相当部分を示す。
Claims (2)
- （１）一導電型の半導体基板上にゲート絶縁膜を介して
ゲート電極を設け、このゲート電極の左右両側部には絶
縁膜からなるサイドウォールが形成され、このサイドウ
ォールの下方近傍から外側にかけての前記半導体基板表
面に１対のソース領域とドレイン領域を形成してＭＩＳ
型ＬＤＤ構造トランジスタを構成する半導体装置におい
て、前記１対のソース領域とドレイン領域のうち、前記
ゲート電極の左右側端部近傍の直下には前記半導体基板
と反対の導電型の不純物を注入した低濃度拡散領域を有
し、 前記サイドウォールの直下には前記低濃度拡散領域に隣
接して、前記低濃度拡散領域と同じ導電型の不純物が注
入されかつ前記低濃度拡散領域よりも濃度の高い１対の
中濃度拡散領域が形成され、さらにこの中濃度拡散領域
の外側には、この中濃度拡散領域と同じ導電型の不純物
が注入されかつ前記中濃度拡散領域よりもさらに濃度の
高い高濃度拡散領域を有すること を特徴とする半導体装置。 - （２）一導電型の半導体基板上にゲート絶縁膜を介して
ゲート電極を設け、このゲート電極の左右両側部には絶
縁膜からなるサイドウォールが形成され、このサイドウ
ォールの下方近傍から外側にかけて前記半導体基板表面
に１対のソース領域とドレイン領域を形成してＭＩＳ型
ＬＤＤ構造トランジスタを構成する半導体記憶装置の製
造方法において、 前記半導体基板上にゲート電極を異方性エッチング法に
よって形成する工程と、このゲート電極をマスクとして
斜めイオン注入によって、ゲート絶縁膜下に所定の間隔
をおいて前記半導体基板とは逆の導電型の１対の低濃度
拡散領域を形成する工程と、 前記ゲート電極をマスクとして垂直イオン注入によって
前記低濃度拡散領域に隣接する中濃度拡散領域を形成す
る工程と、 前記半導体基板上にＣＶＤ絶縁膜を堆積させる工程と、 前記ＣＶＤ絶縁膜に異方性エッチングを施してサイドウ
ォールを形成する工程と、 前記ゲート電極と前記サイドウォールをマスクとしてイ
オン注入を行ない、前記中濃度拡散領域に隣接する高濃
度拡散領域を形成する工程と、からなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132204A JP2789109B2 (ja) | 1989-05-25 | 1989-05-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1132204A JP2789109B2 (ja) | 1989-05-25 | 1989-05-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02310931A true JPH02310931A (ja) | 1990-12-26 |
| JP2789109B2 JP2789109B2 (ja) | 1998-08-20 |
Family
ID=15075828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132204A Expired - Fee Related JP2789109B2 (ja) | 1989-05-25 | 1989-05-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789109B2 (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0683531A3 (en) * | 1994-05-16 | 1996-02-28 | Samsung Electronics Co Ltd | MOSFET with an LDD structure and its manufacturing method. |
| US5614432A (en) * | 1994-04-23 | 1997-03-25 | Nec Corporation | Method for manufacturing LDD type MIS device |
| US5648286A (en) * | 1996-09-03 | 1997-07-15 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region |
| JP2013533483A (ja) * | 2010-07-03 | 2013-08-22 | ライフ テクノロジーズ コーポレーション | 低濃度ドープドレインを有する化学的感応性センサ |
| US9110015B2 (en) | 2010-09-24 | 2015-08-18 | Life Technologies Corporation | Method and system for delta double sampling |
| US9164070B2 (en) | 2010-06-30 | 2015-10-20 | Life Technologies Corporation | Column adc |
| US9239313B2 (en) | 2010-06-30 | 2016-01-19 | Life Technologies Corporation | Ion-sensing charge-accumulation circuits and methods |
| US9270264B2 (en) | 2012-05-29 | 2016-02-23 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
| US9404920B2 (en) | 2006-12-14 | 2016-08-02 | Life Technologies Corporation | Methods and apparatus for detecting molecular interactions using FET arrays |
| US9618475B2 (en) | 2010-09-15 | 2017-04-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US9671363B2 (en) | 2013-03-15 | 2017-06-06 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| US9823217B2 (en) | 2013-03-15 | 2017-11-21 | Life Technologies Corporation | Chemical device with thin conductive element |
| US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
| US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
| US9852919B2 (en) | 2013-01-04 | 2017-12-26 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
| US9927393B2 (en) | 2009-05-29 | 2018-03-27 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US9951382B2 (en) | 2006-12-14 | 2018-04-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US9964515B2 (en) | 2008-10-22 | 2018-05-08 | Life Technologies Corporation | Integrated sensor arrays for biological and chemical analysis |
| US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US9989489B2 (en) | 2006-12-14 | 2018-06-05 | Life Technnologies Corporation | Methods for calibrating an array of chemically-sensitive sensors |
| US9995708B2 (en) | 2013-03-13 | 2018-06-12 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
| US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
| US10100357B2 (en) | 2013-05-09 | 2018-10-16 | Life Technologies Corporation | Windowed sequencing |
| US10379079B2 (en) | 2014-12-18 | 2019-08-13 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US10605767B2 (en) | 2014-12-18 | 2020-03-31 | Life Technologies Corporation | High data rate integrated circuit with transmitter configuration |
| US10718733B2 (en) | 2009-05-29 | 2020-07-21 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US11231451B2 (en) | 2010-06-30 | 2022-01-25 | Life Technologies Corporation | Methods and apparatus for testing ISFET arrays |
| US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161465A (ja) * | 1984-09-03 | 1986-03-29 | Hitachi Ltd | Ｍｏｓ形電界効果トランジスタおよびその製造方法 |
| JPS61210673A (ja) * | 1985-03-15 | 1986-09-18 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS62287669A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS6395670A (ja) * | 1986-10-13 | 1988-04-26 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置 |
| JPH02250331A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1989
- 1989-05-25 JP JP1132204A patent/JP2789109B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161465A (ja) * | 1984-09-03 | 1986-03-29 | Hitachi Ltd | Ｍｏｓ形電界効果トランジスタおよびその製造方法 |
| JPS61210673A (ja) * | 1985-03-15 | 1986-09-18 | Toshiba Corp | Ｍｉｓ型半導体装置 |
| JPS62287669A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPS6395670A (ja) * | 1986-10-13 | 1988-04-26 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置 |
| JPH02250331A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614432A (en) * | 1994-04-23 | 1997-03-25 | Nec Corporation | Method for manufacturing LDD type MIS device |
| EP0683531A3 (en) * | 1994-05-16 | 1996-02-28 | Samsung Electronics Co Ltd | MOSFET with an LDD structure and its manufacturing method. |
| US5648286A (en) * | 1996-09-03 | 1997-07-15 | Advanced Micro Devices, Inc. | Method of making asymmetrical transistor with lightly doped drain region, heavily doped source and drain regions, and ultra-heavily doped source region |
| US10633699B2 (en) | 2006-12-14 | 2020-04-28 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US10203300B2 (en) | 2006-12-14 | 2019-02-12 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US10502708B2 (en) | 2006-12-14 | 2019-12-10 | Life Technologies Corporation | Chemically-sensitive sensor array calibration circuitry |
| US9951382B2 (en) | 2006-12-14 | 2018-04-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US10415079B2 (en) | 2006-12-14 | 2019-09-17 | Life Technologies Corporation | Methods and apparatus for detecting molecular interactions using FET arrays |
| US9404920B2 (en) | 2006-12-14 | 2016-08-02 | Life Technologies Corporation | Methods and apparatus for detecting molecular interactions using FET arrays |
| US9989489B2 (en) | 2006-12-14 | 2018-06-05 | Life Technnologies Corporation | Methods for calibrating an array of chemically-sensitive sensors |
| US10816506B2 (en) | 2006-12-14 | 2020-10-27 | Life Technologies Corporation | Method for measuring analytes using large scale chemfet arrays |
| US11435314B2 (en) | 2006-12-14 | 2022-09-06 | Life Technologies Corporation | Chemically-sensitive sensor array device |
| US11339430B2 (en) | 2007-07-10 | 2022-05-24 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US9964515B2 (en) | 2008-10-22 | 2018-05-08 | Life Technologies Corporation | Integrated sensor arrays for biological and chemical analysis |
| US11137369B2 (en) | 2008-10-22 | 2021-10-05 | Life Technologies Corporation | Integrated sensor arrays for biological and chemical analysis |
| US11768171B2 (en) | 2009-05-29 | 2023-09-26 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US11692964B2 (en) | 2009-05-29 | 2023-07-04 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US9927393B2 (en) | 2009-05-29 | 2018-03-27 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US10718733B2 (en) | 2009-05-29 | 2020-07-21 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US10809226B2 (en) | 2009-05-29 | 2020-10-20 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US9164070B2 (en) | 2010-06-30 | 2015-10-20 | Life Technologies Corporation | Column adc |
| US11231451B2 (en) | 2010-06-30 | 2022-01-25 | Life Technologies Corporation | Methods and apparatus for testing ISFET arrays |
| US9239313B2 (en) | 2010-06-30 | 2016-01-19 | Life Technologies Corporation | Ion-sensing charge-accumulation circuits and methods |
| US10481123B2 (en) | 2010-06-30 | 2019-11-19 | Life Technologies Corporation | Ion-sensing charge-accumulation circuits and methods |
| US9960253B2 (en) | 2010-07-03 | 2018-05-01 | Life Technologies Corporation | Chemically sensitive sensor with lightly doped drains |
| JP2013533483A (ja) * | 2010-07-03 | 2013-08-22 | ライフ テクノロジーズ コーポレーション | 低濃度ドープドレインを有する化学的感応性センサ |
| US9618475B2 (en) | 2010-09-15 | 2017-04-11 | Life Technologies Corporation | Methods and apparatus for measuring analytes |
| US9958414B2 (en) | 2010-09-15 | 2018-05-01 | Life Technologies Corporation | Apparatus for measuring analytes including chemical sensor array |
| US9110015B2 (en) | 2010-09-24 | 2015-08-18 | Life Technologies Corporation | Method and system for delta double sampling |
| US10365321B2 (en) | 2011-12-01 | 2019-07-30 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US10598723B2 (en) | 2011-12-01 | 2020-03-24 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US9970984B2 (en) | 2011-12-01 | 2018-05-15 | Life Technologies Corporation | Method and apparatus for identifying defects in a chemical sensor array |
| US9985624B2 (en) | 2012-05-29 | 2018-05-29 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
| US10404249B2 (en) | 2012-05-29 | 2019-09-03 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
| US9270264B2 (en) | 2012-05-29 | 2016-02-23 | Life Technologies Corporation | System for reducing noise in a chemical sensor array |
| US9852919B2 (en) | 2013-01-04 | 2017-12-26 | Life Technologies Corporation | Methods and systems for point of use removal of sacrificial material |
| US9841398B2 (en) | 2013-01-08 | 2017-12-12 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
| US10436742B2 (en) | 2013-01-08 | 2019-10-08 | Life Technologies Corporation | Methods for manufacturing well structures for low-noise chemical sensors |
| US9995708B2 (en) | 2013-03-13 | 2018-06-12 | Life Technologies Corporation | Chemical sensor with sidewall spacer sensor surface |
| US9823217B2 (en) | 2013-03-15 | 2017-11-21 | Life Technologies Corporation | Chemical device with thin conductive element |
| US9671363B2 (en) | 2013-03-15 | 2017-06-06 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| US10422767B2 (en) | 2013-03-15 | 2019-09-24 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| US9835585B2 (en) | 2013-03-15 | 2017-12-05 | Life Technologies Corporation | Chemical sensor with protruded sensor surface |
| US10655175B2 (en) | 2013-05-09 | 2020-05-19 | Life Technologies Corporation | Windowed sequencing |
| US10100357B2 (en) | 2013-05-09 | 2018-10-16 | Life Technologies Corporation | Windowed sequencing |
| US11028438B2 (en) | 2013-05-09 | 2021-06-08 | Life Technologies Corporation | Windowed sequencing |
| US11774401B2 (en) | 2013-06-10 | 2023-10-03 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US10458942B2 (en) | 2013-06-10 | 2019-10-29 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US11499938B2 (en) | 2013-06-10 | 2022-11-15 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US10816504B2 (en) | 2013-06-10 | 2020-10-27 | Life Technologies Corporation | Chemical sensor array having multiple sensors per well |
| US10767224B2 (en) | 2014-12-18 | 2020-09-08 | Life Technologies Corporation | High data rate integrated circuit with power management |
| US10379079B2 (en) | 2014-12-18 | 2019-08-13 | Life Technologies Corporation | Methods and apparatus for measuring analytes using large scale FET arrays |
| US11536688B2 (en) | 2014-12-18 | 2022-12-27 | Life Technologies Corporation | High data rate integrated circuit with transmitter configuration |
| US10077472B2 (en) | 2014-12-18 | 2018-09-18 | Life Technologies Corporation | High data rate integrated circuit with power management |
| US10605767B2 (en) | 2014-12-18 | 2020-03-31 | Life Technologies Corporation | High data rate integrated circuit with transmitter configuration |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789109B2 (ja) | 1998-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02310931A (ja) | 半導体装置およびその製造方法 | |
| US7550352B2 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
| US6548862B2 (en) | Structure of semiconductor device and method for manufacturing the same | |
| JPH0629532A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| US6940129B2 (en) | Double gate MOS transistors | |
| JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2008091905A (ja) | ＦｉｎＦＥＴを備えた半導体素子の製造方法 | |
| US5877532A (en) | Semiconductor device and method of manufacturing the same | |
| JP5060002B2 (ja) | 半導体装置の製造方法 | |
| US20040259313A1 (en) | Transistor and method for fabricating the same | |
| JPH0945899A (ja) | 縦型トランジスタを持つ半導体装置の製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JP3494758B2 (ja) | 埋没型トランジスタの製造方法 | |
| US7453121B2 (en) | Body contact formation in partially depleted silicon on insulator device | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100602113B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100304500B1 (ko) | 반도체장치의제조방법 | |
| JP3413990B2 (ja) | 積み上げ拡散層型ｍｉｓ半導体装置の製造方法 | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| KR100448090B1 (ko) | 반도체 소자 제조방법 | |
| KR0149887B1 (ko) | 자기정렬된 홈구조의 채널을 가진 mos소자의 제조방법 | |
| KR100821467B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JPS6346773A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0982950A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |